DE2064606A1

DE2064606A1 - Anordnung zur Echtzeitverarbeitung elektrischer Signale

Info

Publication number: DE2064606A1
Application number: DE19702064606
Authority: DE
Inventors: Jean-Claude Cagnes-Sur Mer Constantm (Frankreich)
Original assignee: Thomson CSF SA
Current assignee: Thales SA
Priority date: 1969-12-31
Filing date: 1970-12-30
Publication date: 1971-07-15
Also published as: FR2082030A5; NL7017728A; BE757750A; GB1330700A; DE2064606B2; US3704826A; DE2064606C3; SE365630B

Description

aooo MQneh.n 60, 28.Dezember 1970

Dipl.-Ing. E«on Prinz ,

Di. Gertrud Häuser
DIpL sng. Gottfried Lais<sr

PaienianwöUe

Telegrommd: tabyrinlh Mönchen

Telefon: G3 15 10
Pos!sdieckkanlo: Münchon 117073

Ün3er Zeichen; T 947

TIiOMSON-CSF

101 Bl.Murat, Paris I6eme, Frankreich

Anordnung zur Echt; se it verarbeitung elektrischer

Signale

Die Erfindung bezieht sich auf Anordnungen zur Echtzeitverarbeitung elektrischer Signale. Sie betrifft insbesondere eine Anordnung zur Echtzeitberechnung der Spektralkomponenten eines elektrischen Signals, wobei der technologische Aufbau dieser Anordnung so getroffen ist, daß besonders vorteilhaft ein Rechenverfahre η angewendet werden kann, das unter der Bezeichnung "schnelle Fourier-Tranaformierte" be'tannt ist. Dieses Rechenverfahren ermöglicht es, auf besonders wirksame Weise durch Iteration die N Koeffizienten der diskreten Pourier-Iransformierten einer seitlichen Έolge zu berechnen, die aus N in gleichen Abständen liegenden Abtastwerten einer periodischen Zeitfunktion besteht. Wenn die Zöitfunktion nicht periodisch ist, wird sie dadurch periodisch gemacht, daß man ihr eine Periode erteilt, die groß gegen das Zeit interval, ist, in dea sie nicht vernachläßigbare Werte annimmt, wobei die so berechneten komplexen Pourler-Koeffizienten dann eine Abtastung der Pourier-Tran3formierten selbst darstellen. Eine theoretische Erläuterung dieser Rechentechnik findet sich in dem Aufsatz "v/hat is the Fast Fourier Transform" in der Zeitschrift "IEEE

139829/1197

Transactions on Audio and Electroacoustics", .Band AU-15, Kr.2, Juni. 1967, Soiten 45 bis 55.

Wie in dem Aufsatz von G.B.Bergland :"Past Ep urrior Transform Hardware Implementations - An Overview" in der Zeitschrift IEES Transactions on Audio and Electroacoustics" , Band AiU-17, Nr. 2, Juni 1969 , Seiten 104 bis 103 angegeben ist, hstehen verschiedene Anordnungen, bei denen die diskrete schnelle Pourier-Iransformierte eines abgetasteten Signals angewendet wird. Diese Anordnungen machen aber zum größten Teil von Speichern mit willkürlichem Zugriff Gebrauch, die bekanntlich den wesentlichen Nachteil haben, daß ihr Raumbedarf und ihre Kosten besonders groß sind, Außerdem erfordern sie verhältnismäßig komplizierte Adsessiersysteme.

Das Ziel der Erfindung ist die Beseitigung dieser Nachteile durch Schaffung einer Anordnung, bei der Speicher mit sequentiellem Zugriff verwendet werden.

Ausführung3bei3piele der Erfindung sind in der Zeichnung dargestellt. Darin zeigen:

l?ig.1 das Übersichtsschema der erfindungsgeniäßeti Anordnung,

Pig.2 da3 Prinzipschema der S_chaltungsgruppe zur analogen Verarbeitung des Eingangssignals bei der erfindungsgeraäßen Anordnung,

Fig. 3 das Prinzipschema ■ eines er3ien AusführungsbeispieIs der erfiindungsgeraäßen Anordnung,

Pig.4 Diagramme von Signalen, die der Anordnung von Pig.3 zugeführt werden,

Pig.5 das Prinzipschema eines Auaführungsbeiapiels einer Anordnung zum Umordnen der von der Anordnung von

109829/1197

_ 3 —

2G64606

Pig.3 gelieferten Informationen,

Pig.6 das Prinzipschecna eines zweiten Ausführungsbeiopiela der erfindungemäßen Anordnung und

Pig.7 das Prinzipschema eines Ausführungöbeispiels,der bei der erfindungesraäßen Anordnung verwendeten Syntheaeschaltung.

Die erfindungagemäße Anordnung, deren Übersichtsschema in Fig»1 dargestellt ist, berechnet die diskrete Fourier-Tranaformierte eines Signals E, das einer Echtzeit-Verarbeitung, beispielsweise einer Spektralanalyse unterworfen werden 3oll.

Ou diesem Zweck wird das Signal E einer AnalogVerarbeitungsanordnung A zugeführt, die beispielsweise in der in Pig.2 dargestellten Weise ausgebildet ist. Diese Anordnung bildet in an sich bekannter V/eise aus dem Signal E zwei Zeitfolgen von IT quantisierten Abtastwerten, von denen die eine dem Realteil R und die andere dem Imaginärteil Ira eines komplexen Signals entsprechen, wodurch es möglich wird, die Filterung hinsichtlich der Wahl eines Frequenzbandes P au vereinfachen. Zu diesem Zweck wird da3 Signal E gleichzeitig in Eingängen von zwei Multiplizieranordnungen Ap und Ag zugeführt, die außerdem das Ausgangssignal eines Überlagerungsoszillators A₁ mit der Frequenz P empfangen, und zwar die eine direkt und die andere nach dem Durchgang durch einen TC'/2-Pha3enachieber A^. Man erhält somit in dem Frequenzband - F/2 + P/2 zwei Signale^eren Spektralkomponenten ura 90° phasenverschoben sind. Diese Signale werden anschließend von den Schaltungsteilen A, bzw. A₇ gefiltert und dann von den Schaltungen A. bzw. A_ß abgetastet und quantisiert. An den Ausgängen dieser Schaltungen erhält man somit zwei Zeitfolgen R und Im, von denen jede aus N

0 9829/11 θ? bad

quantisierten Abtastwerten des Eingangssignals E besteht, wobei Ή vorzugsweise gleich 2ⁿ gewählt wird. Jede dieser Zeitfolgen wird in einem Erfassungsspeicher B, bzw. B₂ tnit Zeit kompression gespeichert, bevor sie zu der Rechenanordnung C übertragen wird, Diese Rechenanordnung empfängt somit eine Folge von W = 2ⁿ von komplexen Zahlen S (3) , wobei j eine ganze Zahl zwischen O und N-1 ist*

Bekanntlich ist die diskrete Pour ier-Tra ns formierte einer solchen Folge durch den folgenden mathematischen Ausdruck definiert:

N-1
A(Ic) =j

mit W = e"^{2 i /N} und i« (-1) ¹/²

Es ist andrerseits bekannt, daß die diskrete Fourier-Transformierte und ihr,Kehrwert durch mathematische Ausdrücke der gleichen Form definiert sind, was zur Folge hat, daß jeder Algorithmus, mit dem einer dieser Werte berechnet werden kann, auch die Berechnung des anderen Wertes ermöglicht, indem einfach die Rollen der Folgen S (,j) und A (k) vertauscht werden und W^^c durch

—i k
W ° ersetzt wird.Es ist bekannt, eine solche Berechnung durch ein Iterationsverfahren durchzuführen, wobei die N gesuchten komplexen Koeffizienten dann nach η aufeinanderfolgenden Iterationen erhalten werden. Zur Durchführung dieser Iterationsrechnung werden aber bei den meisten bekannten Anordnungen Algorithmen angewendet, für die Wörter benötigt werden, deren Adressen

9829/1197

_BAD original

nicht unmittelbar aufeinanderfolgen, so daß die Verwendung von Rechenspaicheru mit willkürlichem Zugriff erforderlich ist.

Der Erfindung liegt die Aufgabe zugrunde, eine nach einem Iterationsverfahren arbeitende Rechenanordnung G zu schaffen deren Algorithmus von Wörtern U und V Gebrauch sacht, deren Adressen bei jeder Iteration entweder unmittelbar aufeinanderfolgen oder im Abstand von N/2 Adressen voneinander liegen, wodurch es möglich wird, Rechenspeicher mit sequentiellem Zugriff zu verwenden, die insbesondere den Vorteil eines kleinen Raumbedarfs und geringer Kosten im Vergleich zu Speichern mit willkürlichem Zugriff haben. Erfindungsgemäß sind zwei Lösungen möglich, je nachdem, ob man am Ausgang der Rechenanordnung G die N komplexen Koeffizienten in der natürlichen Reihenfolge oder in der binär inversen Reihenfolge erhalten will. Im letzten EaIl kann jedoch die natürliche Reihenfolge mit Hilfe von Umordnungsschaltungen D^ und D₂ wieder hergestellt werden.

Die nachfolgende Beschreibung betrifft ausschließlich die Verarbeitung einer der beiden Komponenten R und Im der dem Rechengerät G zugeführten komplexen Folge S (j) , da die Verarbeitung der beiden Komponenten gleich ist.In der Anordnung G ist daher jeder B_estandteil doppelt vorhanden, wobei der eine Bestandteil die Realteile empfängt, während der andere B_estandteil gleichzeitig die Iraaginärteile empfängt.

Fig.3 zeigt das Prinzipschema eines ersten AusführungabeisfLels einer erfindungsgemäßen Anordnung, bei welcher die N= 2ⁿ komplexen Abtastwerte S (j) des Eingangssignal E der Rechenanordnung G in der natürlichen Folge ihren Eintreffens zugeführt werden, wobei die N komplexen Polier-Koeffizienten A(k) dann am Ausgang der Anordnung

10 9 8 2 9/1197 ö^AD o™^G!NAL

in der binär inversen Reihenfolge erscheinen. Bs läßb sich zeigen, daß dieses Ergebnis dadurch erhalten wird, .daß eine Recnenanordnung G verwandet wird, deren Itera- !tion3verfahren darin besteht, daß bei jeder der aufeinanderfolgenden Iterationen zwei Abtastwerte X und Y genommen werden, deren Adressen im Abstand von N/2 voneinander liegen, damit daraus zwei neue Wörter U und Υ berechnet werden, für die gilt U = (X+Y) und V=(X-Y)W wobei W die zuvor definierte i'olge von komplexen Werten ist, und daß diese beiden Wörter U und V unter benachbarten Adressen eingeordnet werden. Die folgende Iteration besteht darin, daß die beiden neuen Wörter U und V in gleicherweise wie zuvor die Wörter X und Y verwendet werden. Ein solches Rechenverfahren erweist sich als besonders vorteilhaft, wenn die verwendeten Rechenspeicher mit sequentiellem Zugriff ausgebildet sind, beispielsweise als Verschieberegister.

Bei der Anordnung von Fig.3 besteht der Erfassungsspeicher B₁ aus einem Pufferspeicher 1, der das Ausgangssignal der -

Schaltungsanordnung A empfängt, und aus einem Speicher mit sequentiellem Zugriff, der 2ⁿ -1 Grugpen von Informationsbits enthalten kann, die jeweils einen Abtastwert, darstellen. Dieser Schaltungsbestandteil 3 ist als Umlaufspeicher ausgebildet, d.h., daß sein Ausgang mit seinem Eingang über einen Umschalter 2 verbunden ist, der durch ein Taktsignal Hq gesteuert wird, das die Aufgabe hat,^P bei jedem Umlauf der N in dem Speicher 3 enthaltenen Abtastwerte den Ersatz eines Abtastwerts des Speichers durch einen Abtastwert des Pufferspeichers 1 zu steuern.

Die Rechenanordnung G empfängt am Eingang c eines ersten Umschalters 41 , der von einem Taktsignal H₁ gesteuert wird, die aus dem Umlaufspeicher 3 kommende Information. Der Ausgang des Umschalters 41 ist mit einem zweiten Umschalter 42 verbunden, da: von einem Taktsignal H₂ gesteuert

109829/T197

BAD ORIGINAL

wird. Die Aasgänge a und b des Umschalters 42 sind jeweils mit dem Eingang der ersten Stufe eines Verachieberegisters 51 bzw. 52 verbunden, das in jeder Stufe eine der N Baugruppen enthalten kann. Jedes dieser Verschieberegister 51 und 52 besitzt ferner einen Eingang an der zweiten Stufe, einen Ausgang an der mittleren Stufe N/2 sowie einen Ausgang an der letzten Stufe N. Wenn die Verschiebung der Information in dem Register 51 mit der Frequenz f erfolgt, vvird sie in dem Verschieberegister 52 während einer Iteration mit der doppelten Frequenz 2f durchgeführt. Bei der folgenden Iteration werden diese beiden Verschiebefrequenzen vertauscht, was mit Hilfe eines Doppelumschalters 40 mit zwei Stellungen a und b erfolgt, der von dem Taktsignal Hp gesteuert wird, Der mittlere Ausgang N/2 des Registers 51 ist gleichzeitig mit den Eingängen a von zwei Umschaltern 44 und 46 verbunden, während der Ausgang N mit den Eingängen a von zwei weiteren Umschaltern 45 und 47 verbunden ist. Die Eingänge b dieser Umschalter empfangen die Ausgangssignale vom mittleren Ausgang N/2 bzw. Vom Endausgang N des Verschieberegisters 52. Diese Umschalter werden von dem Taktsignal Hg gesteuert.

Die Ausgänge der Umschalter 44 und 45 sind mit den Eingängen einer Addierschaltung 61 verbunden, die über einen vom Taktsignal Hp gesteuerten Umschalter 43 mit ,dem Eingang der zweiten Stufe jedes der Verschieberegister 51 und 52 verbunden wird. Der Ausgang des Umschalters 46 ist mit dem Eingang (-) einer Subtrahierschaltung 62 verbunden, während der Eingang (+) dieser Subtrahier schaltung an den Ausgang des Umschalters 47 angeschlossen ist. Eine Multiplizierschaltung 7 für komplexe Zahlen empfängt von einer Schaltungsanordnung 8 die komplexen Werte W, die sie mit den komplexen Vierten X-Y multipliziert, die sie gleichzeitig von der der Verarbeitung

109829/1197 bad obig.nal

— 3 ~

der Realteile zugeordneten Subtrahierschaltung 62 und von einer der Verarbeitung der Imaginärteile auge ordnete η Subtrahierschaltung 620 empfängt. Der Realteil des so erhaltenen Ergebnisses wird dem Eingang d des Umschalters 41 zugeführt, sowie auch dem einen Eingang g eines Umschalters 43, der eine Ruhestellung e besitzt. Ein zweiter Eingang h dieses Umschalters empfängt das Ausgangasignal der Addierschaltung 61. Der Umschalter 48 wird von einem !Taktsignal H-, so gesteuert, daß er während der n-1 ersten Recheniterationen in der Ruhestellung e bleibt und während der Dauer der letzten Iteration des Rechen zytclus raib der Rechenfrequenz 2f " abwechselnd von der Stellung g;in die Stellung h geht,

wobei sein Ausgang die Pourier-Koeffizienten (ak) zu den Anordnungen D. und Dp liefert. Während dieser letzten Iteration wird auch der Umschalter 41 in seine Stellung c gebracht, damit er möglichst bald einen neuen Abschnitt des zu verarbeitenden Signals zu der Rechenanordnung C liefert,

Zeitdiagramme der Taktsignale EL, IL und HpSind in Fjg.4 dargestellt. Das"Taktsignal Hq besitzt eine Periode des Wertes N/2f, die einem Umlauf der Abtastwerte in dem Speicher 3 entspricht. Die Dauer, für die das Signal H_Q ^ den Umschalter 2 in die Stellung q bringt, ist gleich dem

Wert i/2f, d.h. der Dauer einer Verschiebung in dem Umlaufspeicher 3. Die Periode des Talrtsignals IL beträgt nN/2f, und die Dauer, für die es den Umschalter 41 in die Stellung c bringt, beträgt IT/2f. Die Periode des Talctsignals H₂ beträgt beispielsweise W/f; es bringt somit die von ihm gesteuerten Umschalter abwechselnd in die Stellungen a und b jeweils für eine Dauer, die stets den gleichen Wert N/2f hat.

1 ;: 9 8 2 9 / 1 1 9.7

BAD ORIGINAL

Wenn bei der Übertragung der Abtastwerte S(_ti) von dem Umlaufapeicher 5 zu der Rechenanordnung 0 , bei der sich der Umschalter 41 in der Stellung 0 befindet, der Umschalter 42 beispielsweise in der Stellung b steht, werden diese Abtastwerte in dem Verschieberegister 51 gespeichert. Am Ende dieser Übertragung geht der Umschalter 41 in die Stellung d, in der er für n-1 Iteration^ bleibt. Während der ersten Iteration werden alle von dem Taktsignal H2 gesteuerten Umschalter in die Stellung a gebracht, wobei die "Verschiebe frequenz des Verschiebe registers 51 dann den Wert f hat,wäbiBil die Verschiebefrequenz des Verschieberegisters 52 den Wert 2f hat. Die Abtastwerte Y des Ranges N/2, die am mittleren Ausgang des Verschieberegisters 51 abgenommen werden, werden einerseits zu den aus diesem Verschieberegister austretenden Abtastwerten X addiert und andererseits davon subtrahiert. Die Ergebnisse X-Y der Subtraktion werden anschließend in.dar Multiplizierschaltung mit den Werten der von der Anordnung 8 gelieferten ersten Folge V/ multipliziert, und die Ergebnisse V dieser Produkte werden an der ersten Stelle des Verschieberegisters 52 eingeordnet. Gleichzeitig werden die von der Addierschaltung 61 gelieferten Ergebnisse U « I + Y an der zweiten Stelle des Verschieberegisters 52 eingeordnet. Am Ende dioaer Iteration enthält das Verschieberegisters somit N Wortor nach Art der Wörter V und U, während das Verschiebe regiijtor 51 leer ist. Die von dem Taktsignal H₂ gesteuerten Umschalter gehen dann in die Stellung b, und die zuvor durch geführte Rechnung wiederholt sich in der gleichen Weise mit den Wörtern, die im Verschieberegister 52 enthalten sind. Es läßt sich zeigen, daß am Ende oines Zyklus von η Iterationen auf dieae Weise die N gesuchten Fourior-Koeffizienten A(k) erhalten werden, und daß diese Koeffizienten in der binär inversen Reihenfolge zu der natürlichen Reihenfolge erscheinen.

SAD ORIGINAL 1:1 9829/1197

Wenn man die natürliche Reihenfolge wieder herstellen will, kann man vorzugsweise eine Uiuordnungsschaltung D^ der in l^?ig.5 gezeigten Art verwenden. Bei dieaer Anordnung werden die von der Rechenanordnung C gelieferten N Koeffizienten A(kf in eineoi Verschiebaregister 90 gespeichert, dessen Ausgang mit der Stellung q eines Umschalters 91 verbunden sind, der von dem Ausgangs signal einer Vergleichsanordnung 92 gesteuert wird. Der Ausgang des Umschalters 91 ist mit dem Eingang eines UmlaufSpeichers 92 verbunden, dessen Ausgang an die Stellung r des Umschalters 91 angeschlossen ist. Die Vergleichsaoordnung 94 empfängt die von zwei Zählern ^ 93 und 95 angezeigten Binärwerte,von denen jeder die Kapazität η hat. Die Vergleichsanordnung stellt die Identität der vom Zähler 93 gelieferten B^närzahl des Ranges i alt der vom Zähler 95 gelieferten Binärzahl des Ranges η -1-i für alle Werte von i fest. Der Zähler 93, (Adressonzäler) wird von dem Taktsignal H« gesteuert, das auch die Verschiebung der Informationan in dem Umlaufspeicher 92 bestimmt. Der Zähler 95 (Wortzähler) wird von dem Taktsignal H^ gesteuert, das auch die Verschiebung der Informationen in dem Verschieberegister 90 bestimmt.

Somit befindet sich jedesmal dann, wenn die der Vergleichsschaltung 94 und flenZählem93 und 95 züge führte η } binären Informationen gleich sind, der Umschalter 91 in

der Stellung q, und das in diesem Augenblick aus dem Register .90 austretende Wort wird in den Umlaufspeicher eingegeben. Im entgegengesetzten EaIl befindet sich der Umschalter 91 in der Stellung r, und die aus dem Umlauf-Speicher 92 austretenden Informationen werden wieder dam Eingang des gleichen Speichers zugeführt. Die natürliche Reihenfolge der Koeffizienten A (k) wird auf diese Weis© wiederhergestellt.

10 98297 1197

BAD

Dag Prinzipschema eines zweiten Aus führunge beispie Is der erfitKiungsgemäßen Anordnung ist in Fig.6 dargestellt. Bei dieser Anordnung werden die N -2 komplexen Abtastwerte S(j) des Eingangssignals E der Rechenanordnung C¹ in einer Reihenfolge zugeführt, die zu der Reihenfolge ihres Eintreffens binär invers ist, wobei die N komplexen Pourior-Koeffidienten A(k) dann am Ausgang der Rechenanordnung C in ihrer natürlichen Reihenfolge erscheinen. Es läßt sich zeigen, daß dieses Ergebnis dadurch erhalten wird, daß eine Umordnung der Abtastwerte in dem Umlaufspeicher 3 nach einem Verfahren vorgenommen wird, das dem in Verbindung mit der Anordnung von Pig.5 beschriebenen Verfahren ähnlich i3t, und daß eine Rechenanordnung C verwendet wird, deren Iterationsverfahren darin besteht, daß bei jeder Iteration zwei Abtastwerte X und Ϊ mit unmittelbar aufeinanderfolgenden Adressen verwendet werden, um daraus zwei neue Wörter U¹ = X + W¹Y und V^f = X - W¹Y zu berechnen, und daß diese beiden Wörter U¹ und V unter Adressen eingeordnet werden, die in einem Abstand von 11/2 Adressen voneinander liegen.

Bei dieser Anordnung werden die dem Eingang zugeführten Abtastwerte nach dem Durchgang durch einen Pufferspeicher in einen Umlaufspeicher 3 in einer Reihenfolge eingegeben, die zu der Reihenfolge ihres Eintreffens binär invers ist. Zu diesem Zweck wird der zwischen die beiden Speicher 1 und eingefügte Umschalter 91 von dem Ausgangssignal einer Vergleichsschaltung 94 gesteuert, die zu einer Uraordnungsschaltung gehört, die derjenigen von Pig.5 gleich ist. Das den Adressenzähler 93 steuernde Taktsignal H. entspricht der Frequenz 2f des Umlaufs der Abtastwerte im Speicher 3, während das dem Wortzähler 95 zugeführte Taktsignal Hc der Frequenz des Eintreffens der Abtastwerte entspricht, d.h. der Abtastfrequenz des Eingangssignals E,

109829/1197 ^original

Die aus dem Uralaufs pe icher 3 austretenden Informationen gelangen zu der Rechenanordnung C über den Eingang c eines Umschalters 41, der von dem Taktsignal H.j gesteuert wird. Der Ausgang des Umschalters 41 ist mit einem zweiten Umschalter 42 verbunden, der von einem Taktsignal E,^ gesteuert wird,und dessen Ausgänge b und a mit dem Eingang der ersten Stufe eines Verschieberegisters 51 bzw. eines Verschieberegisters 52 verbunden sind, von denen jedes N Bitgruppen enthalten kann. Jedes dieser Verschieberegister

51 und 52 besitzt außerdem einen Eingang an der N/2-ten Stufe sowie einen Ausgang an der (N-i)-ten Stufe, und

* an der N-ten Stufe. Wenn die Verschiebung der Informationen

in dem Verschieberegister 51 während einer Iteration mit der .Frequenz f erfolgt, findet sie in dem Verschieberegister

52 mit der Frequenz 2f statt, und während der folgenden Iteration sind diese Werte vertauscht. Diese Wahl der Verschiebefrequenzen erfolgt mit Hilfe eines Doppelumschalters 40 mit zwei Stellungen a und b , der von dem Taktsignal H₂ gesteuert wird. Die Ausgänge Ii-1

und N der Verschieberegister 51 und 52 sind über Pufferregister 510 und 511 bzw. 520 und 521 mit der Einheitskapazität, die mit der Verschiebefrequenz f fortgeschaltet werden, mit den Eingängen a bzw. b von Umschaltern t 410 und 411 verbunden, die von dem Taktsignal Hp gesteuert

werden. Der Ausgang de3 Umschalters 410 ist mit einem Eingang einer Multiplizierschaltung 7 für komplexe Zahlen verbunden, die außerdem die Ausgangs signale einer die Werte V/ liefernden Anordnung 8 empfängt. Der Ausgang der Multiplizierschaltung ist gleichzeitig mit dem Eingang (+) einer Addierschaltung und mit dem Eingang (-) einer Subtrahierschaltung 62 verbunden. Die anderen Eingänge (+) dieser beiden Schaltungen 61 und 62 empfangen das Ausgangssignal des Umschalters 411.

109829/1197 8ADOR₁GlNA₁.

Der Ausgang der Subtrahierschaltung 63 ist mit dem Eingang d des Umschalters 4-1 verbunden, während der Ausgang der Addierschaltung 61 über einen vom Taktsignal H₂ gesteuerten Umschalter 49 mit zwei Stellungen a und b mit den Eingängen der Stufen des Ranges N/2 der Verschieberegister 51 und verbunden ist. Der Ausgang der Addierschaltung 61 ist außerdem mit dem Eingang g eines Umschalters 48 verbunden, der eine Ruhestellung e aufweist und an seinem Eingang h das Ausgangssignal des Umschalters 41 empfängt. DerUmschalter wird von einem Taktsignal E₇ gesteuert. Die Taktsignale IL· , H₂ und H, werden beispielsweise so gewählt, daß sie mit den bei der Anordnung von i'ig.3 verwendeten Taktsignalen identisch sind.

bei der Übertragung der im Umlaufspeieher 3 enthaltenen Abtastwerte zu der Rechenanordnung C, bei der sich der Umschalter 41 in der Stellung c befindet, der Umschalter beispielsweise die Stellung b einnimmt, werden diese Abtastwerte in dem Verschieberegister 51 gespeichert. Aa Ende dieser Übertragung geht der Umschalter 41 in die Stellung d, in der er für die Dauer von η - 1 j.terationen bleibt. Während der ersten Iteration werden alle vom Taktsignal H₂ gesteuerten Umschalter in die Stellung a gebracht, wobei die Verschiebefrequonz des Verschieberegisters 51 dann den Wert 2f hat, während diejenige desVerschieberegisters 52 den Wert f hat. Der am Ausgang des Ranges N-1 des Verschieberegisters 51 abgenommene Abtastwert Y wird mit einem von der Anordnung 8 gelieferten Wert W¹ multipliziert und dann einerseits zu dem am Ausgang des Ranges N des Verschiebaregiotera 51 abgenommenen Abtastwert X. addiert und andrerseits von diesem Abtastwert subtrahiert. Die Register 510 und 511 haben die Aufgabe, die Abtastwerte X, Y uaw. derart paarweise zu entnehmen, daß kein Abtastwert zwei Paaren gemeinsam ist. Das von der Addierschaltung 61 gelieferte Ergebnis U¹ =» X + W¹Y wird an der Stelle des Ranges N/2 des Verachieberegisters 52

109829/1197 bad

eingegeben, während das von der Subtrahierachaltung 62 gelisfort* Ergebnis V = X ~ W¹Y" an der ersten Stelle des Verschieböregisters 52 eingegeben wird. Aa Ende dieser Iteration enthält das Verschieberegister 52 also Ii V/örter nach Art der Wörter U¹ und Y¹, während das Verschieberegister 51 leer ist» Die von dem Taktsignal H2 gessfceuerten Umschalter ,gehen dann in die Stellung b, und die zuvor mit X und Y durchgeführte Rechnung wird in der gleichen V/eise mit den im Verschiebe register enthaltenen Wörtern wiederholt. Es läßt sich zeigen, daß man am Ende eines Zyklus von η Iterationen die N gesuchten Koeffizienten A(k) erhält, und daß diese Koeffizienten in der natürlichen Reihenfolge erscheinen,

Bei den zuvor beschriebenen und in Pig.3 und 6 dargestellten Ausführungsformen der erfindungsgemäßen Anordnung läßt sich feststellen, daß am Ende jeder Iteration eines der Verschiaberegister 51 und 52 leer ist, während das andere N- Wörter enthält, ferner geschieht in der Reihenanordnung G die Eingabe der V/örter in das Verschieberegister, dessen Verschiebefrequenz den Wert 2fb5it,und diese Frequenz entspricht auch der Verschiebefrequenz des Registers in der Rechenanordnung C₁ aus der die -zur Berechnung verwendeten Wörter entnommen werden. Die Rechenanordnung C liefert auf Grund von Abtastwertenß.e in der natürlichen Reihenfolge eintreffen, Fourier-rKoeff iziente η in der binär inversen Reihenfolge, während die Rollenanordnung C ITourier-Koeffizienten in der natürlichen Reihenfolge auf Grund von Abtastwerten lieferb, die ihr in der binär inversen Reihenfolge zugeführt werden. Man kann also gleichzeitig zwei diskrete Pourier-Transformierte realisieren, und zwar die eine mit Abtastwerten, die in der natürlichen Reihenfolge eintreffen, und die andere mit Abtastwerten, die in der binär inversen Reihenfolge eintreffen, indem eine Rechenanordnung nach Art der Rechenanordnung G und eine Rechenanordnung nach Art der Rechenanordnung C verwendet werden, welche die Verschiebe-

109829/1197

BAD ORIGINAL

register 51 und 52 gemeinsam haben. Eine solche Anordnung ist besonders vorteilhaft für die Berechnung der Konvolutions- oder Korrelationsintegrale von zwei Signalen.

Die Schaltungsgruppe 8, die in den zuvor beschriebenen Anordnungen enthalten und unter der Bezeichnung Syntheseschaltung bekannt ist, ist beispielsweise in der in Fig.7 gezeigten Weise ausgebildet. Sie hat die Aufgabe, zu der komplexen Multiplizierschaltung 7 der Rechenanordnung G oder C die N/2 Werte W bzw. W' zu liefern, die zur Berechnung der Wörter bei jeder Iteration erforderlich sind, und zwar mit der Frequenz f. Diese Vierte, die in an sich bekannter Weise erzeugt werden, werden in einem zerstörungsfrei abzulesenden Speicher 87 gespeichert, der ein besonderes Adressiersystera aufweist. Zu diesem Zweck sind die η binären Ausgänge eines von dem Taktsignal H. gesteuerten Adressenzählers 81 einerseits mit einer an den Speicher 87 angeschlossenen Übertragungsschaltung 86 und andrerseits mit einem Decodierer 82 verbunden.

Der Decodierer bildet η übertragungssignale, die in der Reihenfolge ihrer ansteigenden Frequenzen mit an Indices O bis n-1 be- !adrimet sbd,De Wählanordnung 83 wählt sich au3 diesen Übertragungssignalen dasjenige aus, das der Übertragungsschaltung 86 zuzuführen ist. Zur Durchführung dieser Wahl wird das Ausgangssignal des höchsten Ranges des Adressenzählers 81 einem Iterations zähler 84 (modulo n) zugeführt, dessen Ausgänge mit einem Decodierer 85 verbunden sind, der η Signale abgibt, von denen jedes einer Stellung der Wähl-r anordnung 83 entspricht. Je nachdem, ob eine Berechnung des Typs C oder des Typs C durchgefihrt warden soll, ist der Deoodierer 85 so ausgeführt, daß die η Übertragungssignale der Übertragungsschaltung 86 entweder in der Reihenfolge ihrer wachsenden Indices oder in der Reihenfolge ihrer abnehmenden Indices zugeführt werden·

109829/1197

BAD OR1GINAU

Die zuvor beschriebene Anordnung ermöglicht also eine schnelle Verarbeitung des Eingangs signal a E, wobei die Zahl der durchzuführenden .Operationen auf-2 ~ Multiplikationen , 2 Additionen und 2 Subtraktionen beschränkt sind. Wenn beispielsweise η = 10 gewählt wird, also Ii = 1024 Abtastwerte, und wonn Umlauf speicher mit 2 MHz verwendet werden, kann die Berechnung der Ή Courier-Koeffizienten in einem Frequenzband von O bis 100 kHz in einer Rechen zeit von etwa 5 ms durchgeführt werden«, Die Rechenanordnung ermöglicht eine sehr vorteilhafte Verwendung von Verschieberegistern, bei denen Halbleiter-Elemente des Typs MOS verwendet werden.

Sie beschriebene Anordnung kann u.a. zur Durchführung einer Spektralanalyse von elektrischen Signalen verwendet werden, oder auch zur Berechnung der Konvolutions- oder Korrelationsintegrale von zwei elektrischen Signalen«,

;güche

10 9 8 2 9/1197 bad original

Claims

Pa te η t ana ρ r ü ο h e

Anordnung zur Echtzeitverarbeitung von elektrischen Signalen, welche die Berechnung der Koeffizienten der diskreten Fourjer-Transforrnierten der Signale nach einem Iterations, verfahren durchführt, das unter der Bezeichnung "schaelle lourier-Transformierte" bekannt ist, wobei die Eingangssignale durch eine Analogverarbeitungsanordnung in die Fora von N = 2ⁿ komplexen Abtastwerten gebracht werden, dadurch gekennzeichnet, daß die N Abtastwerte in einem Speicher (3) mit sequentiellem Zugriff nach Art eines UmlaufSpeichers gespeichert werden, bevor sie zu einer mit aufeinanderfolgenden Iterationen arbeitenden Rechen~ anordnung (G) gebracht werden, die Reohenspeicher (51, 52) mit sequentiellem Zugriff enthält.

Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Iberations-Rechenanorduung (G) zwei ■Verschieberegister (51, 52) enthält, von denen jedes einen Eingang an den beiden ersten Stufen, einen Ausgang an der Stufe des Ratiges IT/2 und einen Ausgang an der letzten Stufe des Ranges N aufweist, daß die Verschiebefrequenz der Informationen in dem Verschieberegister (51) abwechselnd bei jeder zweiten Iteration gleich dem doppelten Wert bzw. der Hälfte dar Verschlebefrequenz des anderen Ver-3chieberrgl3ter3 (52) ist, daß bei der ersten Iteration nach der Eingabe der Ii Abtastwerte in der natürlichen Reihenfolge in das Verschieberegister (51) raib der kleineren Verschiebefrequenz ., die aua . ' "

diesem Register (51) entnommene Bitgruppe des Abtastwerts (Γ) mit dem Rang H/2 einerseits von der aus diesem Register (51) austretenden ersten Bitgruppe (X) abgezogen und andereraelfco dazu addiert wird, daß der Ausgang der Sub~ trahieraohaltung (62) mit einer komplexen Multiplizier-

~ 18 -

anordnung (7) verbunden ist, welche von einer Generatoranordnung (8) abgegebene binäre Bezugs zahle η (W) empfängt, daß der Ausgang der Multiplizieranordnung (7) dann mit dem Eingang der ersten Stufe des zweiten Verschiebereg.sters (52) verbunden ist, während der Ausgang dar Addierochaltung (61) (Bit dem Eingang der aweiten Stufe des zweiten Verschieberegisters (52) verbunden ist, und daß bei der zweiten Iteration die Rollen der beiden Veiisphieberegister (51, 52) durch Ücaschalter (40, 42, 43, 44, 45» 46, 47) vertauscht werden., so daß am Ende des Zyklus von η aufeinander ,folgenden Iterationen das letate gefüllte Verschieberegister (51, 52) die Έ Fourier-Koeffizienten A(Ic) enthält, die in einer zu ihrer natürlichen " Reihenfolge binär inversen Reihenfolge eingeordnet sind»

3« Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß am Ende der (F-Oten Iteration ein Umschalter (48) mit drei Stellungen (e, g, h) den Ausgang der MultipHzieranordnung (7) und den Ausgang der Aüdierschaltung (61) mit dem Ausgang(A(k))der Rechenanordnung (0) verbindet, und daß ein Umschalter (41) gleichzeitig die Speicherung eines neuen Signal abschnitte in dem Versehieberegister (51,52) auslöst, das dann die größere Verschiebefrequenz hat.

4. Anordnung nach Anspruch 2^ dadurch gekennzeichnet, daß ) die N Fourier-Koeffizienten (A{k)) , die am Ausgang der

Rechenanordnung (C) in der bu ihrer natürlichen Reihenfolge binär inversen Reihenfolge erscheinen, zu einer Umordnungsschaltung (D.) übertragen werden, die ein ^verachieberegister (90) enthält, in welche to die Koeffizienten gespeichert werden,, daß die Umordnungsschaltung (D-i) einen zweiten Speicher (92) nach Art eines UmlaufSpeichers enthält, daß ein Umschalter (91) die Übertragung der in dem Verschieberegister (90) enthaltenen Informationen zu dem Umlaufspeicher (92) bewirkt, daß der Umscnalter (91) von einer Vergleichaanordnung (94) genüouert wird, welche die binären Ausgangs signale von zwei Zählern (93_f 95) mit der gleichen Kapazität (n)

109829/1191

BAD ORIGINAL

2 Ü G ι* G G

empfängt, daß -inr ei no Zähler (93) ein Signal (IL) empfängt;, (laa der Umlauffrequenz flea Umlaufnpeiehers (92) entspricht, daß der and are Ziüilsr (95) ein Signal (H₁-) empfängt, dan dor V er schio-be frequenz des Ver3ehieberegiate.cs (30) entspricht, und daß der von derVorgleichautiorduung (94) durchgeführte VergLoich sich auf Bits besieht, die zueinander binär invers sind.

Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Iterations-Rechenanordnung (C) zwei Verschieberegister (51 j 52) enthält, von denen jedes einen Eingang an der ersten Stufe, einen Eingang an der Stufe des Ranges H/2 und Ausgänge an den beiden letzten Stufen hat, daß die Verschiebefrequenz der Informationen in dem einen Versehieberegister (51) abwechselnd bei jeder zweiten Iteration gleich dem doppelten Wert bzw. der Hälfte der Verschiebefrequens des anderen Verschieberegisters (52) lot, daß bei dor ersten Iteration nach der Eingabe der II Abtastwerte in der su ihrer natürlichen Reihenfolge binär inverses Reihenfolge in das Verochieberegister (51) mit der größeren Verschiebefrequenz die Bitgruppe dea Abtastwerts (Y) des Ranges N-1 zu einer komplexen Multiplizieranordnung (7) übertragen wird, die mit einer Generatoranordnung (8) verbunden ist, die binäre Bezugszahlcn (W) liefert, daß das Ausgangs signal der Multiplizieranordnung (7) einerseits dem einen Eingang (-) einer Subtrahierachaltung (52) und andrerseits dein einen Eingang (-t·) einer Addierachaltung (61) zugeführt wird, daß die anderen Eingänge der i-Jubtrahiernchaltung fe2) und der AfldierBohaltung (61) die au.3 dieüem Verschieboregister (51) entnommene Bitgrupp'3 (X) dea Rangeo (W) empfangen, daß der Ausgang der Adilierschaltung (61) dann mit dem Eingang an der Stufe des Rangee IT/2 des zweiten "Verschieberegiotera (52) verbunden ist, das außerdem an dem Eingaug der Stufe dea Ranges 1 das Ausgangpsignal der Subtrahierochaltung (62) empfängt, und

109829/1137 _BA0 o_RI(3,nal

-■20 .-

daß Umschalter (40, 42, 49, 410, 411) die Rollen der beiden Vsrschieberegister (51, 52) bei der zweiten Iteration vertauschen, so daß am Ende desZyklus von η aufeinanderfolgenden Iterationen das letste gefüllte Verschieberegister die ii-Pourier-Kooff izienten A(k) enthält, die in ihrer natürlichen Reihenfolge eingeordnet sind.

6« Anordnung nach den Ansprüchen 2 und 5, dadurch gekennzeichnet, daß sie zwei Rechenanordnungen enthält, von denen die eine (G) gemäß Anspruch 2 und die andere (C¹) gemäß Anspruch 5 ausgebildet ist, und daß die beiden Verschieberegister (51, 52) den beiden Rechenanordnungen (G, G¹) gemeinsam sind.

109029/1197

Leers'eite