DE2061789A1 - Korrekturschaltung fur elektro nische Rechner - Google Patents
Korrekturschaltung fur elektro nische RechnerInfo
- Publication number
- DE2061789A1 DE2061789A1 DE19702061789 DE2061789A DE2061789A1 DE 2061789 A1 DE2061789 A1 DE 2061789A1 DE 19702061789 DE19702061789 DE 19702061789 DE 2061789 A DE2061789 A DE 2061789A DE 2061789 A1 DE2061789 A1 DE 2061789A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- flip
- decimal
- binary
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/492—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination
- G06F7/493—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination the representation being the natural binary coded representation, i.e. 8421-code
- G06F7/494—Adding; Subtracting
- G06F7/495—Adding; Subtracting in digit-serial fashion, i.e. having a single digit-handling circuit treating all denominations after each other
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
- H03M7/06—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word the radix thereof being a positive integer different from two
- H03M7/08—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word the radix thereof being a positive integer different from two the radix being ten, i.e. pure decimal code
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
- H03M7/12—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word having two radices, e.g. binary-coded-decimal code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Description
Io, Tsuchido-cho, Hanazono, Ukyo-ku, Kyoto-shi, Kyoto-fu/Japan
"Korrekturschaltung für elektronische Rechner"
"Priorität; 17. Dezember 1969J Japan;
Anmelöe-Nr. lol 959/1969
Anmelöe-Nr. lol 959/1969
Die Erfindung bezieht sich auf eine Korrekturschaltung für
elektronische Rechner, mit der es möglich ist, eine bestimmte
Kombination von vier Binärziffern, die einer mehrstelligen Dezi·* malzahl entsprechen, also einer Dezimalzahl von nicht weniger
als to, in eine entsprechende Anzahl von vier Binärziffernkombi·*
nationen zu !korrigieren, von denen jede Kombination jeweils einer
Dezimalzahl entspricht, die kleiner als Io ist,
Wenn mit einem elektronischen Rechner die Dezimalzahl 5
der Dezimal^ahl S hinzuaddiert werden soll, so wird bekannt-
109826715
lieh der Binärzahl 0101, die der Dezimalzahl 5 entspricht, die
Binärzahl 0110, die der Dezimalzahl 6 entspricht, in dem Rechenkreis des Rechners hinzuaddiert, wodurch die Summe loll erhalten
wird, die in Binärcode der Dezimalzahl 11 entspricht.
Die bisher üblichen elektronischen Rechner besitzen meist digitale Anzeigeeinrichtungen mit mehreren Anzeigeziffern, beispielsweise
mit Anzeigeröhren, mit denen jeweils eine der Dezimalzahlen 0 bis 9 zum Aufleuchten gebracht werden kann, so daß
eine vorbestimmte Kombination von Dezimalzahlen in Übereinstimmung mit einer vorbestimmten Binärzahl zum Aufleuchten und
zur Anzeige gebracht werden kann. Wenn daher lediglich die Binärzahl loll der digitalen Anzeigeeinrichtung zugeführt wird,
so kann die entsprechende Dezimalzahl 11 nicht richtig wiedergegeben werden.
so kann die entsprechende Dezimalzahl 11 nicht richtig wiedergegeben werden.
Um die Dezimalzahl 11, die der Summe 5+6 entspricht,
richtig wiederzugeben, muß die Binärzahl loll in zwei Binärkombinationen oool und oool umgewandelt werden, damit die eine
Anzeigeröhre die Ziffer 1 und die benachbarte Anzeigeröhre die andere Ziffer 1 anzeigen kann.
Es ist Aufgabe der Erfindung, eine Korrekturschaltung für elektronische Rechner zu schaffen, die dies mit einfachen Mitteln
ermöglicht.
- 3/-1 09826/1584
Diese Aufgabe wird mit der in den Ansprüchen aufgezeigten Korrekturschaltung gelöst.
Weitere Einzelheiten der erfindungsgemäßen Korrekturschaltung
ergeben sich aus der nachfolgenden Beschreibung.
Die Erfindung sowie Einzelheiten davon werden im folgenden
anhand schematischer Zeichnungen an einem Ausführungsbeispiel näher erläutert.
Fig. 1 zeigt das Prinzipschaltbild einer erfindungsgemäßen
Korrekturschaltung für einen Rechner;
Fig. 2 zeigt Einzelheiten der Schaltung nach Fig. 1;
Fig. 3 zeigt das dieser Schaltung zugeordnete Zeitsteuer-Impulsdiagramm;
Fig. 4 zeigt die bit-Anordnung des Schieberegisters für
ein bevorzugtes Ausführungsbeispiel,und zwar zeigt Fig. 4a
den Aufbau jeder Stufe aus vier bits und Fig. 4b das Rechtsverschieben
jedes bits; und
Fig. 5 zeigt die Stufenanordnung des Schieberegisters, das
vorzugsweise bei der Erfindung Anwendung findet,und zwar zeigt
- 4/-■ V 109826/1584
- 4 - ■ Γ
Pig. 5a ein aus acht Stufen bestehendes Schieberegister und Fig. [
5b das Verschieben einer Dezimalzahl von einer Stufe zur ande- :
ren. ■
(,
Nach Fig. 1 besteht der seriell arbeitende arithmetische
Rechenkreis aus drei Schieberegistern 1, 2 und 3, einem Ganz-Addierer
4 und einer Anzeigeeinrichtung 5* Jedes Schieberegister
1, 2 und 3 sowie der Ganz-Addierer 4 sind von serieller Bauart. : Der Ganz-Addierer k ist von bekannter Bauart und umfaßt einen
Halb-Addierer 6 sowie einen eins-bit-VerzÖgerungskreis 7,dessen · Ausgang der Summe der Ausgänge der Register 2 und 3 entspricht. >
1, 2 und 3 sowie der Ganz-Addierer 4 sind von serieller Bauart. : Der Ganz-Addierer k ist von bekannter Bauart und umfaßt einen
Halb-Addierer 6 sowie einen eins-bit-VerzÖgerungskreis 7,dessen · Ausgang der Summe der Ausgänge der Register 2 und 3 entspricht. >
Das Ausgangseignal des Halb-Addierers 6 wird dem Register 2 >
durch das Register 1 zugeführt und anschließend im Register 2
zirkuliert. Die einzelnen Elemente der Schaltung wie beispielsweise die Anzeigeeinrichtung, die Schieberegister, der Halb-Addierer usw. sind durch geeignete Verknüpfungsschaltungen miteinander verbunden. In Fig. 1 sind der Einfachheit halber diese
Verknüpfungsschaltungen weggelassen. I1
zirkuliert. Die einzelnen Elemente der Schaltung wie beispielsweise die Anzeigeeinrichtung, die Schieberegister, der Halb-Addierer usw. sind durch geeignete Verknüpfungsschaltungen miteinander verbunden. In Fig. 1 sind der Einfachheit halber diese
Verknüpfungsschaltungen weggelassen. I1
Die Schaltung nach Fig. 1 wird durch die in Fip,. 3 gezeig- \
ten Impulszüge betrieben, nämlich durch die Synchronisierimpulse |
ti, t2, t3 und tH, die Schiebeimpulse Tl, T2..., T7 und T8
sowie die Ubertragimpulse <A und<B. In dem dargestellten Beispiel kann eine Dezimalzahl ß durch verschiedene Kombinationen
sowie die Ubertragimpulse <A und<B. In dem dargestellten Beispiel kann eine Dezimalzahl ß durch verschiedene Kombinationen
109826/ 1b 8 Λ
ram ,^ίΓ ■■■:-,.; .-,,, „γ
j · von Binärziffern<X ο,ίΧ ..,£?( ^, undc*, dargestellt werden, wobei
» . O 4 c.... 1 ρ
) die Indizes 8, 4, 2 und 1 die Stellen 23, 2 , 21 und 2° wieder-
\ geben. Wenn die Anzahl der Stufen des Schieberegisters mit 8
. angenommen wird, so stehen 32 bits für eine Zahl,bestehend aus
ι 8 Dezimalziffern ßg, ^7...., |2>2 und ^-,aufeinanderfolgend zur
7 , Verfügung, wobei die Zahlen 8 bis 1 jeweils die Stellen Io ,
Io .,., Io und lo° wiedergeben. In dem Beispiel dienen vier
κ Synchronisierimpulse ti, t2, t3 und tH zum Verschieben jedes
bits des Registers nach rechts, Zum Verschieben einer Dezimal-
■ ziffer /J von einer Stufe zur anderen sind die Schiebeimpulse
■ Tl bis TB vorgesehen. Der gesamte Inhalt jedes Schieberegisters
! wird während der Dauer eines einzigen Übertragimpulses "CA bzw,
übertragen.
f. . "■■'.-
A
'■{■""
'■{■""
ρ Die vier Binär ziffer η (Xg, Pi1JjCX2 und-O^, welche diejenige
Sj Dezimalziffer ß wiedergeben, die in dem Register 2 gespeichert
'y,\ wurde, werden nacheinander zyklisch dem Eingang der Anzeigeein-
μ richtung 5 zugeführt, Diese Anzeigeeinrichtung 5 umfaßt mehrere
vy Anzeigeröhren, von denen jede wahlweise eine der Dezimalziffern
f1' O bis 9 in Abhängigkeit eines Impulszuges wiedergeben kann,
■4' welch letzterer den zugeführten BinärzifferniX'gjCX-hjiX ? und^^^
H entspricht. Die Summe der Zahlen, von denen jede durch die
Γ "* Kombination fön vier in dem Register 2 zirkulierenden bits d$r-
^l gestellt istj, muß deshalb kleiner als Io sein. Wenn beispiels-
,j weise die D^zimalzahl 6 im Register 2 gespeichert ist, während
) ' im Register 3 die Dezimalzahl 5 gespeichert ist, so muß ein
' -
10982-6/1584 " 6/"
Impulszug durch den Addierer 4 erzeugt v/erden, welcher der
Binärzahl loll der Dezimalsumme der oben genannten beiden Zahlen
entspricht. Wenn der so erzeugte Impulszug jedoch nur über das Register 2 der Anzeigeeinrichtung 5 zugeführt wird, so würden
die Anzeigeröhren nicht die Ziffer 11 wiedergeben.
Damit die Anzeigeeinrichtung 5 auch tatsächlich die Ziffer 11 wiedergibt, die der Summe 5+6 entspricht, müßten die Binärkombinationen
oooo und loll, die im Register ? zirkulieren, so korrigiert werden, daß sie die zwei Binärkombinationen oool
und oool ergeben, wobei die links stehende Binärkombination die größte Ziffer der Dezimalzahl 11 und die rechte Kombination
die kleinste Stelle dieser Zahl wiedergibt. Die Schaltung, mit welcher eine solche Korrektur durchführbar ist, zeigt Fig.
Fig. 2 zeigt Einzelheiten des Registers 2 nach Fig. 1. Hier
sind vier Flip-Flop-Schaltungen 8, 9, Io und 11 vorgesehen, deren Kombination einer Binärziffer entspricht. Diese Flip-Flop-Schaltungen
8 bis 11 sind in Reihe geschaltet und liegen in Serie mit dem Halb-Addierer 12. Die größte Ziffer der Dezimalzahl,
die durch das Register 2 gespeichert werden kann, ist etwa· gleich der Summe der Dezimalziffern, die durch die Flip-Flop-Schaltungen
8 bis 11 gespeichert werden können und die größte Dezimalzahl, die durch das Register 13 gespeichert werden kann.
1Q9826/1584
■■ V -(TU- i-r
Diese Flip-Flop-Schaltungen 8 bis 11 dienen zum Speichern der höchsten Ziffer der Dezimalzahl, die in dem Register Z gespei^·
chert werden soll. *
Die Ausgänge der Flip-Flop-Schaltungen 9 und Io sind mit.
einer ersten UND-Schaltung 15 über eine ODER-Schaltung Ik verbunden,
während der Ausgang der Flip-Flop-Schaltung 8 mit dem anderen Eingang dieser UND-Schaltung 15 verbunden ist. Der Aus- *
gang der UND-Schaltung 15 ist mit dem Eingang einer zweiten UND-Schaltung 17 über eine zweite ODER-Schaltung 16 verbunden,
während dem anderen Eingang dieser UND-Schaltung 17 die Impulse ti eines nicht dargestellten Synchronisierimpulsgenerators
zugeführt werden.
Nach Fig. 3 entsprechen diese Impulse ti dem ersten Impulszug
der Synchronisierimpulse ti, t2, t3 und tH t die zum jeweiligen
0 12 Verschieben der Binärziffern in die Stellungen 2,2, 2 und t
2 dienen. Während also der in dem Rechenkreis gespeicherte Inhalt durch diese Synchronisierimpulse ti bis t4 zirkuliert wird,
kann jede Dezimalziffer nach rechts verschoben werden und an-
■!si*
schließend durch die Anzeigeeinrichtung zur Anzeige gebracht werden.
Das Ausgangssignal der zweiten UND-Schaltung 17 wird in
der Flip-Flop-Schaltung 18 gespeichert, deren Ausgang mit einer
dritten UND-Schaltung 19 verbunden ist. Dieser UND-Schaltung
- 8/-109826/1584
19 wird außerdem noch das Ausgangssignal einer dritten ODER-Schaltung
2o zugeführt, welcher die Signale t2 und t3 einzeln zugeführt werden. Da die dritte ODER-Schaltung 2o ein Signal
erzeugen kann, wenn die Synchronisierimpulse t2 und t3 einzeln zugeführt werden, kann ein der Binärkombination ollo entsprechendes
Signal von der dritten UND-Schaltung 19 dem Eingang des Halb-Addierers 12 zugeführt werden, dem das Stellenschiebesignal
C2 aus einem eins-bit-Verzögerungskreis 21 zugeführt wird, wobei die Kombination des Halb-Addierers 12 mit der eins-bit-Verzögerungsschaltung
21 als Voll-Addierer 22 wirkt.
Wenn eine bestimmte Dezimalzahl, die beispielsweise aus
zwei Ziffern besteht, dem Eingang des Flip-Flops 8 zugeführt
2 2 wird, so wird ein Impulszug, welcher den Binärziffern«^ g»(X t>
2 2
(/^,undtXj* welche der höchsten Ziffer der Dezimalzahl entsprechen, den Flip-Flops 8 bis 11 durch die Synchronisierimpulse ti bis t*J
(/^,undtXj* welche der höchsten Ziffer der Dezimalzahl entsprechen, den Flip-Flops 8 bis 11 durch die Synchronisierimpulse ti bis t*J
2 2 2 2
in der Folge PC |, (X2, pe jj und ex g während eines Umlaufes zugeführt
und ein anderer Impulszug, welcher die binären Ziffern(Xn,
11 1
c*jj, 0<·2 und (X ^ die der nächst höheren Ziffer, d.h. also in diesem
Beispiel der niedrigsten Ziffer entsprechen, wird durch die
111 1
Synchronisierimpulse ti bis t*J in der Folge CC,Cx p»^ ί und ^R
während des darauffolgenden Umlaufes zugeführt, während die BinärziffernC/g,iX jj,P<>2 und (X^ dem Register 13 durch den HaIb-Addierer
12 überführt werden, wie dies in Fig. 4 dargestellt ist.
In dem gewählten Beispiel werden die einer Dezimalziffer entsprechenden Binärziffern in den Flip-Flop-Schaltungen 8 bis
109826/1584 "9/-
: ■ ■ - 9 -
? ■ gespeichert, bevor ein Synchronisierimpuls ti erzeugt wird.
? Wenn daher die Binärziffer 1^2 in der 2-Stellung eine 1 und/oder
■ - die Binärziffer Cx^ in der 2-Stellung eine 1 ist, wird die ODER-
; Schaltung I^ eingeschaltet und es wird ein einer 1 entsprechen-
) des Signal erzeugt und der ersten UND-Schaltung 15 zugeführt.
j Diese UND-Schaltung 15 erzeugt ihrerseits ein 1-Signal nur dann,
' T.
\ wenn die Binärziffer°<g in der2r-Stellung eine 1 ist. Das Aus-
\ gangssignal der UND-Schaltung 17 ist deshalb beim Eintreffen
eines Synchronisierimrmlses ti eine 1. Wenn also in den Flip-Flop-Schaltungen
8 bis 11 die Binärziffern lolo oder mehr als
1 lolo gespeichert sind, d.h. also nicht weniger als die Dezi-
.] malzahl Io, so erzeugt die UND-Schaltung 17 am Ausgang ein einer
i '
\ 1 entsprechendes Signal.
Wenn nun beispielsweise in den Flip-Flop-Schaltungen 8 bis
11 die BinärziffernHol, die der Dezimalzahl 13 entsprechen,
■ ■ ■ '
gespeichert sind* so sind die Ausgangssignale der Flip-Flop-Schaltungen
Io und 9 ο bzw 1 und die ODER-Schaltung 1** kann der
I ersten UND-Schaltung 15 ein einer 1 entsprechendes Signal zufüh-'
ren. Da das Ausgangssignal der Flip-Flop-Schaltung 8 ebenfalls eine 1 ist, kann diese UND-Schaltung 15 ein einer 1 entsprechendes
Signal der zweiten UND-Schaltung 17 zuführen. Wenn daher I der UND-Schaltung 17 einerseits ein jSignal 1 und andererseits
die SynchroiiisierimpüXse ti zugeführt werden, so erzeugt die
y -10/-
I 109826/1584
- Io -
UND-Schaltung 17 wieder ein einer 1 entsprechendes Ausgangssignal,
wodurch die Flip-Flop-Schaltung 18 umgestellt wird und so durch diese Flip-Flop-Schaltung 18 ein einer 1 entsprechendes
Signal dem entsprechenden Eingang der dritten UND-Schaltung 19 zugeführt wird. Da dem anderen Eingang dieser UND-Schaltung
19 die Ausgangssignale der dritten ODER-Schaltung 2o zugeführt werden,welcher die Synchronisierimpulse t2 und t3 jeweils zugeführt
werden, entspricht das Ausgangssignal dieser UND-Schaltung 19 einem Impulszug, der folgender Kombination entspricht:
0110 (a)
Dieser Impulszug kann dem Gesamt-Addierer 22 zugeführt werden,
wenn die darauffolgenden vier bits der Flip-Flop-Schaltungen 8 bis 11 anschließend dem Gesamt-Addierer 22 zugeführt werden:
Hol (b)
Diese Binärziffern a und b werden dem Gesamt-Addierer 22
zugeführt und ergeben folgende Summe:
looll (c)
Die am weitesten links stehende Ziffer, die mit einem Stern versehen ißt, d.h. die Ziffer 1 der Binärsumme c dient
als Stellenschiebesignal C2 ,während die verbleibenden Ziffern
- 11 109826/15 84
ooll dem Register 13 zugeführt werden. Infolge des Stellenschiebesignals
C2 werden die folgenden Binärkombinationen für die 10 -Stellung durch dieses Stellensehiebesignal C2 in oool
umgewandelt. Daraus ergibt sich, daß die Binärkombination, die der Dezimalzahl 13 in einem Vier-Binär-Rahmen entspricht, in
ooll korrigiert wird, was 'der kleinsten Ziffer 3 entspricht, während die folgende Binärkombination in oool umgewandelt wird,
was der höchsten Ziffer 1 entspricht, und zwar durch das Zuführen des StellenschicLesignals C2.
Wenn die derjenigen Binärkombination, für welche das Stellenschiebesignal
C2 in der oben geschilderten Weise erzeugt wurde, benachbarte Binärkombination der Dezimalzahl 9 entspricht,
ist es nötig, ein weiteres Stellenschiebesignal zu erzeugen,
denn die Summe der Dezimalzahl 9 und der Dezimalzahl 1, die durch die Zahl 1 wiedergegeben ist, besteht aus zwei Stellen.
Zu diesem Zweck ist noch die UND-Schaltung 23 vorgesehen, die
feststellt, wenn die in den Flip-Flop-Schaltungen 8 bis 11 gespeicherte Binärkombination der Dezimalzahl 9 entspricht.
Dieser UND-Schaltung 23 werden die Ausgangssignale der
Flip-Flop-Schaltungen 8 und 11 zugeführt, so daß durch diese UND-Schaltung 23 das Stellenschiebesignal C2 erzeugt werden
kann. Wenn daher die Dezimalzahl 9 in den Flip-Flop-Schaltungen 8 bis 11 gespeichert ist und die vorhergehende Binärkombination
- 12/-109 826/15 84
ein Stellenschiebesignal C2 erzeugt, so erzeugt die UND-Schal- . j
tung 23 ein einer 1 entsprechendes Ausgangssignal. Dieses 1- (
Signal wird der zweiten ODER-Schaltung 16 zugeführt und es be- ί
ginnt der oben geschilderte Ablauf. ,
Wenn die Addition 13 + 9o durchgeführt werden soll, so müssen zunächst die den Dezimalziffern 1 und 3 entsprechenden
Drucktasten betätigt werden, so daß die binäre Kombination loll, t. die dieser Dezimalzahl IZ entspricht, den Flip-Flop-Schaltungen
8 bis 11 zugeführt werden kann. Anschließend.wird eine Addier-Taste
für die Addition betätigt, und dann werden die den Dezimalziffern
9 und O entsprechenden Drucktasten nacheinander betätigt,
so daß eine Binär-Kombination 0000,1001, die der Dezimalzahl
9o entspricht, den Flip-Flop-Schaltungen 8 bis 11 zugeführt wird.
Die erste Binärkombination Hol, die der Zahl 13 entspricht, wird jedoch in ooll korrigiert, denn es wird ja im J
Sinne der obigen Beschreibung ein Stellenschiebesignal C2 ;
erzeugt. Wenn die zweite Binärkombination lool den Flip-Flop- *
Schaltungen 8 bis 11 zugeführt wird, kann die UND-Schaltung 23 wirksam werden. Der Gesamt-Addierer 22 addiert dann die Binärkombination
oool hinzu, die durch die Kombination lool und das Stellenschiebesignal und die Binärkombination ollo, die dem
Ausgangssignal der UND-Schaltung 19 entspricht, gebildet wird.
- 13/- I
109826/1584
*
Auf diese Weise wird loooo erhalten, wobei die letzten vier bits 0000 dem Register 13 zugeführt werden, während das bit als Stellenschiebesignal C2 dient, so daß die erste.Binärkombination 0000 in 0001 umgewandelt wird. Der ganze dem Register 13 überführte Inhalt ist also:
Auf diese Weise wird loooo erhalten, wobei die letzten vier bits 0000 dem Register 13 zugeführt werden, während das bit als Stellenschiebesignal C2 dient, so daß die erste.Binärkombination 0000 in 0001 umgewandelt wird. Der ganze dem Register 13 überführte Inhalt ist also:
0001 0000 0011
. · Hierdurch wird die dezimale Summe Io3 aus 13 + 9o wie
gesagt wiedergegeben.
Bekanntlich kann jedoch in einem Vier-Binär-Rahmen eine Dezimalzahl größer als 15 nicht ausgedrückt werden. Eine solche
Korrektur ist also auch in denjenigen Fällen nötig, in denen eine Rechenoperation unter der Verwendung von Dezimalzahlen
größer als 15 Verwendung findet. Wenn beispielsweise nach Fig.
1 die Addition 18 + 19 durchgeführt werden soll, so werden die
Dezimalzahlen 18 ΐίί^ά 19 dem Gesamt-Addierer 4 über die Register
2 und 3 zugeführt, also 0001, 1000 und 0001, 1001 werden im Gesamt-Addierer \h addiert zu 0011, 0001. Diese Binärkombination
0011, 0001 entspricht nicht der Dezimalzahl 37, die der
Summe 18 + 19 entspricht. Es ist deshalb noch nötig, 0110 zu
0001 der kleinsten Stelle zuzuführen, die ein Stellenschiebesignal Cl erzeugt, wenn die Binärkombination 0011, 0001 dem.
Register 2 über den Gesamt-Addierer ^ übertragen wird. Zu diesem
Zweck.wird, wie Fig. 2 zeigt, vor der Registrierung der
- V\/-109826/.158A
208178°)
- Ill -
Binärkombination 0001 der kleinsten Stelle, die ein Stellenschiebesignal
Cl erzeugt,' der ODER-Schaltung l6 ein Signal Cl' zugeführt,und zwar von einem äußeren nicht dargestellten Schaltkreis,
das dem Signal Cl entspricht. Hierdurch kann 0110 dem Gesamt-Addierer 22 zugeführt werden, wenn die Binärkombination
0001 dem Gesamt-Addierer zugeführt wird. Die in Pig. I dargestellte
Schaltung wird also vor allem dann eingesetzt, wenn eine Rechenoperation durchgeführt wird, bei der Dezimalzahlen grosser
al?15 Verwendung finden. Die beschriebene Korrektur durch
Stellenverschiebung wird jedoch durch den Schaltkreis, der besonders in Fig. 2 im Detail dargestellt ist, erreicht.
In obigem Beispiel wird dem Addierer 22 0110 zugeführt, wenn ihm 0001 zugeführt wird, so daß Olli dem Register 13 übertragen
wird. Die Dezimalziffer 1 der Zahl 31, die durch die Binärkombinationen 0011, .0001 dargestellt werden kann, kann hier-
w durch in die Dezimalzahl 7 korrigiert v/erden.
Der so korrigierte Inhalt kann in dem Register 2 zirkulieren, so daß er richtig durch die Anzeigeeinrichtung 5 angezeigt
wird, wenn das Ausgangssignal der Flip-Flop-Schaltungen 8 bis 11 der Anzeigeeinrichtung 5 zugeführt wird.
- Ansprüche -
109826/1584
Claims (3)
- P a te η t a :n s ρ r ü c h eKorrekturschaltung für elektronische Rechner, gekennzeichnet durch vier Flip-Flop-Schaltungen (8 bis 11) zum Speichern der dem Rechner zugeführten Ziffern, eine mit diesen Flip-Flop-Schaltungen derart verbundene erste Verknüpfungsschaltung (14,15,16,17)» daß durch diese jeweils diejenige gespeicherte Dezimalzahl bestimmt wird, die nicht kleiner als Io ist, eine über einen Zeitgeberkreis (t2, t3) angesteuerte zweite Verknüpfungsschaltung (19,2o) zum Erzeugen eines der Dezimalzahl 6 entsprechenden Ausgangssignals, einen Addierer (12) zum Addieren der in den Flip-Flop-Schaltungen (8 bis 11) gespeicherten Dezimalzahlen mit der in der zweiten Verknüpfungsschaltung (19,20) erzeugten Dezimalzahl 6, einen diesem Addierer (12) zugeordneten eins-bit-Verzögerungskreis (21) zum Verzögern des durch den Addierer (12) erzeugten Stellenverschiebesignals (C2) und zum anschließenden überführen des um ein bit verzögerten Stellenverschiebesignals (C2) zum Addierer (12), sowie eine mit den Flip-Flop-Schaltungen und mit dem eins-bit-VerzÖgerungskreis (21) verbundene dritte Verknüpfungsschaltung (23)» durch welche festgestellt wird, wenn bei einer Dezimalzahl 9 in den Flip-Flop-Schaltungen ein Stellenverschiebesignal (C2) auftritt, wobei die Anordnung so getroffen ist, daß gesteuert durch den Zeitgeberkreis (ti bis t4) die Dezimalzahl der zweiten Verzögerungsschaltung (19,2o) dem Addierer (12) zusammen mit den in den Flip-Flop-Schaltungen gespeicherten Dezimalzahlen zugeführt wird, wenn diese- 16/-109826/15 8/,-16 -erste und zweite Verknüpfungsschaltung wirksam ist.
- 2. Korrekturschaltung nach Anspruch 1, dadurch gekennzeichnet , daß die erste Verknüpfungsschaltung eine mit der zweiten und dritten Flip-Flop-Schaltung (9,lo) verbundene ODER-Schaltung (14)/ eine damit und mit der ersten Flip-Flop-Schaltung (8) verbundene UND-Schaltung (15) sowie eine über eine weitere ODER-Schaltung (16) damit verbundene UND-Schaltung (17) umfaßt.
- 3. Korrekturschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß die zweite Verknüpfungsschaltung eine ODER-Schaltung (2o) und eine UND-Schaltung (19) umfaßt.H. Korrekturschaltung nach Anspruch 1 bis 3, dadurchW gekennzeichnet, daß der Zeitgeberkreis einenImpulsgenerator zum Erzeugen von Synchronisierimpulsen (ti, t2, t3 und tJ|) umfaßt.109826/1584
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10195969 | 1969-12-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2061789A1 true DE2061789A1 (de) | 1971-06-24 |
Family
ID=14314390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702061789 Pending DE2061789A1 (de) | 1969-12-17 | 1970-12-15 | Korrekturschaltung fur elektro nische Rechner |
Country Status (4)
Country | Link |
---|---|
US (1) | US3705298A (de) |
DE (1) | DE2061789A1 (de) |
FR (1) | FR2073837A5 (de) |
ZA (1) | ZA708522B (de) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2886241A (en) * | 1952-08-26 | 1959-05-12 | Rca Corp | Code converter |
US2860327A (en) * | 1956-04-27 | 1958-11-11 | Charles A Campbell | Binary-to-binary decimal converter |
GB924396A (en) * | 1959-10-27 | 1963-04-24 | Gen Electric | Automatic data accumulator |
-
1970
- 1970-12-15 DE DE19702061789 patent/DE2061789A1/de active Pending
- 1970-12-16 FR FR7045335A patent/FR2073837A5/fr not_active Expired
- 1970-12-17 ZA ZA708522A patent/ZA708522B/xx unknown
- 1970-12-17 US US99090A patent/US3705298A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
FR2073837A5 (de) | 1971-10-01 |
ZA708522B (en) | 1971-09-29 |
US3705298A (en) | 1972-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2230733C3 (de) | Elektronische Digitaluhr | |
DE1089196B (de) | Tastengesteuertes Eingabewerk fuer eine Rechenmaschine mit fester Kommastellung | |
DE2506671B2 (de) | Binärdaten-Handhabungsnetzwerk | |
DE1774675A1 (de) | Elektronisches Rechengeraet | |
DE4010735A1 (de) | Digitale wortserielle multiplizierschaltung | |
DE2000275B2 (de) | Elektronischer Walzenschalter zum Verschieben eines Datenwortes | |
DE2061789A1 (de) | Korrekturschaltung fur elektro nische Rechner | |
DE1100344B (de) | Matrixanordnung zum Addieren zweier Ziffern | |
DE3149905C2 (de) | ||
DE2061493A1 (de) | Ziffernanzeigeeinrichtung fur Rechner | |
EP0333884B1 (de) | CMOS-Parallel-Serien-Multiplizierschaltung sowie deren Multiplizier- und Addierstufen | |
DE1098744B (de) | Magnetkernmatrix zum Durchfuehren arithmetrischer Operationen | |
DE3130380C2 (de) | ||
DE1574660A1 (de) | Schieberegister hoher Geschwindigkeit | |
DE2060590A1 (de) | Digitalrechner | |
DE2321298A1 (de) | Dezimal-binaer-umsetzer | |
DE1094020B (de) | Periodisch arbeitende numerische Rechenmaschine | |
DE3501901A1 (de) | Binaermultiplikation | |
DE2704258B2 (de) | Digital-Analog-Wandler | |
DE1774606C (de) | Speicheranordnung zur Durchführung logischer und arithmetischer Grundoperationen | |
DE1424717C (de) | Vorrichtung zur Dezimal Binar Umsetzung | |
DE2622696C3 (de) | Schaltungsanordnung zur Fehlerprüfung und Fehlerkorrektur von Binärdaten | |
DE1302516C2 (de) | Verfahren und einrichtung fuer ein serie-serie-rechenwerk | |
DE2507526C3 (de) | Zähler mit zeitmultiplexem Datenausgang | |
DE1065192B (de) | Nach dem Dezimal-System arbeitende elektronische Rechenmaschine |