DE2036517B2 - Verfahren zum betrieb eines schadhafte speicherelemente enthaltenden speichers fuer programmgesteuerte elektronische datenverarbeitungsanlagen - Google Patents

Description

ODER-Glieder 8 a, Sb und 8 c und die die Invertier- ein vorhandenes, der Binärwert Null durch ein feheinheit 9 bildenden exklusiven ODER-Glieder 9 α bis lendes Potential dargestellt. Anschließend wird (vgl. 9c bei Anliegen eines Steuersignals an deren zweiten Fig. 2a) das gespeicherte Datenwort für Kontroll-Eingängen den Eingangsklemmen 10 α bis 10 d des zwecke sofort wieder ausgelesen und der Schaltung Speichers 1 in invertierter Form zugeführt werden. 5 13 zur Fehlererkennung zugeleitet. In den Fällen, in An die Ausgänge 12 α bis 12 d des Speichers 1 isl denen pro Speicherplatz höchstens eine Bitspeichereine Fehlererkennungsschaltung 13 angeschlossen. stelle ausfällt, wie es bei dem für das Ausführungsbei-Die Einstelleingänge der das Speicherdatenregister 11 spiel zugrunde gelegten Speicher vorausgesetzt wird, bildenden bistabilen Kippschaltungen 14 α bis 14 d kann zur Fehlererkennung eine einfache Paritätsprüsind über die UND-Glieder 15 b, 15 d, 15 / und 15 h, io fung vorgenommen werden. Fallen jedoch pro Speideren zweiten Eingängen Taktimpulse zugeführt wer- cherplatz mehr als eine Bitspeicherstelle aus, wird den, direkt mit den Ausgängen 12 α bis 12 d des Spei- an Stelle der Paritätsprüfschaltung eine Vergleichschers 1 verbunden. Die Rückstelleingänge der bista- schaltung vorgesehen, in der das ausgelesene Wort bilen Kippschaltungen 14 a bis 14 d sind über die mit dem von der Datenquelle gelieferten, in deren UND-Glieder 15 a, 15 c, 15 e und 15 g, deren zweiten 15 Register zwischengespeicherten Wort verglichen wird. Eingängen ebenfalls Taktimpulse zugeleitet werden, Liefert die Schaltung 13 zur Fehlererkennung keine und über die Inverter 16 α bis t6 d an die Ausgänge Fehleranzeige, so ist der V /rgang der Speicherung 12 α bis 12 d des Speichers 1 angeschlossen. Die Aus- des Wortes beendet, da Halbleiterspeicher ein zergänge der Invertiereinheit 9 führen auch zu einer Da- störungsfreies Lesen gestatten und somit ein Wiedertensenke 18. Die an die zweiten Eingänge der die In- 20 einschreiben des ausgelesenen Wortes entfällt,
vertiereinheit 9 bildenden exklusiven ODER-Glieder Liefert die Fehlererkennungsschaltung 13 eine Feh-9 α bis 9 c angeschlossene Leitung 17 führt auch an Ie.anzeige, so wird ihr Ausgangsimpuls einem UND-den Speichereingang 10 /, der das Markierbit auf- Glied 19 zugeleitet. Dieses erzeugt, wenn an seinem nimmt, dessen Bedeutung noch erläutert wird. anderen Eingang das Steuersignal »Kontrollesen« vor-

Der Ausgang der Fehlererkennungsschaltung 13 25 handen ist, einen Ausgangsimpuls. Durch ihn wird ist an ein UND-Glied 19 angeschlossen, dessen zwei- die bistabile »Invertier«-Kippschaltung 21 über das tem Eingang ein Signal zum Kontrollesen der unmit- UND-Glied 20 α umgeschaltet, sobald deren zweitem telbar vorher gespeicherten Daten zugeführt wird. Eingang ein Taktimpuls zugeführt wird (vgl. Der Ausgang des UND-Gliedes 19 ist einmal über ein F i g. 2 b). Der mit dem UND-Glied 23 b verbundene UND-Glied 20 α mit dem Einstelleingang einer bista- 3° Ausgang der bistabilen »Invertier«-Kippschaltung 21 bilen »Invertier«-Kippschaltung 21, und zum anderen weist jetzt ein hohes Potential auf. Sobald im folgenüber einen Inverter 22 und ein UND-Glied 20 b mit den Schreibzyklus am zweiten Eingang des UND-deren Rückstelleingang verbunden. Den zweiten Ein- Gliedes 23 b das Signal »Wiedereinschreiben« anliegt gangen der UND-Glieder 20 α und 20 b werden Takt- (vgl. F i g. 2 b), liefert das UND-GUM 23 b einen impulse zugeführt. Der nur benutzte eine Ausgang 35 Ausgangsimpuls, der über das ODER-Glied 24 und der bistabilen »Invertiere-Kippschaltung 21 ist an den die Leitung 17 den ersten Eingängen der exklusiven ersten Eingang eines UND-Gliedes 23 b angeschlos- ODER-Glieder 9 α bis 9 c der Invertiereinheit 9 zugesen, dessen zweitem Eingang das Signal »Wiederein- führt wird. Die deren zweiten Eingängen über die schreiben« zugeführt wird, wenn Daten erneut gespei- UND-Glieder Ta, 7c und 7e, deren zweiten Eingänchert werden sollen. Außerdem ist der Ausgang der 40 gen ein Steuersignal »Wiedereinschreiben« zugeleitet bistabilen »Invertier«-Kippsdialtung 21 mit dem wird, zugeführten Bits des ausgelesenen Wortes werersten Eingang eines weiteren UND-Gliedes 25 ver- den dadurch invertiert und in dieser Form den Einbunden, dessen zweiter Eingang an den Ausgang der gangen 10 α bis 10 c des Speichers 1 zugeleitet und in bistabilen »Markier«-Kippschaltung 14 d für das Mar- dem adressierten Speicherplatz gespeichert. Der für kierbit des Speicherdatenregisters 11 angeschlossen 45 diesen Speicherplatz vorgesehenen Bitspeicherstelle ist. Der Ausgang des UND-Gliedes 23 b ist mit einem für das Miirkierbit wird das Ausgangssignal des ODER-Glied 24 verbunden, dessen Ausgang an die ODER-Gliedes 24 zugeführt. Anschließend wird auch Leitung 17 angeschlossen ist. Der zweite Eingang des das in invertierter Form gespeicherte Wort für Kon-ODER-Gliedes 24 ist mit dem Ausgang eines UND- trollzwecke sofort wieder ausgelesen und der Fehler-Gliedes 23 α verbunden, dessen erstem Eingang das 50 erkennungsschaltung 13 zugeleitet Erfolgt jetzt keine Signal »Lesen« zugeführt wird und dessen zweiter Fehleranzeige, ist der Schreibvorgang damit beendet. Eingang an den Ausgang der das Markierbit aufneh- Erfolgt beim Kontrollesen des in invertierter Form mende bistabilen »Markier«-Kippschaltung 14 d des gespeicherten Wortes auch wieder eine Fehleranzeige, Speicherdatenregisters 11 angeschlossen ist. so wird die Datenverarbeitungsanlage durch das Aus-

Die zu speichernden Datenworte weisen in bekann- 55 gangssignal des UND-Gliedes 25 angehalten (vgl.

ter Weise ein Paritätsbit auf, das mit gespeichert wird. F i g. 2 c). Dieses UND-Glied erhält sein erstes Ein-

Ferner weist jeder Speicherplatz des Speichers 1 eine gangssignal von der bistabilen »InvertierÄ-Kippsch.il-

zusätzliche Bitstelle auf, die als Markierstelle bezeich- tung 21, die durch das Ausgangssignal der Fehlerer-

net wird. Sie dient dazu, ein Markierbit aufzunehmen, kennungsschaltung 13 umgeschaltet wird. Das zweite das angibt, ob das Wort in invertierter Form gespei- 60 Eingangssignal für das UND-Glied 25 liefert die

chert wurde oder nicht. »Markier«-Kippschaltung 14 d des Speicherdatenre-

Das Verfahren gemäß der Erfindung läuft in fol- gisters 11, die jetzt ein EINS-Ausgangssignal abgibt,

genden Verfahrensschritten ab: da das ausgelesene Wort ja bereits nach dem ersten

Die Bits eines von der Datenquelle 5 gelieferten zu Kontrollesen invertiert und als solches gekennzeichspeichernden Wortes werden über die UND-Glieder 65 net wurde.

Ib, Td und 7/ bei Anliegen des Steuersignals »Da- Wird ein in invertierter Form gespeichertes Datenteneingabe« dem adressierten Speicherplatz züge- wort zu einem späteren Zeitpunkt ausgelesen, so muß führt. Der Binärwert Eins werde beispielsweise durch dieses Wort erneut invertiert werden, um die rieh-

tige Information, wie sie von der Datenquelle geliefert wurde, wieder zu erhalten (vgl. F i g. 2 d). Der Inhalt des adressierten Speicherplatzes wird dazu, wie beim Kontrollesen, in das Speicherdatenregister 11 übertragen, sobald ein Taktimpuls den UND-Gliedern 15 α bis 15 h zugeleitet wird. Da das ausgelesene Wort in invertierter Form gespeichert wurde, erhält das UND-Glied 23 Λ ein EINS-Eingangssigüal von der bistabilen »Markier«-Kippschaltung 14 d des Speicherdatenregisters 11. Da auch am zweiten Eingang des UND-Gliedes 23 α das Signal »Lesen« anliegt, liefert das UND-Glied 23 α ein Ausgangssignal, das Über das ODER-Glied 24 den zweiten Eingängen der exklusiven ODER-Glieder 9 α bis 9 c der Invertiereinhek 9 zugeleitet wird. Die den ersten Eingängen der exklusiven ODER-Glieder 9ä bis 9 c zügeführten Bits werden daher erneut invertiert. Damit liegt der Inhalt des adressierten Speicherplatzes wieder in der von der Datenquelle 5 gelieferten Form vor und wird von den Ausgängen der Invertier-Ein* heit 9 der Datensenke 18 zugeführt,

Wurde das Wort beim Speichern nicht invertiert, so erhält das UND-Glied 23 α von der bistabilen »Markiere-Kippschaltung 14 d äes Speicherdatenregisters 11 ein »Null«-Signal zugeführt, das die UND-Bedingung nicht erfüllt. Damit erhalten die zweiten

ίο Eingänge der exklusiven ODER-Glieder 9 a bis 9 c der Invertiereinheit 9 kein das Invertieren bewirkendes Steuersignal vom ODER-Glied 24. Das der Invertiereinheit 9 zugeführte Wort gelangt von ihren Ausgängen in unveränderter Form zur Datensenke 18.

ij Das Verfahren gemäß der Erfindung ist nicht auf die Anwendung bei Halbleiterspeiohern beschränkt, sondern auch bei anderen Speichertypen anwendbar.

Hierzu 1 Blatt Zeichnungen

Claims (1)

tenden Magnetkernspeicher. Deshalb muß dafür gePatentansprüche: sorgt werden, daß Fehler automatisch korrigiert werden. Dazu werden die zu speichernden Daten in

1. Verfahren zum Betrieb eines schadhafte einen Code umgesetzt, der eine automatische Fehler-Speicherelemente enthaltenden Speichers für 5 korrektur ermöglicht. Das Umsetzen der zu speiprogrammgesteuerte Datenverarbeitungsanlagen, chernden Daten für die automatische Korrektur von dadurch gekennzeichnet, daß ein zu Fehlern bedeutet das Hinzufügen redundanter Bits, speicherndes Wort unmittelbar nach dem Spei- die zusammen mit den Datenbits gespeichert werden ehern zur Fehlererkennung wieder ausgelesen, bei müssen. Beim Auslesen eines so gegen Fehler geeiner Fehleranzeige invertiert, als invertiertes io sicherten Wortes werden die Fehlerkorrekturbits erWort markiert und' in dieser Form gespeichert neut aus den Datenbits abgeleitet und mit den auswird, und daß das so gespeicherte Wort bei einem gelesenen Korrekturbits verglichen. Auf Grund des späteren Auslesen zur Wiedergewinnung der feh- Vergleichsergebnisses erfolgt die Korrektur der fehlerfrei angelieferten Information erneut invertiert lerhaften Bits.

wird. . *5 Der für das Speichern der Fehlerkorrekturbits be-

2. Verfahren n?ch Anspruch 1, dadurch ge- nötigte Speicherplatz stellt einen merklichen Mehrkennzeichnet, dal» auch ein in invertierter Form aufwand dar, zu dem noch der Aufwand für die gespeichertes Wort unmittelbar nach dem Spei- Fehlerkorrekturschaltung hinzukommt. Nachteilig ist ehern zur Fehlererkennung wieder ausgelesen wird weiter, daß die für die Fehlererkennung und -korund daß bei einer erneuten Fehleranzeige das 20 rektur benötigte Zeit direkt in die Zugriffszeit des Programm der Datenverarbeitungsanlage unter- Speichers eingeht und diese verlängert.

brachen wird. Der Erfindung liegt deshalb die Aufgabe zugrunde,

3. Verfahren nach den Ansprüchen 1 und 2, da- ein Verfahren zum Betrieb eines schadhafte Speicherdurch gekennzeichnet, daß zur Fehlererkennung elemente enthaltenden Speichers für programmgeein Vergleich des einzuschreibenden mit dem aus- 25 steuerte Datenverarbeitungsanlagen anzugeben, durch gelesenen Wort erfolgt. das die vorher erwähnten Nachteile vermieden wer-

4. Verfahren nah den Ansprüchen 1 und 2, den. Das Verfahren gemäß der Erfindung ist dadurch dadurch gekennzeichnet, daß z»»· Erkennung gekennzeichnet, daß ein zu speicherndes Won unmiteines Einzelfehlers eine Paritätsprüfung vorge- telbar nach dem Speichern zur Fehlererkennung wienommen wird. 30 der ausgelesen, bei einer Fehleranzeige invertiert, als

5. Verfahren nach Anspruch 4, dadurch ge- invertiertes Wort markiert und in dieser Form gespeikennzeichnet, daß auf das Vorliegen einer unge- chert wird und daß das so gespeicherte Wort bei raden Parität geprüft wird. einem späteren Auslesen zur Wiedergewinnung der

6. Verfahren nach Anspruch 4, dadurch ge- fehlerfrei angelieferten Information erneut invertiert kennzeichnet, daß auf das Vorliegen einer ge- 35 wird.

raden Parität geprüft wird. Die Erfindung wird im folgenden an Hand der

7. Anordnung zur Durchführung des Ver- Zeichnungen näher erläutert, vcn denen zeigt
fahrens nach Ansprüchen 1 bis 6, dadurch ge- Fig. 1 eine als Ausführungsbeispiel gewählte kennzeichnet, daß im Speicher für jeden Speicher- Schaltung zur Durchführung des Verfahrens gemäß platz eine zusätzliche Bitstelle für das Markierbit 40 der Erfindung,

vorgesehen ist. F i g. 2 a bis d Impulsdiagramme für die Schaltung

8. Anordnung nach Anspruch 7, dadurch ge- nach Fig. 1.

kennzeichnet, daß die Gesamtzahl der Bitstellen In F i g. 1 ist mit 1 ein Speicher einschließlich der

eines Speicherplatzes einschließlich der Bitstellen Hilfsstromkreise für das Lesen und Schreiben befür das Paritätsbit und das Markierbit gerade 45 zeichnet, der schadhafte Speicherelemente enthält, ist. Als schadhaft gilt ein Speicherelement, das nicht

mehr die beiden Binärwerte Null und Eins, sondern nur noch einen speichern kann. Die Adressierung des

Speichers erfolgt in bekannter Weise dadurch, daß

50 dem Speicheradressregister 2 die Adresse eines anzuwählenden Speicherplatzes zugeführt wird. Über

Zur raschen Durchführung der immer komplexer die an das Speicheradressregister 2 angeschlossenen werdenden Aufgaben der elektronischen Datenverar- X- und Y-Decodierer 3 und 4 erfolgt das Anwählen beitung ist es notwendig, die Leistungsfähigkeit pro- des gewünschten Speicherplatzes. Der Speicher wird grammgesteuerter Datenverarbeitungsanlagen zu er- 55 so betrieben, daß Lese- und Schreibzyklen miteinanhöhen. Dies bedeutet, daß ihre Rechengeschwindig- der abwechseln (vgl. F i g. 2 a).
keit, d. h. die Anzahl der pro Zeiteinheit bewältigten Ein von einer Datenquelle S deren Register 6 zuge-

Aufgaben, gesteigert werden muß. Dazu genügt es leitetes, zu speicherndes Wort gelangt über die UND-aber nicht, lediglich die Geschwindigkeit des Re- Glieder7ft, ld und 7/, deren zweite Eingänge ein chenwerks heraufzusetzen. Vielmehr muß in erstei 60 Steuersignal »Dateneingabe« erhalten, über die Linie die Zugriffszeit zum Speicher verkürzt werden, ODER-Glieder Sa, 6 b und 8 c und die eine Inverum die hohe Rechengeschwindigkeit des elektroni- tiereinheit 9 bildenden exklusiven ODER Glieder 9 α, sehen Rechenwerks voll ausnutzen zu können. Als 9 b und 9 c zu den Eingangsklemmen 10 a, 10 b und Speicher mit den erforderlichen kurzen Zugriffszeiten 10 d des Speichers 1. Außerdem kann ein aus dem stehen in der Technik der integrierten Schaltungen 65 Speicher 1 ausgelesenes und im Speicherdatenregister aufgebaute Halbleiterspeicher zur Verfügung. Diese 11 befindliches Wort über die UND-Glieder 7 α, 7 c Halbleiterspeicher weisen jedoch nicht die gleiche und 7 e bei Anliegen eines Steuersignals »Wiederein-Betriebrsicherheit auf wie z. B. die langsamer arbei- schreiben« an deren zweiten Eingängen, über die