DE2036368A1 - - Google Patents

Info

Publication number
DE2036368A1
DE2036368A1 DE19702036368 DE2036368A DE2036368A1 DE 2036368 A1 DE2036368 A1 DE 2036368A1 DE 19702036368 DE19702036368 DE 19702036368 DE 2036368 A DE2036368 A DE 2036368A DE 2036368 A1 DE2036368 A1 DE 2036368A1
Authority
DE
Germany
Prior art keywords
frequency
error
counter
binary counter
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702036368
Other languages
English (en)
Other versions
DE2036368B2 (de
Inventor
Crawley Sussex Underhill Michael James (Großbritannien)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2036368A1 publication Critical patent/DE2036368A1/de
Publication of DE2036368B2 publication Critical patent/DE2036368B2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Description

PHB 31987 Va/PJ Dr. Hcrljert Sehe!«
Patentanwalt
Anmelde H. Y. Philips'OIoeilampenfabrielcÄ
Akin No. ■ PHB-31987
Anmtlcfuno vomi 20. Juli 1970
"Froquenzsynthetisierer".
Die Erfindung bezieht sich auf einen Frequenz synthetisierer und insbesondere auf einen Frequenzsynthetisierer, der enthält: einen Sollfrequ»nzgenerator zum Erzeugen einer Impulsreihe der Sollfrequenz in spektral nichtreiner Form; einen steuerbaren Oszillator zum Erzeugen einer Impulsreihe, deren Frequenz - nun in spektral reiner Form - nominal gleich der Sollfrequenz ist; eine Fehlerdetektionsschaltung", die beim Detektieren eines Fehlers zwischen der SoIlfrequenz-Impulsreihe und der ihr zugeführten Impulsreihe nominal der gleichen Frequenz ein Fehlersignal
109808/2080
PHb "'. 1MW
abgibt; und auf dieses Fehlersignal ansprechende Mittnl zur Steuerung des steuerbaren Oszillators in dor Vei^>, dass die beiden Frequenzen in Synchronismus gebracht werden.
Die bisher bekannten Frequenzsynthetisiernt erfordern hohe Herstellungskosten und weisen aussorfU>!ii häufig der Nachteil auf, dass ihre Ausgangssignale spektral riichtrein sind, weil das Signal, das ein Signal reiner Form und gleicher Frequenz sein sollte, tatsächlich noch frequenzmoduliert ist.
Die Erfindung bezweckt, einen Frequenzsynthetisierer zu schaffen, der ein spektral reines Ausgangssignal liefert und der sich ausserdem zur Herstellung in Form einer integrierten Schaltung eignet, wodurch also die Herstellungskosten herabgesetzt werden.
Nach der Erfindung enthält der Frequenzsynthetisierer der eingangs erwähnten Art einen Sollfrequenzgenerator mit einem von einer Taktimpulsquelle betriebenen binären Zähler, der bei jedem Uebergang von O zu 1 einen Ausgangsimpuls liefert, während ferner ein Register zum. selektiven Durchlassen der Ausgangsimpulse des binären Zählers zu einem Eingang der erwähnten Fehlerdetektionsschaltung vorgesehen ist, so dass während eines Zyklus des binären Zählers eine vorher bestimmte Anzahl von Impulsen der Fehler-=
PHB 319B7
iletektionssctialtung bei der erwähnten Sollfrequcnz zu-(jpführt werden, welche Fehlerdetektionsschaltung Mittel enthält, mit deren Hilfe die Grosse des Fehlers dadurch detoktiert wird, dass die -Zählstellung <*otektiert wird, die der binäre Zähler des erwähnten Sollfrequenzgenerators beim Detektieren einos Fehler.·- durch die erwähnte Fehlerdetektionsschaltung erreicht hat.
Die Erfindung wird nachstehend für ein Ausführungsbeispiel an Hand der beiliegenden Zeichnung nKhrr erläutert. Es zeigen:
Fig. 1 blockschematisch in vereinfachter Form die wesentlichen Bestandteile eines Frequenzsynthetisierers nach der Erfindung;
Fig. 2 das Blockschaltbild eines Frequenzsynthetisierers nach der Erfindung} und
Fig. 3 blockschematisch einen Dezimalverviolfacher, der in den Frequenzsynthetisierer nach Fig. eingebaut werden kann.
Der Frequenzsynthetisierer, der in Fig. 2 im Detail dargestellt ist, enthält vier wesentliche Schaltungselemente, die im Blockschaltbild der Fig. gezeigt sind. So enthält der Frequenzsynthefcisierer grundsätzlich eine Anordnung 1, die die So11frequenz in spektral nichtreiner Form liefert. Das Ausgangssignal des Frequenzsynthetisierers wird einem span-
109808/2080
P]]U 31987
nungsgesteuerten Oszillator 2 entnommen, dessen Impulsreihe nominal die gleiche Frequenz wie die der Anordnung 1 hat. Die Ausgangssignale der Anordnung 1 und des spannungsgesteuerten Oszillators 2 werden boido einer Fehlerdetektionsschaltung 3 zugeführt, die nach Detektion eines Fehlers ein Fehlersignal an eine Fehlorsteuerschaltung k abgibt, die ihrerseits den spannungsgesteuerten Oszillator 2 steuert.
Die unterschiedlichen Teile des erfindungsgemässen Frequenzsynthetisierers werden nun gesondert beschrieben:
Sollfrequenzgenerator
Der Sollfrequenzgenerator 1 enthält eine Taktimpulsquelle 10, die einen binären Zähler 20 betreibt. In einem binären Zähler ändert sich bei jedem Eingangsimpuls eines Einzelteiles nur eine einzige Stufe von 0 zu 1. Bei einem Vierstufenzähler gibt es in der Stufe der geringsten Wichtigkeit acht solche Uebergänge von 0 zu 1, vier in der nächsten Stufe, zwei in der nächstfolgenden Stufe und einen in der wichtigsten Stufe für jeden Zyklus des Zählers. Dies bedeutet, dass, wenn von diesen O-1-Uebergängen Impulse abgeleitet werden, all diese Impulse, weil die Uebergänge zu verschiedenen Zeitpunkten stattfinden, ohne Gefahr einer Koinzidenz einer einzigen Ausgangsleitung zugeführt werden können» Somit kann während
109808/2080
BAD ORfGlNAL
pum 31'<■·'·;■
eines vollständigen Zyklus eines Vierstufenzählers eine Höchstanzahl von 15 Impulsen der Ausgangsleitun/j zugeführt werden. Bei der beschriebenen Ausführungsform weist der Zähler 20 offenbar viel mehr als vier Stufen auf und die Anzahl der Stufen ist von dem für den Frequenzsynthetisierer erforderlichen Frequenzbereich abhängig. Zum Erhalten einer Impulsreihe aus dem Sollfrequenzgenerator 1 ist ein Sollfrequenzregister 30 vorgesehen, das eine Anzahl von UND Tore steuert, über die die durch die O-1-Uebergänge inu binären Zähler herbeigeführten Impulse durchgelassen worden. Die UND-Tore sind nicht dargestellt, aber jeder Stufe des binären Zählers 20 ist ein solcher Tor zugeordnet. Bei Verwendung negativer Logik werden die UND-Tore durch ODER-Tore ersetzt. Durch Voreinsteilung der Gröese im Sollfrequenzregister 30 erzeugt der binäre Zähler in jedem Zyklus eine vorher bestimmte Anzahl gesonderter Impulse, die vom Sollfrequenzregister 30 als die Sollfrequenz des Frequenzsynthetisierer.v ausgewählt werden können. Das so an der Ausgangsleitung f erhaltene Ausgangssignal ist aber spektral nichtrein. Dementsprechend wird das Ausgangssignal des Sollfrequenzgenerators als ein Bezugssignal verwendet, in bezug auf welches das Aiisgangssignal des spannungsgesteuerten Oszillators 2 gemessen wird. Diese Fehlerabtastung erfolgt in der Fehlerdetektionsschaltung 3·
109808/2080
— O —
pirn -j-ι'■·-";
Das Gebilde des binären Zählers 20, seiner· z UND-Tore und des Sollfrequenzregisters 30 ist un*,or der Bezeichnung " Dinärvervi el fächer" an sich bckaiiii'·. Pehlerdetektionsschaltung 3.
Die Fehlei'detektionsschaltung 3 besteht au« einem umkehrbaren Zähler 4o, dessen einem Eingang dab Ausgangssignal des Sollfrequenzgenerators 1 und dessin anderem Eingang das Ausgangssignal des spannungsgesteuerten Oszillators 2 über die Leitung f zugeführt wird. Die beiden Eingangssignale werden dem umkehrbaren Zähler kO über eine Antikoinzidenzstufe 50 zugeführt, so dass vermieden wird, dass an den Eingängen gleichzeitig ein Eingangsimpuls erscheint.
Wenn die beiden Eingangssignale die gleiche Frequenz aufweisen, wird die Zählstellung im umkehrbaren Zähler k0t obgleich das durchgelassene Eingangssignal des Sollfrequensgenerators . 1 mit dem spektx*al reinen Eingangssignal des spannungsgesteuerten Oszil-Iator3 2 nicht in Phase ist, niemals d©n Bereich von -1 zu +1 überschreiten, d.h., dass die Zählstellung stets innerhalb eines Bereiches von 3 liegen wird.
Würde sich aber ein Unterschied zwischen den beiden Frequenzen ergeben, so wird die Zählstellung des Zählers 40 je nach der Polarität des Fehlers entweder oberhalb oder unterhalb dieses Bereiches gelangen. Auf diese Weise wird der Fehlersteuerschaltung
BAD OfifatNAL
'' . - [ ..-■-.; PHB 3IV·'-'7
·'♦ ο in I-'phlnrsignal zugeführt, sobald pin Fehler von mohr al s einem Zyklus zwischen den dem Zähler zugefühT-tcn Frofjnoii7.cn besteht .- Ks ist jedoch auch crf order! I ·.·_■' , die liriisxr den Fehlers zu berücksichtigen, welche Gr""-sc als eine Funktion der zum Detektieren· des Fehlers beanspruchten Zeitdauer betrachtet worden kann. Ums·· ο grosser also tier Fehler zwischen den beiden Froquen/o1: ist, (lc-tü schneller wird der Fehler detektiert0 Hei der vorlioßondon Aüsführungsform wird
angenommen, dass die Grosse des Fehlers der Zählerstellung des binären Zählers 20 umgekehrt proportional ist. Da der Zähler 20 ununterbrochen mit der Taktimpulsl'requonz zählt, wird die Zeit, die zwischen dem Anfang eines Zählerzyklus und der Detektion eines Fehlers verlaufen ist, der Zählerstellung im Zähler gerade proportional sein. Die Grosse des Fehlers ist somit von dem Kehrwert der Zählerstellung im Zähler abhängig. Dieser Kehrwert kann ann^ähernd dadurch erzielt werden, dass der Fehler gleich 2 gemacht wird, wobei η die Anzahl der vorlaufenden Nullen der binären Zahl im Zähler 20 darstellt. Diese Anzahl wird durch den Vorlauf-O-Detektor 60 angegeben.
Wenn also im umkehrbaren Zähler kO ein Fehler detektiert wird, wird der binäre Zähler 20 zum Stillstand gebrächt, wobei der annähernde Kehrwert seiner Zählerstellung mit Hilfe des Vorlauf-O-Detektors 60
109808/2080
phi? 31'■'·";■
angegeben wird, der durch eine Ai't Dekodierer gebildet werden kann.
Im umhehrbaren Zähler -1JO und im Vorlaui1-')-Detektor 60 sind nun Signale erhalten, die dio (!rosse und die Polarität eines detektierton Fehlers angeht·,:1 und die nun der Fehlersteuerschaltung k zugei^ührt wer den. Die Zähler 20 und kO werden dann über die Rückstelleitung R zurückgesetzt, so dass das eingestallte Ausgangssignal des spannungsgesteuerten Oszillators abgetastet werden kann.
Fehl ersteuerschaltung
Diese Schaltung besteht aus einem Summon/ Differenzerzeuger 70, dem die Signale des Vorlauf-Ü-Detektors 60 und des Zählers ^O zugeführt werden und der den in einem Akkumulator 80 gespeicherten Wert steuert. Der Summen/Differenzerzeuger 70 und der Akkumulator 80 können von der in "Digital Computer Design Fundamentals", chu, Verleger McGraw-Hill, S. 386 -391 beschriebenen Art sein. Dieser Wert steuert seiner seits den Digital-Analog-Wandler 9-0, der den spannungs gesteuerten Oszillator 2 antreibt. Wenn ein Fehler im umkehrbaren Zähler ho detektiert wird, werden von der beschriebenen Schaltung eine Reihenfolge von Korrekturen vorgenommen, durch die die Frequenzen des spannungsgesteuerten Oszillators 2 und des Sollfrequenzgenerators in Synchronismus gebracht werden.
109808/2080
■■ v"v- BAD
PHB 3 19ί"7
Die von dem Frequenzsyiithetisierer genorieno Frequenz kann mit Hilfe eines einzigen Drehknopf'os geändert werden, durch den sowohl das Sollfrequenzrogi·-.-ter 30 als auch der Akkumulator 80 gesteuert werden können. Dieser Knopf kann entweder von Hand gedreht oder, in einem automatischen System, mechanisch angetrieben werden, derart, dass ein bestimmter Frequenzbereich abgetastet werden kann. Eine derartige Anordnung ist besonders vorteilhaft, wenn der spannungsgesteuerte Oszillator 2 eine lineare Kennlinie aufweist.
Bei der dargestellten Ausführungsfonn sind tatsächlich zwei Digital-Analog-Wandler vorgesehen, wobei der Digital-Analog-Wandler 90, wie oben beschrieben, die detektierten Fehler zwischen den beiden Frequenzen verarbeitet, während der zweite Digital-Analog-Wandler 100 direkt mit dem Sollfrequenzregister 30 verbunden ist und zur Grob-Einsteilung der spannungsgesteuerten Oszillators die abgeänderten Werte einer Sollfrequenz verarbeitet, wenn diese Werte mit Hilfe der von Hand betätigten Abstimmscheibe dem Sollfrequenzregister zugeführt werden. Dies geschieht nur aus bauliehen Gründen und der zweite Digital-Analog-Wandler kann auch fortgelassen werden.
Die geringfügigen Aenderungen, die in der Anordnung nach Fig. 2 möglich sind, werden in den
109808/2080
Figuren 2a und 2t» gezeigt.
Wenn die Ausgangsfrequenz des Synthetiwierri^ besonders hoch, z.B. höher als 100 MHs, sein so LJ, Jässt sich durch die bisher bekannten Techniken .sein."· ein binärer Vervielfacher herstellen, der bei dertioj b«··. Frequenz arbeiten kann. Um dies zu vermeiden, zeige Fig. 2a einen η-Teiler, der zwischen dem spannungsgesteuerten Oszillator 2 und dem umkehrbaren Zähler ^O angeordnet ist. Dies bedeutet, dass der binäre Vervielfacher η-mal langsamer als der spannungsgesteuerte Oszillator arbeiten kann. Dies hat aber zur Folge, dass Korrekturen zur Erzielung von Synchronismus zwischen den beiden Signalen nach der Detektion eines Fehlers eine η-mal längere Zeit in Anspruch nehmen werden.
Fig. 2b zeigt eine Abart, bei der ein n-Teiler zwischen dem spannungsgesteuerten Oscillator und dem Ausgang angeordnet,ist. Der binär© Vervielfacher wirkt nun ra-nsal schneller als der spannungsgesteuerte Oszillator und Korrekturen von Fehlern werden nun. mit einer m-mal grösseren Geschwindigkeit vorgenommen*
Die Anordnung nach Fig. 2 enthält ausserdera einige zusätzliche Schaltungselemente, mit deren Hilfe die Ausgangsfrequenz phasenstarr gemacht werden kann, wenn die Ausgangsfrequenz sprungsweise geändert wird.
109808/2080
™ 1 I *" :
PHI-:
Es kann z.B. genügend sein, wenn dir» Frequenz über nine Reihe von 100 Zyklusschritten goändert wird. Vu dirsom Zweck ist ein Phasendetoktor 110 zwischen dpr Au ρ f^a iif ^.si ei tung f des spannungsßpstoucrton ο?·/·: , ι -t_ tor« 2 und der Ausgangs leitung f. des binären Zäl-'eif-20 eingeschaltet. Dieser Phasendetektor 110 hat oinc Zoitkonstante, die länger als die Zykluszeit des Zählers 20 ist, und liefert ein Ausgangssignal an finen Tiefpass 120, der den spannungsgesteuerten OsziJlator 2 unmittelbar steuert. Der Tiefpass 120 kann durch einen Integrator ersetzt werden.
Wie oben beschrieben wurde, ist die im Sollfrequenzregister 30 gespeicherte Zahl eine binäre Znh1 Die Korabination des Binärzählers 20, des Sollfrequeueregisters 30 und der vom letzteren derart gesteuerten UND-Tore, dass die Impulse des Binärzählers 20 durchgelassen werden, ist als ein Binärvorvielfacher an sich bekannt. Aus praktischen Erwägungen werden aber vorzugsweise Dezimalzahlen verwendet, während der Binärvervielfacher durch den schematisch in Fig. 3 dargestellten Dezimalvervielfacher ersetzt werden kann-Im Dezimalvervielfacher wird der einzige Binärzähier 20 durch eine Anzahl von Binärzählern 20a, 20b usw. ersetzt. Die Ausgangssignale der unterschiedlichen Stufen werden dann einem Sollfrequenzregister entnommen, derart, dass jeder der Dekadenstufen höchstens
109808/2080
PHB 31987
eine Anzahl von 9 Impulsen entnommen werden kann. Diοκ kann durch Anwendung einer Standard-Kombinationslogik an dem Sollfrequenzregister erfolgen. Die Entnahme kann auch unter Verwendung eines 1,1,2,5-Kodes am Sollfrequenzregister stattfinden.
In den Binärdekaden können verschiedene andere 8^21-Kodes Anwendung finden; z.B. können P.tus-2-, Plus-4- und Plus-6-Kodes verwendet werden, die alle einen 1125-Kode am Sollfrequenzregister erfordern. Theoretisch kann das Sollfrequenzregister die Impulse Jeder Binärdekade entsprechend jedem gewogenen Dekadenkode durchlassen, bei dem die Summe der Gewichter gleich 9 ist, z.B. 1,2,2,4 oder 1,2,3»3·
109808/2080

Claims (5)

  1. PHB .319*7
    Pa bontansprüehe:
    nj Frequenzsynthetisierer, der enthält: einen Sollfrequenzgenerator zum Erzeugen einer Impulsreihe der Sollfrequenz in spektral nichtreiner Form, einen steuerbaren Oszillator zum Erzeugen einer Impulsreiho, deren Frequenz - nun in spektral reiner Form - nominal gleich der Sollfrequenz ist; eine Fehlerdetektionsschaltung, die beim Detektieren eines Fehlers zwischen der Sollfrequenz-Impulsreihe und der ihr zugeführten Impulsreihe nominal der gleichen Frequenz ein Fehlersignal abgibt, und auf diese Fehlersignal ansprechende Mittel zur Steuerung des steuerbaren Oszillators, in der Weise, dass die beiden Frequenzen in Synchronismus gebracht werden, dadurch gekennzeichnet, dass der
    erwähnte Sollfrequenzgenerator einen von einer Taktimpulsquelle betriebenen Binärzäh|.ung enthält, der
    bei jedem Uebergang von O zu 1 einen Ausgangsimpuls
    liefert, während ferner ein Register zum selektiven
    Durchlassen der Ausgangsimpulse des Binärzählers zu
    einem Eingang der erwähnten Fehlerdetektionsschaltung vorgesehen ist, derart, das während eines Zyklus des Binärzählers eine vorher bestimmte Anzahl von Impulsen der Fehlerdetektionsschaltung mit der erwähnten
    Sollfrequenz zugeführt werden, welche Fehlerdetektionsschaltung Mittel zum Detektieren der Grosse des Fehlers enthält, die die Zählstellung detektieren,
    109808/2080
    PIT' Ί1''-1
    die im Binärzähler erreicht ist, wenn die erwähnte Fehlerdetektionsschaltung einen Fehler des erwähnten Sollfrequenzgenerators detektiert hat.
  2. 2. Frequenzsynthetisierer nach Anspruch 1, dadurch gekonnzeichnet, dass die FehlerdetektionsschaJ-tung einen umkehrbaren Zähler enthält, wobei die durchgelassene Impulsreihe des Binärzählers einem Eingang und das Ausgangssignal des spannungs ge s t eup r t ο j ι Oszillators dem anderen Eingang zugeführt wird, während Mittel vorgesehen sind, mit deren Hilfe jeweils ein Fehlersignal erzeugt wird, wenn die Zählstellung im umkehrbaren Zähler ausserhalb einer vorher bestimmten Bereiches gelangt ist.
  3. 3· Frequenzsynthetisierer nach Ansprüchen 1 und 2, dadurch gekennzeichnet, dass die Fehlersignale des umkehrbaren Zählers und der Mittel zum Detektieren der"Grosse des Fehlers einem Akkumulator zugeführt werden.
  4. k. Frequenzsynthetisierer nach Anspruch 3» dadurch gekennzeichnet, dass der Akkumulator einem Digital-Analog-Wandler ein Ausgangssignal liefert, welcher Wandler seinerseits dem soannungsgesteuerten Oszillator ein Fehlersignal zuführt.
  5. 5. Frequenzsynthetisierer nach Anspruch ht dadurch gekennzeichnet, dass das Register zum Durchlassen der Impulse des Binärzählers unmittelbar mit ei-
    BAD ORiQfNAL 109808/2080
    PHH 21° Q
    ncm zwoiten Digital-Analog-Wandler zur Grobeinstellung «lor AuHEnngsfrequcnz dos Frequonzsynthetisierers verbunden ist.
    0, Froquenzsynthotisierer nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass Mittel vorgesehen sind, durch die der Oszillator auf einer Vielzahl vorher bestimmter Ausgangsfroqxienzpegel phasenstarr gemacht werden kann.
    7· Frequenzsynthotisieror nach Anspruch 6, dadurch gekennzeichnet, dass die letzteren Mittel einer: Phasendetektor enthalten, dem die Torimpulse des Binärzahlers und die Inipulsreihe des steuerbaren Oszillators zugeführt werden und der eine Zeitkonstante
    hat, die länger als die Zykluszeit des Binärzählers
    ist, während dieser Phasendetektor entweder einem
    Tiefpass oder einem Integrator ein Ausgangssignal zuführt, welcher Tiefpass oder Integrator seinerseits
    den steuerbaren Oszillator steuert.
    109808/2080
DE2036368A 1969-07-31 1970-07-22 Frequenzsynthetisierer Granted DE2036368B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB3850369 1969-07-31

Publications (2)

Publication Number Publication Date
DE2036368A1 true DE2036368A1 (de) 1971-02-18
DE2036368B2 DE2036368B2 (de) 1975-11-13

Family

ID=10403895

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2036368A Granted DE2036368B2 (de) 1969-07-31 1970-07-22 Frequenzsynthetisierer

Country Status (6)

Country Link
US (1) US3651422A (de)
JP (1) JPS5020832B1 (de)
DE (1) DE2036368B2 (de)
FR (1) FR2056489A5 (de)
GB (1) GB1264903A (de)
SE (1) SE360526B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0402113A2 (de) * 1989-06-07 1990-12-12 International Business Machines Corporation Frequenzsteuerschaltung für VCO

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL164164C (nl) * 1970-09-24 1980-11-17 Philips Nv Breedbandige regelbare frequentiegenerator.
GB1268322A (en) * 1970-10-19 1972-03-29 Mullard Ltd Automatic frequency control system
GB1395721A (en) * 1971-09-28 1975-05-29 Marconi Co Ltd Frequency synthesizers
DE2164007C3 (de) * 1971-12-22 1979-09-06 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltung zur digitalen Frequenzeinstellung eines in seiner Frequenz geregelten Oszillators
DE2164175C3 (de) * 1971-12-23 1978-03-30 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltung zur digitalen Frequenzeinstellung eines in einer Regelschleife liegenden Oszillators
US3882403A (en) * 1974-03-14 1975-05-06 Gen Dynamics Corp Digital frequency synthesizer
US3913028A (en) * 1974-04-22 1975-10-14 Rca Corp Phase locked loop including an arithmetic unit
US4057768A (en) * 1976-11-11 1977-11-08 International Business Machines Corporation Variable increment phase locked loop circuit
DE2656332A1 (de) * 1976-12-13 1978-06-15 Blaupunkt Werke Gmbh Abstimmeinrichtung
US4105948A (en) * 1977-04-18 1978-08-08 Rca Corporation Frequency synthesizer with rapidly changeable frequency
US4314208A (en) * 1978-05-26 1982-02-02 Racal Group Services Limited Frequency adjusting methods and systems
US4374438A (en) * 1980-07-21 1983-02-15 Rca Corporation Digital frequency and phase lock loop
US4410954A (en) * 1980-10-08 1983-10-18 Rockwell International Corporation Digital frequency synthesizer with random jittering for reducing discrete spectral spurs
GB2124047A (en) * 1982-07-10 1984-02-08 Plessey Co Plc Frequency synthesiser
US4593287A (en) * 1982-09-30 1986-06-03 The Boeing Company FM/CW sweep linearizer and method therefor
GB8414449D0 (en) * 1984-06-06 1984-07-11 Motorola Inc Voltage controlled oscillator
JPS61277211A (ja) * 1985-06-03 1986-12-08 Toshiba Corp 周波数変換装置
EP0665651A3 (de) * 1994-01-31 1995-11-08 Hewlett Packard Co PLL-Synthetisierer mit einer einen digitalen Rate-Multiplier enthaltenden Referenzschaltung.

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3185938A (en) * 1962-02-27 1965-05-25 Louis V Pelosi Vfo control for generating stable discrete frequencies
US3271688A (en) * 1963-04-17 1966-09-06 Hans W Gschwind Frequency and phase controlled synchronization circuit
US3287655A (en) * 1964-11-30 1966-11-22 Douglas A Venn Digital control for disciplining oscillators
US3364439A (en) * 1966-10-07 1968-01-16 Tele Signal Corp Frequency corrected digital clock with memory in phase control loop
US3514698A (en) * 1967-07-17 1970-05-26 Thomas J Rey Device for generating or measuring preselected frequency signals
US3484712A (en) * 1967-10-13 1969-12-16 Nasa Adaptive system and method for signal generation
US3551826A (en) * 1968-05-16 1970-12-29 Raytheon Co Frequency multiplier and frequency waveform generator
US3514713A (en) * 1968-10-18 1970-05-26 Pacific Technology Inc Variable frequency signal generator with digital automatic frequency stabilization

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0402113A2 (de) * 1989-06-07 1990-12-12 International Business Machines Corporation Frequenzsteuerschaltung für VCO
EP0402113A3 (de) * 1989-06-07 1991-03-20 International Business Machines Corporation Frequenzsteuerschaltung für VCO

Also Published As

Publication number Publication date
FR2056489A5 (de) 1971-05-14
GB1264903A (de) 1972-02-23
US3651422A (en) 1972-03-21
DE2036368B2 (de) 1975-11-13
JPS5020832B1 (de) 1975-07-17
SE360526B (de) 1973-09-24

Similar Documents

Publication Publication Date Title
DE2036368A1 (de)
DE60008688T2 (de) Frequenzdetektor und Phasenregelkreisschaltung mit einem solchen Detektor
DE4342266C2 (de) Taktgenerator sowie Phasenkomparator zur Verwendung in einem solchen Taktgenerator
DE2925583A1 (de) Phasenkopplungsschleifen-motorantriebssystem
DE2015576A1 (de) System zur stellung einer überdrehzahl
DE2434517A1 (de) Analog-digital-umsetzer
DE1762465B2 (de) Analog Digital Umsetzer mit einem Integrator
DE3240731A1 (de) Phasenregelkreis und diesen verwendender miller-decodierer
DE1466129B2 (de) Anordnung zur Stabilisierung der Frequenz eines Oszillators auf einstellbare Werte
DE2512738C2 (de) Frequenzregler
DE2942213A1 (de) Vorrichtung zur regelung des durchflusses der infusionsfluessigkeit in einem infusionsgeraet
DE2926355C2 (de)
DE2064513A1 (de) Nach dem Impulszahlverfahren arbei tender, selbsteichender Analog Digital Umsetzer
DE3028945C2 (de) Abstimmeinrichtung mit phasensynchronisierter Schleife und Maßnahmen zur automatischen Feinabstimmung
DE2205792A1 (de) Schaltungsanordnung fuer den automatischen nullinienabgleich
DE2560651C2 (de)
DE2332569A1 (de) Servo-system
DE2227958A1 (de) Elektrische Schaltanordnung zur Synchronisation des Arbeitszyklus einer Maschine mit einem Sollwert
DE2239994A1 (de) Vorrichtung zur regelung von frequenz und phase eines oszillators
DE2352684C3 (de) Drehzahlregelungssystem
DE1258463B (de) Digitalzaehleranordnung, die mehrere Zaehlstufen enthaelt, deren Eingaengen Eingangsimpulse von einer gemeinsamen Eingangsleitung ueber Torschaltungen zugefuehrt werden
DE2331457A1 (de) Analog-digital-umsetzer
DE1673955C3 (de) Schaltungsanordnung zur Umwandlung phasenveränderlicher Ausgangssignale von induktiven Stellungsmeldern in mehrstellige Positionszahlen
DE2922816C2 (de) Schaltungsanordnung zum Regeln der Drehzahl eines Elektromotors
DE2850325C3 (de) Zeithaltendes Gerät, insbesondere Quarzgroßuhr mit elektronisch geregeltem Anzeigesystem

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee