DE2036177C - Verfahren zur Herstellung einer viellagigen gedruckten Schaltungsplatte - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer viellagigen gedruckten Schaltungsplatte, bei dem auf einem Grundkörper eine erste Leiterschicht und auf dieser eine Isolierschicht ausgebildet wird. Dieser Aufbau ist z. B. aus der USA.-Patentschrift 3 234 442 bekannt.

Die viel lagige gedruckte Schaltungsplatte wird im großen Umfang für komplizierte Verdrahtungen bei Datenverarbeitungssystemen u. dgl. verwendet, und jeder Irrtum in der Verdrahtung ist unentschuldbar. Eine viellagige gedruckte Schaltungsplatte wird allgemein hergestellt, indem man abwechselnd Leiterschichten und Isolierschichten in Sandwichart übereinander anordnet. Wenn dabei eine Isolierschicht sehr dünn ist, entstehen darin unvermeidlich Poren. Dies bringt die Gefahr von Kurzschlüssen zwischen Leiterschichten mit sich und führt zu einem Verlust des vorangehenden Herstellungsaufwandes, wenn eine solche mehrschichtige gedruckte Schaltungsplatte bei der Schlußinspektion nach dem Herstellvorgang zurückgewiesen wird. Aus diesem Grund ist die viellagige gedruckte Schaltungsplatte verhältnismäßig kostspielig.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer viellagigen gedruckten Schaltungsplatte zu schaffen, bei dem solche ungünstigen Vorfälle auf Grund von Kurzschlüssen verhindert werden.

Diese Aufgahe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß die unter in der Isolierschicht etwa vorhandenen Poren liegenden Teile der ersten Leiterschicht von der Oberseite der Isolierschicht weggeätzt werden und auf der Isolierschicht eine zweite Leiterschicht ausgebildet wird.

Durch diese erfindungsgemäße Ätzbehandlung wird ein Teil der ersten leitenden Schicht, der größer als die darüberliegende Pore der Isolierschicht ist, entfernt, wodurch ein Kurzschluß vermieden wird, der sonst zwischen der genannten Leiterschicht und einer über der genannten Isolierschicht angebrachten Leiterschicht auftreten könnte.

Die Erfindung und ihre Vorteile werden an Hand des in der Zeichnung veranschaulichten Ausführungsbeispiels näher erläutert; darin zeigt

Fig. 1 eine Schnittansicht einer viellagigen gedruckten Schaltungsplatte nach dem Stand der Technik,

Fig. 2 eine Schnittansicht einer viellagigen gedruckten Schaltungsplatte während des Verfahrens gemäß der Erfindung,

F i g. 3 a einen Schnitt einer viellagigen gedruckten Schaltungsplatte nach Herstellung gemäß der Erfindung und

ίο Fig. 3b eine Draufsicht auf die viellagige gedruckte Schaltungsplatte nach F i g. 3 a.

In Fig. 1 ist eine erste Leiterschicht 12 auf einem Grundkörper 11 nach einem bekannten Verfahren aufgebracht. Auf der ersten Leiterschicht ist eine Isolierschicht 13 niedergeschlagen, die ihrerseits mit einer zweiten Leiterschicht 14 bedeckt ist. Eine Pore 15 (gewöhnlich mit einem Durchmesser von etwa 5 bis IO Mikron), die in der Isolierschicht 13 vorliegt, verursacht einen Kurzschluß zwischen der ersten Leiterschicht 12 und der zweiten Leiterschicht 14 durch die Poic 15, wie die Fig. 1 erkennen läßt.

Erfindungsgemäß läßt man, wie in F i g. 2 erläutert ist, nachdem die Isolierschicht 13 auf der ersten Leiterschicht 12 aufgebracht ist, eine Ätzflüssigkeit, die

as selektiv In den Werkstoff der ersten Leiterschicht eindringt, von oberhalb der Isolierschicht 13 einwirken, so daß ein lochförmiger Teil 16 in die erste Leilerschicht geätzt wird, der stets einen größeren Durchmesser als die Pore 15 hat, doch von beschränkter Ausdehnung ist. Es besteht keine Notwendigkeit zur Aufbringung der Ätzflüssigkeit zur genauen Erfassung der einzelnen Poren und Begrenzung der Aufbringung auf diese Stellen, sondern das Leitermaterial unter der Pore läßt sich durch Aufsprühen der Ätzflüssigkeit über die gesamte Oberfläche der Isolierschicht 13 entfernen. Die Pore 15 in der Fig. 2 scheint die· elektrischen Eigenschaften des Leiters nach dem Ätzen zu beeinflussen, doch ist sie ziemlich überzeichnet und weist in der Praxis angenähert 5 bis

K) Mikron im Durchmesser auf, ist also viel kleiner als die Breite des betroffenen Leiters.

Nachdem in den Leiter unter den Poren Löcher geatzt sind, wird entsprechend F i g. 3 a die zweite Leiterschicht 14 auf der Isolierschicht 13 erzeugt.

Der Werkstoff der zweiten Leiterschicht 14 kann das Niveau der ersten Leiterschicht durch die Pore 15 erreichen, da sich jedoch dort infolge der Ätzung kein leitendes Material mehr unter der Pore in der gegenüber der Pore größeren Ausdehnung des lochförmigen Teils 16 befindet, tritt zwischen den beiden l.citerschichten kein Kurzschluß auf.

Das gleiche gilt für abwechselnde Isolier- und Leiierschichten, die weiter auf der zweiten Leiterschicht niedergeschlagen werden. Das erfindungsgemäße Verfahren ist daher nicht auf die Verhinderung von Kurzschlüssen zwischen der ersten und der zweiten Leiterschicht beschränkt.

Wie die Beschreibung zeigt, liefert die Erfindung eine vollkommene Lösung des Problems von Nachteilen durch Kurzschlüsse, wie sie nach dem Stand der Technik angetroffen wurden, da sie im Zuge des erfindungsgemäßen Verfahrens überhaupt nicht mehr auftreten.

Hierzu 1 Blatt Zeichnungen

Claims (1)

1. Patentanspruch:

   Verfahren zur Herstellung einer viellagigen gedruckten Schaltungsplatte, bei dem auf einem Grundkörper eine erste Leiterschicht und auf dieser eine Isolierschicht ausgebildet wird, dadurch gekennzeichnet, daß die unter in der Isolierschicht (13) etwa vorhandenen Poren (15) liegenden Teile (16) der ersten Leiterschicht (12) von der Oberseite der Isolierschicht weggeätzt werden und dann auf der Isolierschicht eine zweite Leiterschicht (14) ausgebildet wird.