DE2033260A1 - Kapazitiver Speicher mit Feldeffekt transistoren - Google Patents

Kapazitiver Speicher mit Feldeffekt transistoren

Info

Publication number
DE2033260A1
DE2033260A1 DE19702033260 DE2033260A DE2033260A1 DE 2033260 A1 DE2033260 A1 DE 2033260A1 DE 19702033260 DE19702033260 DE 19702033260 DE 2033260 A DE2033260 A DE 2033260A DE 2033260 A1 DE2033260 A1 DE 2033260A1
Authority
DE
Germany
Prior art keywords
field effect
memory according
memory
capacitive memory
effect transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702033260
Other languages
English (en)
Other versions
DE2033260B2 (de
DE2033260C3 (de
Inventor
Thomas Lazio Yorktown Heights NY Palfi (V St A)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2033260A1 publication Critical patent/DE2033260A1/de
Publication of DE2033260B2 publication Critical patent/DE2033260B2/de
Application granted granted Critical
Publication of DE2033260C3 publication Critical patent/DE2033260C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Description

IBM Deutschland Internationale Büro-Maschinen Gesellschaft mbH :
Böblingen, den 30. Juni 1970 bm-ba
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: Docket FI 969 030
Kapazitiver Speicher mit Feldeffekttransistoren
Die Erfindung betrifft einen kapazitiven Speicher mit einer Mehrzahl von Speicherzellen für binär dargestellte Informationen unter Verwendung von Feldeffekttransistoren. .
Es ist bereits bekannt, Feldeffekttransistoren für Speicherzwecke zu verwenden. Hierbei erfolgt eine Verbindung mehrerer derartiger Transistoren in jeder Speicherzelle zu einer Verriegelungsschaltung. Derartige Speicher benötigen jedoch zahlreiche aktive Elemente in jeder Zelle und daher für diese eine relativ große Fläche auf der Trägerschicht einer integrierten Schaltung. Diese Konstruktionsart begrenzt deshalb die Anzahl der auf einer Trägerschicht aufbaubaren Speicherzellen und erfordert außerdem die Verwendung längerer Treiber*- und Abfrageleitungen, wodurch die Arbeitsgeschwindigkeit des Speichers vermindert wird.
Eine andere Speicherart mit Feldeffekttransistoren zeigt die US-Fatentsohrift 3 387 286. Hierbei werden kapazitiv arbeitende Speicherzellen mit jeweils zwei Feldeffekttransistoren beschrieben. Jede Zelle vermag ein binäres Signal durch Aufrechterhaltung der La-
109810/1947
dung der Kapazität zwischen dem Toranschluß und der Trägerschicht eines der beiden Transistoren zu speichern. Doch auch diese Speicherzelle benötigt noch eine relativ große Fläche auf der Trägerschicht. Ein weiterer Nachteil entsteht dadurch, daß die Abfrage der gespeicherten Information aus einer Speicherzelle Störungen bei den anderen an der gleichen Abfrageleitung liegenden Speicherzellen hervorruft. Dies ergibt sich dadurch, daß die Speichertransistoren direkt mit der Abfrageleitung verbunden sind. Es ist daher schwierig, bei diesem Speicher eine ausreichende Zuverlässigkeit zu erreichen.
Es ist daher die Aufgabe der vorliegenden Erfindung, einen Speicher mit Feldeffekttransistoren zu schaffen, bei dem jede Speicherzelle eine relativ kleine Fläche benötigt und der den hohen Anforderungen an die Zuverlässigkeit entspricht. Diese wird bei dem anfangs genannten kapazitiven Speicher erfindungsgemäß dadurch gelöst, daß jede Speicherzelle drei Feldeffekttransistoren enthält, von denen der erste zur Speicherung der Information mit Hilfe der Kapazität zwischen dessen Tor- und Quellenanschluß, der zweite für die Ausgabe und der dritte für die Eingabe der Informationen vorgesehen sind, wobei der Toranschluß des ersten mit dem Quellenanschluß des dritten Feldeffekttransistors und der Senkenanschluß des ersten mit dem Quellenanschluß des zweiten Feldeffekttransistors verbunden sind, der Quellenanschluß des ersten Feldeffekttransistors auf einem Bezugspotential liegt sowie die Senkenanschlüsse des zweiten und des dritten Feldef fekttransistors an eine gemeinsame Ein- und Ausgabeleitung ange schlossen sind, und daß Steuermittel vorgesehen sind, die alt den Toranschlüssen des zweiten und des dritten Feldeffekttransistors verbunden sind.
Die geringe Flieh» einer Speicherteile wird durch die besondere Zuordnung der Feldeffekttransistoren auf der Trägerschicht zueinander erreicht. Dies ergibt eine größere Packungsdichte und somit geringere Herstellungskosten pro Speicherzelle. Jede Zelle enthält einen Eingabe* und Attsgabe~Transistor, alt denen der
109810/1947 ;
Docket Fl SC« 030 BAD ORIGINAL
Speichertransistor verbunden ist. Dadurch wird die erforderliche Isolierung des Speichertransistors von der Ein-/Ausgäbeleitung geschaffen.
Die Erfindung wird im folgenden anhand eines in den Figuren dargestellten Ausführungsbeispieles näher erläutert.
Es zeigen:
Fig. 1 eine schematische Darstellung der elektrischen
Verbindungen in einem erfindungsgemäß aufgebauten, wortorganisierten Speicher,
Fig. 2 die Draufsicht einer Speicherzelle des in Fig.l
gezeigten Speichers und die
Fign. 3 u. 4 senkrechte Schnitte durch die Speicherzelle
nach Fig. 2.
Der in Fig. 1 dargestellte Speicher ist eine Anordnung aus η · η Speicherzellen 10, von denen jede aus drei Feldeffekttransistoren 12, 14 und 16 besteht. In diesem Ausführungsbeispiel sind nur 9 Zellen gezeigt, da dies zur Erläuterung des Erfindungsprinzips genügt. In der Praxis lassen sich natürlich weit größere Anordnungen aufbauen. Jeder der drei Transistoren in einer Speicherzelle 10 besitzt eine Steuerelektrode 12G bzw. 14G bzw. 16G, einen Senkenbereich 12D bzw. 14D bzw. 16D und einen Quellenbereich 12S bzw. 14S bzw. 16S. Die verwendeten Transistoren sind Oberflächen-Feldeffekttransistoren. Sie sind auch als Metall-Oxyd-Halbleiter-Transistoren bekannt. Sie werden auf einer Trägerschicht aus halbleitendem Material mit einer bestimmten Leitfähigkeit, beispielsweise P-leitendem Silizium gebildet. Die Quellen- und Senkenbereiche sind dann stark N-dotiert. Diese beiden Bereiche werden durch einen Kanal an der Oberfläche des Trägerplättchens unmittelbar unterhalb der Torelektrode verbunden.
109810/1947 Docket FI 969 030
COPY
Es bestehen somit zwei entgegengesetzt geschaltete Dioden zwischen dem Quellen*- und dem Senkenanschluß, wodurch bei fehlender Vorspannung an der Torelektrode kein Strom über den Kanal fließen kann. Wenn eine positive Spannung an die Torelektrode gelegt wird, nimmt die Anzahl der Löcher an der Oberfläche ab und ein weiteres Ansteigen der Vorspannung verursacht eine Ansammlung von Elektronen an der Oberfläche. Der Kanal geht über von der P-Leitfähigkeit zur N-Leitfähigkeit, wodurch ein leitfähiger Ka-* nal zwischen dem Quellen- und dem Senkenbereich gebildet wird. Dieser Transistor stellt einen Anreicherungs-Typ dar, bei dem der Kanal zwischen Quellen- und Senkenbereich gewöhnlich nicht leitend ist und durch ein positives Signal an der Torelektrode leitend wird. Für die Stromleitung muß eine Spannung zwischen den Quellen- und Senkenanschlüssen bestehen und das Potential an der Torelektrode muß das Potential am Quellenanschluß,. das negativer ist als das Potential am Senkenanschluß, um die Schwellenspannung des Transistors übersteigen.
Der Speicher nach der Erfindung ist nicht auf Transistoren mit NPN-Struktur begrenzt, sondern es können auch PNP-Transistoren verwendet werden. Ebenso können anstelle von Feldeffekttransistoren vom Anreicherungs-Typ solche vom Verarmungs-Typ benutzt werden, bei denen der Kanal zwischen Quelle und Senke normalerweise leitend ist und durch Signale an der Torelektrode gesperrt werden kann. Hierzu müssen jedoch die in die Schaltung zu Steuer· zwecken gegebenen Signale entsprechend geändert werden.
Die Arbeitsweise des in Fig. 1 gezeigten Speichers beim Lesen und Schreiben von Informationen wird durch einen Worttreiber, dargestellt durch den Block 20, und durch einen Bit-Treiber und Leseverstärker, dargestellt durch den Block 22, gesteuert. Der Wort-Treiber 20 betitigt eine Mtfhrsahl von Θ1- und ©2-Leitumgen über ein nicitt gezeigtes Decodier-Metwerk, welches nacheinander diejenigen Spalten von Speicherzellen auswählt, ia welche Informationen eingegeben odor welche abgefragt werden sollen. -Die Θ1- und 62-Leituiigeii steuern den Lese™ und Sehreibzyklus für jede
1 0981 0/ 1947 Docket FI 969 030
.;.■■ ; '■■- 5 -,.
Speicherzelle. Eine größere Anzahl von Bitleitungen 24 verbindet jede der Speicherzellen an den Senkenanschlüssen 12D und 14D mit den Leseverstärkern, die nicht zu dem Halhleiterplättchen gehören. Auf die Bitleitungen wird während des Schreibzyklus eine Signalspannung gegeben und während des Lesezyklus wird ein Signalabfall auf den Bitleitungen abgefühlt. Da die Bitleitungen sowohl bei der Ein- als auch bei der Ausgabe benötigt -werden, erfolgen der Lese- und der Schreibzyklus nacheinander.
Der Betrieb einer einzelnen Speicherzelle wird im folgenden anhand der in der linken oberen Ecke der Speicheranordnung befindlichen Speicherzelle IQA-1 erläutert. Während des Schreibzyklus wird von Wort-Treiber 20 ein Signal auf die Leitung 02-1 und damit auf die Torelektrode 12G gegeben. Normalerweise befindet »ich der Transistor 12 im nichtleitenden Zustand, er wird jedoch durch das Signal an der Torelektrode leitend gemacht. Dadurch wird das Potential am Senkenanschluß 12D auf den Quellenanschluß 12S und somit auch auf die Torelektrode 166 übertragen. Wenn ein Informationsbit eingespeichert werden soll, so wird während dieses Zustande des Transistors 12 vom Bit-Treiber auf die Bitleitung 24A ein Signal gegeben, das an die Torelektrode 166 gelangt. Die zwischen dieser und dem Quellenanschluß 16S des Transistors 16 liegende Kapazität, dargestellt durch den Kondensator 16C, wird je nach der zu speichernden Information aufgeladen oder nicht aufgeladen. Die Ladung bleibt für eine Zeit erhalten, die lang ist im Vergleich zu der für einen Lese-/Schreibvorgang erforderlichen Zeit. Obgleich eine Entladung des Kondensators 16C stattfindet, hält sich die Ladung für etwa 80 % der Arbeitszeit des Speichers. Die dadurch erforderliche Regenerierung der gespeicherten Information erfordert etwa 10 bis 20 % der Speicherarbeitszeit.
Nachdem die Information ia Kondensator 16C gespeichert ist, wird das Signal von der Leitung §2-1 fortgenoanen und somit der Transistor 12 gesperrt. Bei einem nachfolgenden Leaevorgang wird vom Hort-Treiber 20 Ober dl· Leitung 91-1 ein Signal auf dl· Torelek-
109810/1947
Docket FI M9 030
trode 14G des Transistors 14 gegeben. Dieser wird dadurch leitend. Gleichzeitig wird vom Bit-Treiber im Block 22 ein Signal auf die Bitleitung 24A gegeben. Ist der Kondensator 16C geladen, dann erfolgt durch diesen über den Transistor 14 eine Absenkung des Signalpegels auf der Bitleitung 24A, die durch den zugehörigen Leseverstärker im Block 22 festgestellt wird. Die Absenkung ergibt sich dadurch, daß durch den geladenen Kondensator 16C der Transistor 16 leitend gehalten wird und nun über diesen und den ebenfalls leitenden Transistor 14 das Nullpotential der Leitung 26 auf die Bitleitung 24A gelangt.
Ist der Kondensator 16C beim Speichervorgang nicht aufgeladen worden, weil z. B. ein Null-Bit eingespeichert werden sollte, dann bleibt der Transistor 16 gesperrt und es erfolgt beim Lesevorgang keine Absenkung des Signalpegels auf der Bitleitung 24A. Auf diese Weise kann die gespeicherte Information erkannt werden.
In gleicher Weise wie die Speicherzelle IQA-I werden auch die Speicherzellen lOB-1 und lOC-1 derselben Spalte zur gleichen Zeit über die Leitung Θ2-1 bsw. Θ1-1 angesteuert. Es wird also jeweils ein Wort eingespeichert bzw. ausgelesen. Dabei werden jeweils beide vom Wort-Treiber 20 ausgehenden Leitungen nacheinander erregt, so daß immer ein Lese-/Schreibzyklus für ein Wort stattfindet.
Die ganze in der Fig. 1 gezeigt® Anordnimg der Speicherzellen 10 kann als integrierter Schaltkreis auf einem einzigen Silizium-Plättchen hergestellt sein« Bine vorzugsweise Ausführung einer solchen Zeil· ist in den Fign. 2, 3 und 4 gezeigt. Die Fig, 2 stellt die Draufsicht einer Speicherzelle innerhalb des integrierten Schaltkreises dar und dl« Fign, 3 «rad 4 sind Schnittbilder durch das Silisium-Pllttehen.
Das Ausgangsmaterial für Amn integrierten Schaltkreis bildet di· SilisiuM-Trägerichicht 30« 41® F-doti«nrt und an «in Β·ια§·~
109810/1947
Docket Π §69 030
BAD ORIGINAL
potential angeschlossen 1st. Die eine Seite der Trägerschicht 30 ist mit einer relativ dicken Schicht 32 aus Siliziumdioxyd überzogen. Die Quellen- und Senkenbereiche der Transistoren sind stark N-dotiert und werden durch Diffusion erzeugt. Sie bilden Teile der Bitleitung 24 und der auf Nullpotential liegenden Leitung 26 sowie der eindiffundierten Bereiche X und Y. Die Leitungen 24 und 26 sind in die Trägerschicht eindiffundiert und verlaufen über deren ganze Länge. Sie bilden Quellen- und Senkenbereiche 16S, 12D und 14D in der Mähe der Torelektroden. Nachdem die Diffusion abgeschlossen ist/ wird die Schicht 32 aus Siliziumdioxyd auf der gesamten Oberfläche der Trägerschicht gebildet. Diese dient zur Trennung der Steuerelektroden von den Quellen- und Senkenbereichen. Auf der Schicht 32 werden Aluminiumbahnen zum Verbinden der einzelnen Speicherzellen untereinander erzeugt. Diese sind mit Θ1 und θ2 bezeichnet und sind im Bereich der Feldeffekttransistoren so ausgeweitet, daß sie diese überdecken und die Torelektroden 126 und 146 bilden. Sie besitzen innerhalb der Schicht 32 eine konische Form und liegen jeweils gegenüber den sich zwischen den Quellen und Senken erstreckenden Bereichen der Trägerschicht 30 und sind so für die Ausbildung eines N-Kanals zwischen Quelle und Senke vorgesehen. Die Zwischenschichten 28 zwischen den zur Trägerschicht 30 hinzeigenden Flächen der Torelektroden und der Siliziumdioxydschicht 32 sind in der Fig. 2 gestrichelt dargestellt. Der N-Kanal bildet sich unmittelbar unterhalb der Oxydschicht aus und erlaubt einen Stromfluß zwischen Quelle und Senke, wenn eine ausreichende Schwellenspannung zwischen der Torelektrode und dem entsprechenden Quellenanschluß besteht.
In der Fig. 2 ist weiterhin ein Aluminiumbelag 40 erkennbar, der die Torelektrode 16G bildet und eine Verbindung von dieser zua Quellenbereich 12S des Transistors 12 herstellt. Die Verbindung des Aluminiums mit dem stark N-dotierten Bereich Y in ' der Zwischenschicht 42 stellt einen ohm'sehen Kontakt dar. Dieser iet in der Speicherzelle die einzige direkte Verbindung zwischen dem Aluminiuabelag und dem Silizium. Auf diese Weise ist
109810/ 1947 Docket FI 969 030
ein symmetrischer, nand seSar
möglich, der eine laohe Packungsdichte
chen ergibt.
lach dem Auftragen der
llerende Siliziumdioxydschlcfoten auf dem
gebildet.
Hachfolgend wird die Arbeitsweise des
schrieben« Ss soll beispielsweise cias Biaä£w©2"fe £>©Xs ia
ste Spalte <, S. h. in die Speicfeersellea HOE"Άρ 1ΘΒ-2.
eingegeben werden. Auf der Lei trag ©2-1 ©rsekeis&t etaaa !beim
Sinsehreib¥organg ein positives Signal
allen Torelektroden 12G der erst®» Spalte
zugeordneten Transistoren 12 wer<i@a äadrarcta lelfeeacic, Gleichzeitig werden van Bit-Treiber Slgaal© auf die h@ltw&g®n 24 ge geben, die de« zu speicherndem lafoniatloaswort IiOL ©atspre™
chen, d. h. auf den Bitleiteogea 24A «ad 24G ersefesiat @±a
Signal mit einem Pegel won
auf Mullpotential gelegt
die Torelektroden 166« so
chend aufgeladen werden.
Schreibvorganges entspricht
etwa 50 Manosekunden.
dung für eine Zelt? die
ist. Bei einem bestirnten Grad der Entladung ist ein erneutes Einschreiben der Information erforderlich»
Soll das in der ersten Spalte gespeicherte Wort wieder ausgelesen werden, dann erscheint auf der Leitung i1-1 ein Signal, das auf die Torelektroden 146 d@r Transistoren 14 in. den Sp®icherzellen 10A-1, 10B-1 und lOC-1 gegeben wird wad diee© Transistoren in den leitenden Zustand bringt. Aueerdem 'erkalten
alle Bitleitungen 24 vom Bit-Treiber ein positives Potential«, Die Transistoren 16 der Speicherzellen IQA-3, mnd IQC-I werden durch die gespeicherte Ladung zwieclien Torelektrode nand Qu®l-
109810/1947
Docket FI 969 030
Isnanschluß im leitenden Zustand gehalten t so daß die .■Bitleitungen 24h und 24C über die Leitung 26 -auf Nullpoteatiai gebracht werden. Dieser Spannungsabfall wird tron den !»eeeweretll kern in Block 22 erfaßt -und an'vorbeetinnte Stellen weitergegeben*. Der Transistor 16 in der Speicherzelle' lOB-1 ist dagegen, -nichtleitend» so dall eine Spanaumgsabsenkung auf der Bitieitung 24B nicht erfolgt. . ...
Zur Megenerieruag der. gespeiehertea iafemation nffisel dieoo gelee«n- uad wieder in: di· gloieh<m Speioherxellen bea· .Dieser -Vorgang ist etwa Bach jeweils 200 erforder lieh. I» eiaer Speichoranoxdnung fir 200 Wörter könaosa bei' einer Leee-/Sdlireibdamer von jeweils 100 Hanosekundoiä a.11® Wörter in 20 iliisroeekuadiiiQ regeaorlest werde» · Dana toleUboffi awiecÄeia- jeweils 2 Begen@ratione«3flsl«(a 180 ilikroee&eaäoia ffroi fttr: inegeeuftt 1800 ILeae-ZScturelbeperafeioneiQ· Die aegeaer»tioia de·- gesamten Speicherinhaltee bramcfet jedodfe alcfet onf einmal. zn erfolgen» eoadern kann veretreiat innerhalb der 2Θ0 fiSilcroookünden vorgeaoaittea werden» Dabei werden mir 10 1 star Arbeite» seit des Speichers fir die logeiaeriora»g benötigt.
BAD
B3srzot UZ f'Gf GlS ■ ' ' ■ ■■ . ■

Claims (1)

  1. L· H
    β, i €
    lapasitlver
    seilen fir
    Wendung vo
    sietorea
    CIS) «ar
    (12) fir <äio
    vobei du
    oat
    KoMssaMl
    Sos SB2©goafeä@® eäfe
    üqs
    ödc
    üqq osofeosa (KB]) aife
    eietore i2E(3 c^os CcnI^cnoanoloitoS C3.SPJ ©loo cssofeosa mit des QistolloaziQCQMeo d-S,<3Qj) (Soo suQifeois läCD des» einÄff des QnoUGsonool^teß ^SdU])- &oo gso^q® «ffekttraniiEÄcteSO (Wl) oog.· oäiaeD lG8afop©feosfeilQl ■eirle die S«9nke»oao(M;a2>ii3ooG (Ia(IP0 a 2®]) ioo eaoitaa
    de» drittes ateinsaao BSn^
    siBdr und daß
    «it den «oranaekiaocGni des dritten (11,2
    a2©D äoo
    ^ <iä©
    Kapaxlitwnür SptoiÄos dqqL· ümß
    Ic
    iofe is®(S-
    3* impasitivoE1 Ssp©ä<stiGi? DG@iä
    s«iciinets daß 2&s
    10C-aj fsiBeD Losfeoo Güoä oife (äoa
    <£üo cm
    mm
    BAD OPIG'NAU
    2Ö33260
    . ■ . - ix -
    denen Zeiten Signalen gegeben werden» vorgesehen sind«
    4. Kapazitiver Speicher nach einem der Ansprüche 1 bis 3» dadurch gekennzeichnet, daß alle Speicherzellen als integrierter Schaltkreis auf eimern Haibleiterplättchen (30) angeordnet sind«.
    5. Kapazitiver Speicher nach Anspruch 4f dadurch gekennzeichnet, daß.die-Ein- und Auegabeleitung (24) als dotierter Bereich imHalbleiterplättchen (30) ausgebildet ist und daß die Seilkenbereiche (14D, 12D) des zweiten (14) und des dritten |12) Feldeffekttransistors in diesen dotierten Bereich einbezogen sind.
    6> Kapazitiver Speicher nach einem der Ansprüche 4 oder 5,-dadurch gekennzeichnet-, daß eine auf dem Bezugspotential liegende Leitung (26) vorgesehen ist, die als dotierter Bereich im Halbleiterplättchen C30) ausgebildet ist und daß der Quellenbereich (16S) des ersten Feldeffektträn™ ■ sistors (16) in diesen dotierten Bereich einbezogen ist.,
    7. Kapazitiver Speicher nach einem der Ansprüche 4 bis 6", dadurch gekennzeichnet, daß die zu den Steuernd.tteln (20) führenden Leitungen (Θ1, Θ2) und die Toranschlüsse (12Gf 14G, 166) der Feldeffekttransistoren aus Metall bestehen.
    8. Kapazitiver Speicher nach Anspruch 7, dadurch gekennzeichnet, daß die Verbindung (40) zwischen dem Toranschluß (166) des ersten (16) mit dem Quellenanschluß (12S) des dritten (12) Feldeffekttransistors aus Metall besteht, das mit dem dotierten Quellenbereich einen ohm*sehen Kontakt bildet.
    109810/1947 Docket FI 969 030
DE2033260A 1969-08-27 1970-07-04 Kapazitiver Speicher mit Feldeffekttransistoren Expired DE2033260C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US85335369A 1969-08-27 1969-08-27

Publications (3)

Publication Number Publication Date
DE2033260A1 true DE2033260A1 (de) 1971-03-04
DE2033260B2 DE2033260B2 (de) 1979-12-20
DE2033260C3 DE2033260C3 (de) 1980-09-18

Family

ID=25315805

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2033260A Expired DE2033260C3 (de) 1969-08-27 1970-07-04 Kapazitiver Speicher mit Feldeffekttransistoren

Country Status (6)

Country Link
US (1) US3585613A (de)
JP (2) JPS5214576B1 (de)
DE (1) DE2033260C3 (de)
FR (1) FR2070663B1 (de)
GB (1) GB1260603A (de)
NL (1) NL7011551A (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3742465A (en) * 1969-03-19 1973-06-26 Honeywell Inc Electronic memory storage element
US3893088A (en) * 1971-07-19 1975-07-01 Texas Instruments Inc Random access memory shift register system
BE788583A (fr) * 1971-09-16 1973-01-02 Intel Corp Cellule a trois lignes pour memoire a circuit integre a acces aleatoir
US3765000A (en) * 1971-11-03 1973-10-09 Honeywell Inf Systems Memory storage cell with single selection line and single input/output line
US3727196A (en) * 1971-11-29 1973-04-10 Mostek Corp Dynamic random access memory
US3846768A (en) * 1972-12-29 1974-11-05 Ibm Fixed threshold variable threshold storage device for use in a semiconductor storage array
US3851313A (en) * 1973-02-21 1974-11-26 Texas Instruments Inc Memory cell for sequentially addressed memory array
JPS5154789A (de) * 1974-11-09 1976-05-14 Nippon Electric Co
JPS57131629U (de) * 1981-02-10 1982-08-17
US4554645A (en) * 1983-03-10 1985-11-19 International Business Machines Corporation Multi-port register implementation

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3387286A (en) * 1967-07-14 1968-06-04 Ibm Field-effect transistor memory

Also Published As

Publication number Publication date
FR2070663B1 (de) 1974-05-03
JPS546456B1 (de) 1979-03-28
JPS5214576B1 (de) 1977-04-22
DE2033260B2 (de) 1979-12-20
DE2033260C3 (de) 1980-09-18
US3585613A (en) 1971-06-15
NL7011551A (de) 1971-03-02
GB1260603A (en) 1972-01-19
FR2070663A1 (de) 1971-09-17

Similar Documents

Publication Publication Date Title
DE69911014T2 (de) Strahlengeschützter 6-transistorenspeicher mit wahlfreiem zugriff und speicherbauelement
DE4121292C2 (de) Halbleiterspeichervorrichtung
DE2745290A1 (de) Integriertes speicherfeld
DE19832795B4 (de) Statische Zelle eines Speichers für wahlfreien Zugriff mit optimiertem Seitenverhältnis und Halbleiterspeichervorrichtung, die mindestens eine Speicherzelle umfasst
DE2632036A1 (de) Integrierte speicherschaltung mit feldeffekttransistoren
DE10219385A1 (de) Halbleiterspeichervorrichtung
DE4336907A1 (de) Substratpotential-Erzeugungsschaltung zum Erzeugen eines Substratpotentials mit einem niedrigen Pegel und Halbleitervorrichtung mit einer solchen Schaltung
DE2751592A1 (de) Dynamische speichereinrichtung
DE2156805B2 (de) Monolithischer speicher mit speicherzellen aus zwei halbleiterbauelementen
DE3002492C2 (de)
DE2033260A1 (de) Kapazitiver Speicher mit Feldeffekt transistoren
DE69332966T2 (de) Halbleiterspeicherbauelement
DE10338049A1 (de) Halbleiterspeichervorrichtung
DE2432352B2 (de) MNOS-Halbleiterspeicherelement
DE2363089A1 (de) Speicherzelle mit feldeffekttransistoren
DE3638017A1 (de) Halbleiterspeichereinrichtung
DE2309616C2 (de) Halbleiterspeicherschaltung
DE102004027278A1 (de) Schutzschaltung gegen elektrostatische Entladung und Verfahren zu ihrer Herstellung
DE102004003597A1 (de) Nichtflüchtige Halbleiterspeichervorrichtung
DE3330013A1 (de) Statische speicherzelle
EP0020928B1 (de) Elektrische Speicheranordnung und Verfahren zu ihrem Betrieb
DE2101688A1 (de) Halbleiterspeicherzelle
DE2415736A1 (de) Metall-silizium-feldeffekttransistor
DE2702830C2 (de)
DE2430947C2 (de) Halbleiterspeichereinheit

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee