DE2032317A1 - Elektrische Leiter fur Halbleiter anordnungen - Google Patents

Elektrische Leiter fur Halbleiter anordnungen

Info

Publication number
DE2032317A1
DE2032317A1 DE19702032317 DE2032317A DE2032317A1 DE 2032317 A1 DE2032317 A1 DE 2032317A1 DE 19702032317 DE19702032317 DE 19702032317 DE 2032317 A DE2032317 A DE 2032317A DE 2032317 A1 DE2032317 A1 DE 2032317A1
Authority
DE
Germany
Prior art keywords
layer
metal
strip
conductor
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19702032317
Other languages
German (de)
English (en)
Inventor
Leonard Shrub Oak Rosenberg Robert PeekskiU Totta Paul Anthony Poughkeepsie N Y Berenbaum (V St A) HOIj
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2032317A1 publication Critical patent/DE2032317A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Conductive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)
DE19702032317 1969-06-30 1970-06-30 Elektrische Leiter fur Halbleiter anordnungen Withdrawn DE2032317A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US83783669A 1969-06-30 1969-06-30

Publications (1)

Publication Number Publication Date
DE2032317A1 true DE2032317A1 (de) 1971-01-07

Family

ID=25275578

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702032317 Withdrawn DE2032317A1 (de) 1969-06-30 1970-06-30 Elektrische Leiter fur Halbleiter anordnungen

Country Status (6)

Country Link
JP (1) JPS4936517B1 (https=)
AU (1) AU1678170A (https=)
CA (1) CA945690A (https=)
DE (1) DE2032317A1 (https=)
FR (1) FR2048038B1 (https=)
GB (1) GB1305236A (https=)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7241649B2 (ja) * 2019-09-06 2023-03-17 株式会社東芝 半導体装置およびその製造方法
CN115966472B (zh) * 2022-12-21 2025-12-23 福建闽航电子有限公司 一种陶瓷外壳封装体的制造方法及陶瓷外壳封装体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1540581A (fr) * 1966-12-30 1968-09-27 Texas Instruments Inc Circuit intégré à contacts ohmiques et à interconnexions à niveaux multiples

Also Published As

Publication number Publication date
FR2048038B1 (https=) 1974-05-03
CA945690A (en) 1974-04-16
JPS4936517B1 (https=) 1974-10-01
AU1678170A (en) 1972-01-06
GB1305236A (https=) 1973-01-31
FR2048038A1 (https=) 1971-03-19

Similar Documents

Publication Publication Date Title
DE2048915C3 (de) Verfahren zum Herstellen eines metallischen Musters für eine Halbleiteranordnung
EP0016925B1 (de) Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten
DE1903961B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1764951B1 (de) Mehrschichtige metallisierung fuer halbleiteranschluesse
DE2402709B2 (de) Festkoerperbauelement mit einem duennen film aus vanadinoxyd
DE1614872A1 (de) Vielschichtiges Leitungssystem mit ohmischen Kontakten fuer integrierte Schaltkreise
EP0002703A1 (de) Verfahren zum Herstellen von dünnen metallisch leitenden Streifen auf Halbleitersubstraten und damit hergestellte metallisch leitende Streifen
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE2123595A1 (de) Halbleiteranordnung
DE3312053A1 (de) Verfahren zum verhindern von kurz- oder nebenschluessen in einer grossflaechigen duennschicht-solarzelle
DE3638799A1 (de) Verfahren zum elektrischen miteinanderverbinden von leitern auf einem substrat sowie dafuer geeignetes substrat
DE10156054C2 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat
DE2032317A1 (de) Elektrische Leiter fur Halbleiter anordnungen
DE4004908C2 (https=)
DE2134291A1 (de) Halbleitervorrichtung
EP2028686B1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, und Verwendung dieses Verfahrens
DE2018027A1 (de) Verfahren zum Einbringen extrem feiner öffnungen
DE2100731A1 (de) Dotierter metallischer, elektrischer Dünnschicht Verbindungsleiter fur mikroelektromsche Konfigurationen, insbesondere für Sihcium-Planardioden, Transistoren und monolithische integrierte Schaltungen
DE1639051C2 (de) Verfahren zum Herstellen eines ohmschen Kontakts an einem Silicium-Halbleiterkörper
DE2613759B2 (de) Verfahren zum Herstellen eines mehrschichtigen Metallanschlußkontaktes für ein Halbleiterbauelement
DE1614310C3 (de) Verfahren zum Anbringen eines elektrischen Anschlusses auf einer Fläche eines elektronischen Bauelementes
DE3639079A1 (de) Verfahren zum abscheiden von metallmustern zur verwendung in integrierten schaltungen
EP1384263B1 (de) Träger für elektrische schaltungselemente
DE1614773C3 (de) Verfahren zum Herstellen einer SotarzeWe
DE1927955C3 (de) Verfahren zur Herstellung der Elektrodenkontakte bei einem Silizium-Feldeffekttransistor

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee