DE202022106750U1 - Neue Gehäusestruktur für Leistungshalbleitermodul - Google Patents

Neue Gehäusestruktur für Leistungshalbleitermodul Download PDF

Info

Publication number
DE202022106750U1
DE202022106750U1 DE202022106750.3U DE202022106750U DE202022106750U1 DE 202022106750 U1 DE202022106750 U1 DE 202022106750U1 DE 202022106750 U DE202022106750 U DE 202022106750U DE 202022106750 U1 DE202022106750 U1 DE 202022106750U1
Authority
DE
Germany
Prior art keywords
frame pin
chip unit
conductive layer
metal conductive
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE202022106750.3U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STARPOWER SEMICONDUCTOR Ltd
Original Assignee
STARPOWER SEMICONDUCTOR Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202121660635.6U external-priority patent/CN215578525U/zh
Priority claimed from CN202110823796.0A external-priority patent/CN113517244A/zh
Application filed by STARPOWER SEMICONDUCTOR Ltd filed Critical STARPOWER SEMICONDUCTOR Ltd
Publication of DE202022106750U1 publication Critical patent/DE202022106750U1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H01L2224/84815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

Neue Gehäusestruktur für ein Leistungshalbleitermodul, die im Wesentlichen eine isolierende Abstrahlrippe, eine metallische Anschlussrahmeneinheit und eine Chipeinheit auf der isolierenden Abstrahlrippe umfasst, wobei die isolierende Abstrahlrippe eine isolierende Schicht sowie eine innere Metallleitschicht und eine äußere Metallleitschicht umfasst, die beidseits der isolierenden Schicht angeordnet sind, die metallische Anschlussrahmeneinheit im Wesentlichen einen Rahmenstift-Eingangsabschnitt, einen Rahmenstift-Ausgangsabschnitt und einen Rahmenstift-Signalabschnitt umfasst, der Rahmenstift-Eingangsabschnitt mittels Lötschweißen auf einer Oberseite der inneren Metallleitschicht angeordnet ist und die Chipeinheit mittig mit der inneren Metallleitschicht verschweißt ist, der Rahmenstift-Ausgangsabschnitt mit einem inneren konkaven Abschnitt versehen ist, der der Position der Chipeinheit entspricht, und mit der Chipeinheit durch eine äußere Endfläche des inneren konkaven Abschnitts verschweißt und befestigt ist, ein Signalabschnitt der Chipeinheit über eine Metallverbindungsleitung mit dem Rahmenstift-Signalabschnitt verbunden ist, und die isolierende Abstrahlrippe, die Chipeinheit und der innere konkave Abschnitt auf dem Rahmenstift-Ausgangsabschnitt mit einem Kunststoffgehäusekörper beschichtet sind, wobei die äußere Metallleitschicht der isolierenden Abstrahlrippe dem Kunststoffgehäusekörper exponiert ist und mit einer Außenwand des Kunststoffgehäusekörpers bündig ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die Erfindung bezieht sich auf das Gebiet der Leistungselektronik, insbesondere auf eine neue Gehäusestruktur für ein Leistungshalbleitermodul.
  • 2. Beschreibung des verwandten Standes der Technik
  • Derzeit werden Feldeffekttransistormodule häufig in Wechselrichtern, Schweißmaschinen, Induktionsheizungen, unterbrechungsfreien Stromversorgungen, Windkraftanlagen und Elektrofahrzeugen eingesetzt. Bei der Anwendung von Leistungshalbleiterbauelementen in den oben genannten Bereichen gelten zunehmend höhere Anforderungen hinsichtlich verschiedener Aspekte, wie z. B. Gehäusevolumen, Leistungsdichte und Zuverlässigkeit.
  • Um ein Gleichgewicht zwischen guter Zuverlässigkeit und Wärmeableitung und der Leistungsdichte herzustellen, nimmt bei den herkömmlichen Gehäusen für Leistungshalbleitermodule das Volumen des Leistungshalbleitermoduls für eine höhere Leistungsdichte stetig zu, und auch die Anforderungen an externe Kühlkörper und die Installationsanforderungen steigen. Auf herkömmliche Weise eingehauste Leistungshalbleitermodule müssen mit isolierenden Dichtungen eingebaut oder mit wärmeleitenden Materialien beschichtet werden, wenn sie in einem Client installiert werden. Auf diese Weise wird der thermische Kontaktwiderstand des Gehäuses verbessert, während die Wärmeableitungseffizienz des Gehäuses und die Schlagfestigkeit eines Chips verringert werden. In den meisten Fällen wird bei den in herkömmlicher Weise eingehausten Leistungshalbleitermodulen eine elektrische Leistungsverbindung hergestellt, indem sie mit Kupfer- oder Aluminiumdraht gebondet werden, wobei die Bonddrahtdichte von Strom- und Kostenerwägungen abhängt. Aufgrund der geringen Anzahl Bonddrähte weist ein Schaltkreis, der aus den Aluminiumdrähten und den Leistungsanschlüssen besteht, zwangsläufig eine große parasitäre Induktivität und einen großen Widerstand auf, so dass während des Abschaltvorgangs eine relativ große Spannung auf den Chip einwirken kann.
  • KURZFASSUNG DER ERFINDUNG
  • Um die oben genannten Probleme des Standes der Technik zu lösen, stellt die vorliegende Erfindung eine neue Gehäusestruktur für ein Leistungshalbleitermodul bereit, die dazu beiträgt, u.a. die Probleme der geringen Wärmeableitungseffizienz, der geringen Leistungsdichte, der großen parasitären Induktivität und des großen Widerstands zu lösen.
  • Die Ziele der Erfindung werden durch die Anwendung der folgenden technischen Lösung erreicht:
    • eine neue Gehäusestruktur für ein Leistungshalbleitermodul, die im Wesentlichen eine isolierende Abstrahlrippe, eine metallische Anschlussrahmeneinheit und eine Chipeinheit auf der isolierenden Abstrahlrippe umfasst, wobei die isolierende Abstrahlrippe eine isolierende Schicht sowie eine innere Metallleitschicht und eine äußere Metallleitschicht umfasst, die beidseits der isolierenden Schicht angeordnet sind, ein mittlerer Abschnitt der inneren Metallleitschicht ein flacher Bereich zum Schweißen eines Chips ist, die metallische Anschlussrahmeneinheit im Wesentlichen einen Rahmenstift-Eingangsabschnitt, einen Rahmenstift-Ausgangsabschnitt und einen Rahmenstift-Signalabschnitt umfasst, der Rahmenstift-Eingangsabschnitt mittels Lötschweißen auf einer Oberseite der inneren Metallleitschicht angeordnet ist und die Chipeinheit mittig mit der inneren Metallleitschicht verschweißt ist, der Rahmenstift-Ausgangsabschnitt mit einem inneren konkaven Abschnitt versehen ist, der der Position der Chipeinheit entspricht, und mit der Chipeinheit durch eine äußere Endfläche des inneren konkaven Abschnitts verschweißt und befestigt ist, wobei der innere konkave Abschnitt, der der Position der Chipeinheit entspricht, mit der Chipeinheit auch mittels Ultraschallschweißen unter Verwendung einer hochdichten Metallverbindungsleitung verschweißt werden kann, anstatt durch die äußere Endfläche des inneren konkaven Abschnitts mit der Chipeinheit verschweißt und befestigt zu werden; ein Signalabschnitt der Chipeinheit ist mit dem Rahmenstift-Signalabschnitt mittels Ultraschallschweißen über eine Metallverbindungsleitung verbunden; und die isolierende Abstrahlrippe, die Chipeinheit und der innere konkave Abschnitt auf dem Rahmenstift-Ausgangsabschnitt sind mit einem Kunststoffgehäusekörper beschichtet, wobei die äußere Metallleitschicht der isolierenden Abstrahlrippe dem Kunststoffgehäusekörper exponiert ist und mit einer Außenwand des Kunststoffgehäusekörpers bündig ist.
  • Darüber hinaus ist der innere konkave Abschnitt eine durch Senken oder Strangpressen auf dem Rahmenstift-Ausgangsabschnitt gebildete Nut, die in Anzahl, Form und Größe an die Chipeinheit angepasst ist, horizontal oder in Längsrichtung angeordnet sein kann und eine glatte, gratfreie Außenfläche aufweist; alle Nuten sind vollständig auf einer Wandfläche des Rahmenstift-Ausgangsabschnitts angeordnet, oder eine der Nuten ist auf einer Wandfläche einer Oberseite des Rahmenstift-Ausgangsabschnitts angeordnet, um eine Einkerbung zu bilden.
  • Zudem werden für das Ultraschallschweißen hochdichte Metallverbindungsleitungen verwendet, die so weit wie möglich auf einer Oberfläche des Chips angeordnet sind, um eine Anordnung zu schaffen, bei der der Chip die maximale Dichte tragen kann.
  • Ferner ist der Rahmenstift-Ausgangsabschnitt mit einer gebogenen Kante versehen, so dass ein Ausgangsstift des Rahmenstift-Ausgangsabschnitts mit einem Eingangsstift des Rahmenstift-Eingangsabschnitts bündig ist, und auf dem Rahmenstift-Eingangsabschnitt und dem Rahmenstift-Ausgangsabschnitt sind geätzte Nuten oder runde Löcher ausgebildet, um die mechanische Belastung zu verringern und die Bindungskraft mit Spritzgussmaterialien zu erhöhen.
  • Darüber hinaus wird mittels Ätzen ein Kanal durch die innere Metallleitschicht der isolierenden Abstrahlrippe gebildet, um ein elektrisches Signal aus der Chipeinheit herauszuführen; der Signalabschnitt der Chipeinheit ist über die Metallverbindungsleitungen mit einem einzelnen Kanal der inneren Metallleitschicht verbunden und springt zu dem Rahmenstift-Signalabschnitt, um ein Chipsignal herauszuführen.
  • Ferner können mittels Ätzen ein, zwei oder mehr Kanäle durch die innere Metallleitschicht der isolierenden Abstrahlrippe gebildet werden, um Signalpole aus verschiedenen Chipeinheiten herauszuführen.
  • Zudem wird der innere konkave Abschnitt mit der Chipeinheit durch Reflow-Löten verschweißt, und das Schweißmaterial ist ein Lot mit einem Schmelzpunkt von mehr als 260 °C; die innere Metallleitschicht wird mit der Chipeinheit durch Silber-Sintern oder Zinnlotschweißen verschweißt.
  • Ferner bestehen die innere Metallleitschicht und die äußere Metallleitschicht aus Aluminium oder einem Kupfermaterial, das auf einer gesamten Oberfläche vergoldet ist; die Metallverbindungsleitungen bestehen aus einem Aluminium- oder Kupfermaterial.
  • Durch die Anwendung der oben genannten technischen Lösungen stellt die vorliegende Erfindung vorteilhafterweise eine neue Gehäusestruktur für ein Leistungshalbleitermodul bereit. Auf diese Weise wird die Fläche eines Chip-Bestückungsbereichs optimiert, die Obergrenze des Nennstroms eines Gehäuses erhöht und eine doppelseitige Verschweißung des Chips unter Verwendung einer Metall-Senknutenstruktur durchgeführt, um die Wärmekapazität zu erhöhen; die Überstrombelastbarkeit wird verbessert, eine Blech-Anschlussrahmen-Struktur wird in das Layout übernommen, eine obere und untere Struktur einer Laminierung wird in einem Schaltungsentwurf beibehalten, die parasitäre Induktivität und der Widerstand des Moduls werden reduziert, die Spannungsbelastung des Chips wird reduziert, die Erfassung der elektrischen Leistung wird durch die Verwendung eines Signalanschlusses möglichst nah an einer Chipoberfläche durchgeführt, die Signalinterferenz durch eine induzierte elektromotorische Kraft, die durch einen gemeinsamen Anschluss erzeugt wird, wird verringert; und die Ausgangsleistung, Sicherheit und Zuverlässigkeit werden stark verbessert, während die Wärmeableitungseffizienz sichergestellt wird.
  • Figurenliste
    • 1 ist eine schematische Darstellung eines allgemeinen Aufbaus einer Gehäusestruktur gemäß der vorliegenden Erfindung;
    • 2 ist eine schematische Seitenansicht von 1;
    • 3 ist eine schematische Strukturansicht einer Mehrfachanschlussleiste für einen metallischen Anschlussrahmen, die in der Gehäusestruktur gemäß der vorliegenden Erfindung verwendet wird;
    • 4 ist eine weitere schematische Ansicht der Gehäusestruktur gemäß der vorliegenden Erfindung;
    • die 5a und 5b zeigen schematische Ansichten der Nuten, die gemäß der vorliegenden Erfindung seitlich angeordnet sind;
    • 6 ist ein Schema für eine isolierende Abstrahlrippe, die sich von der in 1 gezeigten isolierenden Abstrahlrippe gemäß der vorliegenden Erfindung unterscheidet; und
    • 7 ist eine schematische Ansicht einer inneren Struktur des Leistungshalbleitermoduls in einer Ausführungsform des Gebrauchsmusters, in der eine metallische Anschlussrahmenverlängerung durch eine Metallverbindungsleitung ersetzt ist.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Erfindung wird im Folgenden unter Bezugnahme auf die beigefügten Zeichnungen und Ausführungsformen der vorliegenden Erfindung näher beschrieben, so dass der Fachmann die Gegenstände, technischen Lösungen und Vorteile der vorliegenden Erfindung klar verstehen kann.
  • Es versteht sich, dass sich Ausrichtungen oder Lagebeziehungen, die durch Begriffe wie „oben“, „unten“, „links“, „rechts“, „innen“, „außen“, „horizontal“, „vertikal“ angegeben werden, in der gesamten Beschreibung auf Ausrichtungen oder Lagebeziehungen beziehen, wie sie in den beigefügten Zeichnungen dargestellt sind. Diese Ausrichtungen dienen dem besseren Verständnis der vorliegenden Erfindung, bedeuten aber nicht, dass die Vorrichtungen oder Bauteile bestimmte Ausrichtungen haben müssen; sie sind daher nicht als Einschränkung der vorliegenden Erfindung zu verstehen.
  • Wie in den 1-7 gezeigt, umfasst eine neue Gehäusestruktur für ein Leistungshalbleitermodul gemäß der vorliegenden Erfindung im Wesentlichen eine isolierende Abstrahlrippe 1, eine metallische Anschlussrahmeneinheit und eine Chipeinheit 2 auf der isolierenden Abstrahlrippe, wobei die metallische Anschlussrahmeneinheit aus Kupfer oder einer Kupferlegierung besteht, die isolierende Abstrahlrippe eine Struktur aufweist, bei der eine Keramikschicht zwischen doppelseitigen Metallschichten eingeschlossen ist, wobei die isolierende Abstrahlrippe eine isolierende Schicht 3 sowie eine innere Metallleitschicht 4 und eine äußere Metallleitschicht 5 umfasst, die beidseits der isolierenden Schicht 3 angeordnet sind, ein mittlerer Abschnitt der inneren Metallleitschicht 4 ein flacher Bereich zum Schweißen eines Chips ist, die metallische Anschlussrahmeneinheit im Wesentlichen einen Rahmenstift-Eingangsabschnitt 6, einen Rahmenstift-Ausgangsabschnitt 7 und einen Rahmenstift-Signalabschnitt 8 umfasst, der Rahmenstift-Eingangsabschnitt 6 mittels Lötschweißen auf einer Oberseite der inneren Metallleitschicht 4 angeordnet ist, die Chipeinheit 2 mittig mit der inneren Metallleitschicht 2 verschweißt ist, der Rahmenstift-Ausgangsabschnitt 7 mit einem inneren konkaven Abschnitt 9 versehen ist, der der Position der Chipeinheit 2 entspricht, und mit der Chipeinheit 2 durch eine äußere Endfläche des inneren konkaven Abschnitts 9 verschweißt und befestigt ist, wobei der innere konkave Abschnitt 9, der der Position der Chipeinheit entspricht, mit der Chipeinheit auch mittels Ultraschallschweißen unter Verwendung einer hochdichten Metallverbindungsleitung 14 verschweißt werden kann, anstatt durch die äußere Endfläche des inneren konkaven Abschnitts mit der Chipeinheit 2 verschweißt und befestigt zu werden; ein Signalabschnitt der Chipeinheit 2 ist mit dem Rahmenstift-Signalabschnitt 8 mittels Ultraschallschweißen über eine Metallverbindungsleitung verbunden; und die isolierende Abstrahlrippe 1, die Chipeinheit 2 und der innere konkave Abschnitt 9 auf dem Rahmenstift-Ausgangsabschnitt 7 sind mit einem Kunststoffgehäusekörper 11 beschichtet, wobei die äußere Metallleitschicht 5 der isolierenden Abstrahlrippe 1 dem Kunststoffgehäusekörper 11 exponiert ist und mit einer Außenwand des Kunststoffgehäusekörpers 11 bündig ist. Die freiliegende Oberfläche ist auf einer gesamten Oberfläche vergoldet oder versilbert, bleibt frei und wird nicht vom Kunststoffgehäuse bedeckt.
  • Bei der Chipeinheit 2 der vorliegenden Erfindung kann es sich um einen Chip auf Siliziumbasis, einen Chip auf Siliziumkarbidbasis oder einen IGBT/DIODE/MOSFET-Chip auf GaN-Basis handeln. Zudem bestehen die innere Metallleitschicht 4 und die äußere Metallleitschicht 5 beide aus Aluminium oder einem Kupfermaterial, das auf einer gesamten Oberfläche vergoldet ist; die Metallverbindungsleitung 10 besteht aus Aluminium oder dem Kupfermaterial. Nach der Herstellung des gesamten Moduls wird die relative Position durch die Abdeckung des Kunststoffgehäuses fixiert, wodurch die Kriechstrecke und die Gesamtzuverlässigkeit zwischen den entsprechenden Metallstiften des Rahmenstift-Eingangsabschnitts und des Rahmenstift-Ausgangsbereichs effektiv verbessert werden.
  • Wie in 1 bis 5 dargestellt, ist der innere konkave Abschnitt 9 eine Nut, die durch Senken oder Extrudieren eines Metallblechs gebildet wird, das sich auf dem Rahmenstift-Ausgangsabschnitt 7 erstreckt. Die Nut ist in Anzahl, Form und Größe auf die Chipeinheit abgestimmt, kann horizontal oder in Längsrichtung angeordnet sein und weist eine glatte, gratfreie Außenfläche auf; alle Nuten können vertikal oder horizontal oder in beliebigen anderen Ausrichtungen, wie in 5a und 5b gezeigt, angeordnet sein. Alle Nuten sind vollständig auf einer Wandfläche des Rahmenstift-Ausgangsabschnitts 7 angeordnet, oder eine der Nuten ist auf einer Wandfläche einer Oberseite des Rahmenstift-Ausgangsabschnitts 7 angeordnet, um eine Einkerbung 12 zu bilden. Der Rahmenstift-Ausgangsabschnitt 7 ist mit einer gebogenen Kante 13 versehen, so dass ein Ausgangsstift des Rahmenstift-Ausgangsabschnitts 7 mit einem Eingangsstift des Rahmenstift-Eingangsabschnitts 6 bündig ist, und auf dem Rahmenstift-Eingangsabschnitt 6 und dem Rahmenstift-Ausgangsabschnitt 7 sind geätzte Nuten oder runde Löcher ausgebildet, um die mechanische Belastung zu verringern und die Bindungskraft mit Spritzgussmaterialien zu erhöhen.
  • Wie in 1 gezeigt, wird mittels Ätzen ein Kanal durch die innere Metallleitschicht 4 der isolierenden Abstrahlrippe 1 gebildet, um ein elektrisches Signal aus der Chipeinheit 2 herauszuführen; der Signalabschnitt der Chipeinheit 2 ist über die Metallverbindungsleitung 10 mit einem einzelnen Kanal der inneren Metallleitschicht 4 verbunden und springt zu dem Rahmenstift-Signalabschnitt 8, um ein Chipsignal herauszuführen. Der innere konkave Abschnitt 9 wird mit der Chipeinheit 2 durch Reflow-Löten verschweißt, und das Schweißmaterial ist ein Lot mit einem Schmelzpunkt von mehr als 260 °C; die innere Metallleitschicht 4 wird mit der Chipeinheit 2 durch Silber-Sintern oder Zinnlotschweißen verschweißt.
  • Die Erfindung stellt eine neue Gehäusestruktur für ein Leistungshalbleitermodul bereit. Dabei wird die Fläche eines Chip-Bestückungsbereichs optimiert, die Obergrenze des Nennstroms eines Gehäuses erhöht und eine doppelseitige Verschweißung des Chips unter Verwendung einer Metall-Senknutenstruktur durchgeführt, um die Wärmekapazität zu erhöhen; die Überstrombelastbarkeit wird verbessert, eine Blech-Anschlussrahmen-Struktur wird in das Layout übernommen, eine obere und untere Struktur einer Laminierung wird in einem Schaltungsentwurf beibehalten, die parasitäre Induktivität und der Widerstand des Moduls werden reduziert, die Spannungsbelastung des Chips wird reduziert, die Erfassung der elektrischen Leistung wird durch die Verwendung eines Signalanschlusses möglichst nah an einer Chipoberfläche durchgeführt, die Signalinterferenz durch eine induzierte elektromotorische Kraft, die durch einen gemeinsamen Anschluss erzeugt wird, wird verringert; und die Ausgangsleistung, Sicherheit und Zuverlässigkeit werden stark verbessert, während die Wärmeableitungseffizienz sichergestellt wird.
  • Die hier beschriebenen spezifischen Ausführungsformen dienen lediglich zur Veranschaulichung der Prinzipien der vorliegenden Erfindung und ihrer Wirksamkeit und sollen die vorliegende Erfindung nicht einschränken. Der Fachmann kann die oben erwähnten Ausführungsformen modifizieren oder ändern, ohne vom Gedanken und Umfang der vorliegenden Erfindung abzuweichen. Daher fallen alle gleichwertigen Änderungen oder Überprüfungen, die vom Fachmann vorgenommen werden, unter den Umfang der Ansprüche der Erfindung, ohne vom Gedanken und den technischen Lehren der Erfindung abzuweichen.

Claims (7)

  1. Neue Gehäusestruktur für ein Leistungshalbleitermodul, die im Wesentlichen eine isolierende Abstrahlrippe, eine metallische Anschlussrahmeneinheit und eine Chipeinheit auf der isolierenden Abstrahlrippe umfasst, wobei die isolierende Abstrahlrippe eine isolierende Schicht sowie eine innere Metallleitschicht und eine äußere Metallleitschicht umfasst, die beidseits der isolierenden Schicht angeordnet sind, die metallische Anschlussrahmeneinheit im Wesentlichen einen Rahmenstift-Eingangsabschnitt, einen Rahmenstift-Ausgangsabschnitt und einen Rahmenstift-Signalabschnitt umfasst, der Rahmenstift-Eingangsabschnitt mittels Lötschweißen auf einer Oberseite der inneren Metallleitschicht angeordnet ist und die Chipeinheit mittig mit der inneren Metallleitschicht verschweißt ist, der Rahmenstift-Ausgangsabschnitt mit einem inneren konkaven Abschnitt versehen ist, der der Position der Chipeinheit entspricht, und mit der Chipeinheit durch eine äußere Endfläche des inneren konkaven Abschnitts verschweißt und befestigt ist, ein Signalabschnitt der Chipeinheit über eine Metallverbindungsleitung mit dem Rahmenstift-Signalabschnitt verbunden ist, und die isolierende Abstrahlrippe, die Chipeinheit und der innere konkave Abschnitt auf dem Rahmenstift-Ausgangsabschnitt mit einem Kunststoffgehäusekörper beschichtet sind, wobei die äußere Metallleitschicht der isolierenden Abstrahlrippe dem Kunststoffgehäusekörper exponiert ist und mit einer Außenwand des Kunststoffgehäusekörpers bündig ist.
  2. Neue Gehäusestruktur für das Leistungshalbleitermodul nach Anspruch 1, wobei der innere konkave Abschnitt eine durch Senken oder Strangpressen auf dem Rahmenstift-Ausgangsabschnitt gebildete Nut ist, die in Anzahl, Form und Größe an die Chipeinheit angepasst ist und eine glatte, gratfreie Außenfläche aufweist; alle Nuten sind vollständig auf einer Wandfläche des Rahmenstift-Ausgangsabschnitts angeordnet, oder eine der Nuten ist auf einer Wandfläche einer Oberseite des Rahmenstift-Ausgangsabschnitts angeordnet, um eine Einkerbung zu bilden.
  3. Neue Gehäusestruktur für das Leistungshalbleitermodul nach Anspruch 1, wobei der Rahmenstift-Ausgangsabschnitt mit einer inneren konkaven Struktur versehen ist, die der Position der Chipeinheit entspricht, und die innere konkave Struktur auch mittels einer Metallverbindungsleitung mit hoher Anordnungsdichte mit der Chipeinheit verbunden sein kann.
  4. Neue Gehäusestruktur für das Leistungshalbleitermodul nach Anspruch 1 oder 2, wobei der Rahmenstift-Ausgangsabschnitt mit einer gebogenen Kante versehen ist, so dass ein Ausgangsstift des Rahmenstift-Ausgangsabschnitts mit einem Eingangsstift des Rahmenstift-Eingangsabschnitts bündig ist, und auf dem Rahmenstift-Eingangsabschnitt und dem Rahmenstift-Ausgangsabschnitt geätzte Nuten oder runde Löcher ausgebildet sind, um die mechanische Belastung zu verringern und die Bindungskraft mit Spritzgussmaterialien zu erhöhen.
  5. Neue Gehäusestruktur für das Leistungshalbleitermodul nach Anspruch 1, wobei mittels Ätzen ein Kanal durch die innere Metallleitschicht der isolierenden Abstrahlrippe gebildet wird, um ein elektrisches Signal aus der Chipeinheit herauszuführen, der Signalabschnitt der Chipeinheit über die Metallverbindungsleitung mit einem einzelnen Kanal der inneren Metallleitschicht verbunden ist und zu dem Rahmenstift-Signalabschnitt springt, um ein Chipsignal herauszuführen.
  6. Neue Gehäusestruktur für das Leistungshalbleitermodul nach Anspruch 1, 2 oder 5, wobei der innere konkave Abschnitt durch Reflow-Löten mit der Chipeinheit verschweißt wird, und das Schweißmaterial ein Lot mit einem Schmelzpunkt von mehr als 260 °C ist; die innere Metallleitschicht wird mit der Chipeinheit durch Silber-Sintern oder Zinnlotschweißen verschweißt.
  7. Neue Gehäusestruktur für das Leistungshalbleitermodul nach Anspruch 6, wobei die innere Metallleitschicht und die äußere Metallleitschicht aus Aluminium oder einem Kupfermaterial, das auf einer gesamten Oberfläche vergoldet ist, und die Metallverbindungsleitungen aus einem Aluminium- oder Kupfermaterial bestehen.
DE202022106750.3U 2021-07-21 2022-05-27 Neue Gehäusestruktur für Leistungshalbleitermodul Active DE202022106750U1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN202121660635.6U CN215578525U (zh) 2021-07-21 2021-07-21 一种功率半导体模块的新型封装结构
CN202121660635.6 2021-07-21
CN202110823796.0A CN113517244A (zh) 2021-07-21 2021-07-21 一种功率半导体模块的新型封装结构
CN202110823796.0 2021-07-21

Publications (1)

Publication Number Publication Date
DE202022106750U1 true DE202022106750U1 (de) 2022-12-19

Family

ID=84784843

Family Applications (2)

Application Number Title Priority Date Filing Date
DE112022000030.9T Pending DE112022000030T5 (de) 2021-07-21 2022-05-27 Neue gehäusestruktur für leistungshalbleitermodul
DE202022106750.3U Active DE202022106750U1 (de) 2021-07-21 2022-05-27 Neue Gehäusestruktur für Leistungshalbleitermodul

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE112022000030.9T Pending DE112022000030T5 (de) 2021-07-21 2022-05-27 Neue gehäusestruktur für leistungshalbleitermodul

Country Status (2)

Country Link
DE (2) DE112022000030T5 (de)
WO (1) WO2023000823A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4340021A1 (de) * 2022-09-16 2024-03-20 Nexperia B.V. Klammer mit reduzierter spannung für halbleiterchip

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116053254B (zh) * 2023-01-31 2024-04-19 海信家电集团股份有限公司 功率模块和具有其的电子设备
CN116682817B (zh) * 2023-05-31 2023-11-17 海信家电集团股份有限公司 智能功率模块和具有其的电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3838164B2 (ja) * 2002-06-18 2006-10-25 住友電気工業株式会社 光通信用素子と光通信用素子の製造方法
JP2007157863A (ja) * 2005-12-02 2007-06-21 Hitachi Ltd パワー半導体装置及びその製造方法
CN2929961Y (zh) * 2006-04-15 2007-08-01 宁波康强电子股份有限公司 改进型三极管引线框架
JP2011054889A (ja) * 2009-09-04 2011-03-17 Denso Corp 樹脂封止型半導体装置およびその製造方法
CN205984966U (zh) * 2016-07-12 2017-02-22 无锡新洁能股份有限公司 一种大电流功率半导体器件的封装结构
CN110854096A (zh) * 2019-11-20 2020-02-28 上海道之科技有限公司 一种新型封装的分立器件
CN113517244A (zh) * 2021-07-21 2021-10-19 嘉兴斯达半导体股份有限公司 一种功率半导体模块的新型封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4340021A1 (de) * 2022-09-16 2024-03-20 Nexperia B.V. Klammer mit reduzierter spannung für halbleiterchip

Also Published As

Publication number Publication date
WO2023000823A1 (zh) 2023-01-26
DE112022000030T5 (de) 2023-03-09

Similar Documents

Publication Publication Date Title
DE102011084803B4 (de) Leistungshalbleitervorrichtung
DE202022106750U1 (de) Neue Gehäusestruktur für Leistungshalbleitermodul
DE102014212376B4 (de) Halbleitervorrichtung
DE102008025705B4 (de) Leistungshalbleitervorrichtung
DE102017200256B4 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE112013007047B4 (de) Halbleitermodul
DE112016004980B4 (de) Leistungs-halbleitereinrichtung
DE10251248A1 (de) Leistungshalbleitervorrichtung
DE102009043441B4 (de) Halbleitermodul
DE102009042399B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102015122259B4 (de) Halbleitervorrichtungen mit einer porösen Isolationsschicht
DE102009011213A1 (de) Halbleitermodul und Verfahren zum Herstellen desselben
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE112021001035B4 (de) Halbleiterbauteil
DE112016007432B4 (de) Halbleitervorrichtung, Invertereinheit und Automobil
DE102019112935B4 (de) Halbleitermodul
DE102018104509A1 (de) Halbleitervorrichtung
DE102004060935B4 (de) Leistungshalbleitervorrichtung
DE112015004424T5 (de) Elektronische Vorrichtung und Verfahren zur Herstellung der elektronischen Vorrichtung
DE102017210589A1 (de) Halbleitervorrichtung
DE212021000242U1 (de) Elektronische Vorrichtung
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
DE102017207727A1 (de) Halbleiteranordnung
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
DE102015223300A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R207 Utility model specification