DE202016101086U1 - Leiterplattenanordnung - Google Patents

Leiterplattenanordnung Download PDF

Info

Publication number
DE202016101086U1
DE202016101086U1 DE202016101086.1U DE202016101086U DE202016101086U1 DE 202016101086 U1 DE202016101086 U1 DE 202016101086U1 DE 202016101086 U DE202016101086 U DE 202016101086U DE 202016101086 U1 DE202016101086 U1 DE 202016101086U1
Authority
DE
Germany
Prior art keywords
circuit board
printed circuit
blind recess
projection
blind
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE202016101086.1U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tridonic GmbH and Co KG
Original Assignee
Tridonic GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tridonic GmbH and Co KG filed Critical Tridonic GmbH and Co KG
Priority to DE202016101086.1U priority Critical patent/DE202016101086U1/de
Priority to ATGM112/2016U priority patent/AT15512U1/de
Publication of DE202016101086U1 publication Critical patent/DE202016101086U1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/366Assembling printed circuits with other printed circuits substantially perpendicularly to each other
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/048Second PCB mounted on first PCB by inserting in window or holes of the first PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/0919Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Leiterplattenanordnung (1), aufweisend: eine erste flächige Leiterplatte (2), welche auf wenigstens einer ihrer flächigen Seiten (20) eine Sackausnehmung (4) aufweist, und wenigstens eine zweite flächige Leiterplatte (3), welche an einer ihrer Stirnseiten (30) einen mit der Sackausnehmung (4) korrespondierenden Vorsprung (5) aufweist, wobei der Vorsprung (5) der zweiten Leiterplatte (3) in der Sackausnehmung (4) der ersten Leiterplatte (2) derart aufgenommen ist, um die die Leiterplatten (2, 3) mechanisch und elektrisch miteinander zu verbinden.

Description

  • Die vorliegende Erfindung betrifft eine Leiterplattenanordnung mit mehreren Leiterplatten.
  • Aus dem Stand der Technik sind Leiterplattenanordnungen, welche mehrere miteinander verbundene Leiterplatten aufweisen, grundsätzlich bekannt. Dabei werden in der Regel auf einer Hauptplatine (Mainboard) stehende Sub-Platinen (Subprint) angeordnet. Diese in der Regel rechtwinklig zueinander angeordneten Leiterplatten können beispielsweise derart vorgesehen sein, dass Stecker auf der Hauptplatine vorgesehen sind, in die die Sub-Platinen beispielsweise mit ihren Stirnseiten eingesteckt werden. Eine weitere Alternative besteht darin, dass die Sub-Platinen vorstehende Steckkontakte aufweisen, welche mittels Durchstecktechnik durch entsprechende Öffnungen der Hauptplatine hindurchgeführt werden und auf einer Rückseite der Hauptplatine verlötet werden.
  • Die bekannten Ausgestaltungsformen erfordern entweder einen zusätzlichen Stecker auf der Hauptplatine oder die für die Durchstecktechnik benötigten Durchstecköffnungen in der Hauptplatine benötigen vergleichsweise viel Platz auf der Rückseite dieser Hauptplatine, so dass weniger Platz für elektronische Komponenten bereitsteht. Die Durchstecktechnik ist ebenso im Hinblick auf die Einhaltung von Mindestkriechstrecken nachteilig, da, nicht zuletzt für die verwendeten Lötpads, vergleichsweise viel Platz benötigt wird.
  • Es ist somit eine Aufgabe der vorliegenden Erfindung, eine vergleichbare Leiterplattenanordnung bereitzustellen, welche eine effektive Raumausnutzung ermöglicht.
  • Diese Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Die abhängigen Ansprüche bilden den zentralen Gedanken der Erfindung in besonders vorteilhafterweise weiter.
  • Gemäß einem ersten Aspekt betrifft die vorliegende Erfindung eine Leiterplattenanordnung. Diese weist eine erste flächige Leiterplatte auf, welche auf wenigstens einer ihrer flächigen Seiten eine Sackausnehmung aufweist. Grundsätzlich kann die erste Leiterplatte natürlich auch mehrere Sackausnehmungen auf der flächigen Seite aufweisen. Auch ist es denkbar, dass die erste Leiterplatte auf beiden gegenüberliegenden flächigen Seiten Sackausnehmungen aufweist.
  • Des Weiteren weist die erfindungsgemäße Leiterplattenanordnung ferner eine zweite flächige Leiterplatte auf, welche an einer ihrer Stirnseiten einen mit der Sackausnehmung korrespondierenden Vorsprung aufweist. Selbstverständlich ist es auch denkbar, dass für die vorbezeichnete Leiterplattenanordnung auch mehr als eine zweite Leiterplatte mit entsprechenden Vorsprüngen bereitgestellt ist. Auch kann eine zweite Leiterplatte mehr als einen entsprechenden Vorsprung aufweisen. Insbesondere entspricht die Anzahl der Vorsprünge der zweiten Leiterplatte der Anzahl der korrespondierenden Sackausnehmungen in der ersten Leiterplatte. Der Vorsprung (bzw. die Vorsprünge) der zweiten Leiterplatte(n) ist (sind) in der Sackausnehmung (bzw. den Sackausnehmungen) der ersten Leiterplatte(n) derart aufgenommen, um die Leiterplatten mechanisch und elektrisch miteinander zu verbinden.
  • Unter „Sackausnehmung” ist im Rahmen der Erfindung eine Ausnehmung in einer flächigen Seite einer Leiterplatte zu verstehen, welche sich nicht durch die Leiterplatte hindurch erstreckt und somit eine im Bodenbereich geschlossene Ausnehmung in der Leiterplatte bildet. Die Sackausnehmung kann dabei beispielsweise als Sackloch oder Tiefenfräsung ausgebildet sein. Diese sind in der Leiterplatte beispielsweise durch Bohren oder Fräsen einbringbar.
  • Durch die Bereitstellung von Sackausnehmungen einerseits und Vorsprüngen andererseits kann eine besonders platzsparende Verbindung mehrere Leiterplatten bereitgestellt werden. Da sich die Vorsprünge nicht durch die sie aufnehmende Leiterplatte hindurch erstrecken, bleibt die Rückseite der aufnehmenden (ersten) Leiterplatte unberührt und somit bspw. eben. Auf diese Weise kann mehr Platz auf der Rückseite der ersten Leiterplatte bspw. zur Platzierung von elektronischen Komponenten zur Verfügung stehen. Ebenso werden keine zusätzlichen Stecker benötigt. Des Weiteren können kritische Signalabstände und Mindestkriechstecken durch die geometrische Gestaltung der Verbindungspartner einfach eingehalten werden; dies bei insgesamt vergleichsweise kompakter Ausgestaltung der Leiterplatten.
  • Es ist beispielsweise denkbar, dass wenigstens die erste Leiterplatte eine Mehrlagenplatine aufweist. In diesem Fall erstreckt sich die Sackausnehmung durch einen Teil der Lagen der Mehrlagenplatine hindurch, wobei bevorzugt wenigstens eine Leiterplattenlage unberührt bleibt, um eben eine Sackausnehmung zu bilden.
  • In einer bevorzugten Ausgestaltungsform erstreckt sich die Sackausnehmung über eine elektrische Mittenlage der Mehrlagenplatine. Die elektrische Verbindung der beiden Leiterplatten ist dann bevorzugt über die elektrische Mittenlage bereitgestellt. Vorzugsweise steht diese elektrische Mittenlage dabei in elektrischem Kontakt mit einem elektrischen Kontaktbereich des in der Sackausnehmung aufgenommenen Vorsprungs einer zweiten Leiterplatte. Dies ermöglicht eine besonders einfache elektrische Kontaktierung der beiden Leiterplatten.
  • Alternativ oder zusätzlich ist es denkbar, dass die erste Leiterplatte auf ihrer der zweiten Leiterplatte – bzw. ihrer den Vorsprung aufweisenden Stirnseite – zugewandten Seite und/oder in der Sackausnehmung elektrische Kontaktbereiche aufweist, welche mit elektrischen Kontaktbereichen der zweiten Leiterplatte, welche bevorzugt auf deren Vorsprung bereitgestellt sind, in elektrischem Kontakt stehen, wenn die Leiterplatten miteinander verbunden sind. Somit kann eine einfache elektrische Kontaktierung auch bei nicht-Mehrlagenplatinen einfach realisiert werden.
  • In einer bevorzugten Ausgestaltungsform ist der Vorsprung (bzw. sind die Vorsprünge) in die korrespondierende Sackausnehmung (bzw. die korrespondierenden Sackausnehmungen) eingepresst. Auf diese Weise kann eine einfache mechanische Verbindung der Leiterplatten realisiert werden. Bevorzugt bildet die Sackausnehmung somit eine Art „Sockel” zur Aufnahme der zweiten Leiterplatte mittels deren Vorsprungs.
  • Die Leiterplatten können über eine Lötverbindung in der Sackausnehmung miteinander verbunden sein. Hierzu kann beispielsweise sich auf Druck verflüssigendes Lötgut im Boden der Sackausnehmung bereitgestellt werden, so dass automatisch beim Einpressen der Vorsprünge der zweiten Leiterplatte in die das Lötgut aufweisende Sackausnehmung eine Lötverbindung hergestellt wird.
  • In einer bevorzugten Ausgestaltungsform können die Leiterplatten in einem rechten Winkel zueinander stehen. Auf diese Weise können besonders einfach mehrere Leiterplatten miteinander verbunden werden. Selbstverständlich sind auch abgewinkelte Anordnungen denkbar. Diese können durch eine bezüglich der Erstreckungsebene der jeweiligen Leiterplatte abgewinkelte Erstreckungsrichtung der Sackausnehmungen und/oder Vorsprünge realisiert werden.
  • Vorsprung (Vorsprünge) und Sackausnehmung (Sackausnehmungen) können einen runden oder eckigen oder sonst wie gestalteten Querschnitt aufweisen. Insbesondere, wenn Vorsprung und Sackausnehmung einen identischen Querschnitt aufweisen, kann bevorzugt eine Presspassung dieser Verbindungspartner erzielt werden, was eine mechanische Verbindung der Leiterplatten steigert. Die Sackausnehmung dient dann quasi als „Sockel”” zur (geführten) Aufnahme des korrespondierenden Vorsprungs.
  • Die Leiterplatten können mit elektronischen Komponenten bestückt sein. Dabei ist es beispielsweise denkbar, dass standardisierte elektronische Komponenten auf der ersten Leiterplatte angeordnet sind, während geräteindividuelle Bauteile auf der zweiten Leiterplatte angeordnet sind; oder umgekehrt. Des Weiteren ist es denkbar, beispielsweise DALI-Interfaces auf der ersten oder bevorzugt zweiten Leiterplatte anzuordnen, da diese oft standardisierte Bauteile darstellen. Des Weiteren können die elektronischen Komponenten derart vorgesehen sein, dass Leistungsbauteile auf einer der beiden Leiterplattentypen vorgesehen sind, während Logikbauteile auf dem jeweils anderen Leiterplattentyp bereitgestellt sind.
  • Gemäß einem weiteren Aspekt betrifft die vorliegende Erfindung ein elektronisches Bauteil, insbesondere einen Treiber für eine (LED-)Leuchte, welches eine Leiterplattenanordnung gemäß der vorliegenden Erfindung aufweist. Das elektronische Bauteil kann dabei beispielsweise ein Gehäuse aufweisen, in dem die Leiterplattenanordnung vorgesehen ist. Die Leiterplattenanordnung kann dann mittels entsprechender Verkabelung elektrisch mit einer zu betreibenden Vorrichtung, wie beispielsweise einer Leuchte, verbunden werden.
  • Vorzugsweise wird eine Leiterplattenanordnung hergestellt nach dem folgenden Verfahren bereitgestellt. Das Verfahren zur Herstellung einer Leiterplattenanordnung weist dabei die folgenden Schritte auf:
    • – Bereitstellen einer ersten flächigen Leiterplatte, welche auf wenigstens einer ihrer flächigen Seiten wenigstens eine Sackausnehmung aufweist. Die Sackausnehmung kann dabei in die erste Leiterplatte eingebracht werden, beispielsweise als Sackloch in die erste Leiterplatte gebohrt oder als Tiefenfräsung in die erste Leiterplatte gefräst werden.
    • – Bereitstellen wenigstens einer zweiten flächigen Leiterplatte, welche an einer ihrer Stirnseiten wenigstens einen mit der Sackausnehmung korrespondierenden Vorsprung aufweist.
    • – Aufnahme des Vorsprungs der zweiten Leiterplatte in der Sackausnehmung der ersten Leiterplatte, so dass die Leiterplatten mechanisch und elektrisch miteinander verbunden werden.
  • Die beiden Leiterplatten können im Bereich der Sackausnehmung miteinander verlötet werden. Dies kann beispielsweise durch sogenanntes Reflow-Löten oder drucksensitive Lötpaste in der Sackausnehmung erfolgen. Bei Letzterem wird eine Lötverbindung durch Aufnahme des Vorsprungs in der Sackausnehmung unter Druck ausgebildet.
  • In einer bevorzugten Ausgestaltungsform wird der Vorsprung in die korrespondierende Sackaufnahme eingepresst, um somit eine vergleichsweise starke mechanische Verbindung der beiden Leiterplatten zu ermöglichen.
  • Es können grundsätzlich beliebig viele Leiterplatten auf oben bezeichnete Weise miteinander verbunden werden.
  • Weitere Ausgestaltungen und Vorteile der vorlegenden Erfindung werden anhand von Ausführungsbeispielen gemäß den Figuren der begleitenden Zeichnungen im Folgenden beschrieben. Es zeigen:
  • 1 eine perspektivische Ansicht einer Leiterplattenanordnung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung, und
  • 2 eine perspektivische Ansicht einer Leiterplattenanordnung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung.
  • Die 1 und 2 zeigen zwei Ausführungsbeispiele einer Leiterplattenanordnung 1 gemäß der vorliegenden Erfindung. Die Leiterplattenanordnung 1 weist dabei wenigstens eine erste flächige Leiterplatte 2 sowie wenigstens eine zweite flächige Leiterplatte 3 auf. Die Leiterplatten 2, 3 können mit elektronischen Komponenten bestückt sein. Wenigstens bei der ersten Leiterplatte 2 kann es sich um eine Mehrlagenplatine handeln.
  • Die erste Leiterplatte 2 weist auf wenigsten einer ihrer flächigen Seiten 20 eine Sackausnehmung 4 auf. In den gezeigten Ausführungsbeispielen weist die erste Leiterplatte 2 jeweils drei solcher Sackausnehmungen 4 auf. Diese Sackausnehmungen 4 weisen gemäß den Figuren eine rechteckige Querschnittsform auf. Grundsätzlich ist die Erfindung nicht auf bestimmte Querschnittsform beschränkt. Beispielsweise sind auch andere mehreckige Formen oder runde bzw. ovale Querschnittsformen denkbar. Auch ist die Anzahl der Sackausnehmungen 4 durch die vorliegende Erfindung nicht beschränkt. Ebenso ist die Dimension der Sackausnehmungen 4 durch die Erfindung nicht beschränkt. In den Figuren sind jeweils drei in Reihe dargestellte Sackausnehmungen 4 dargestellt, wobei die mittlere Sackausnehmung 4 in ihrer Längserstreckung etwas länger als die beiden diese seitlich einschließenden Sackausnehmungen 4 ausgebildet ist. Die Sackausnehmung 4 zeichnet sich insbesondere dadurch aus, dass sie eine Ausnehmung auf einer flächigen Seite 20 der ersten Leiterplatte 2 bildet, welche nicht als Durchgangsloch ausgebildet ist. Insofern Durchdringen die Sackausnehmungen 4 die erste Leiterplatte 2 nicht, so dass in den Bereichen der Sackausnehmung 4 die gegenüberliegende flächige Seite 22 der ersten Leiterplatte 2 unberührt bleibt.
  • Die zweite Leiterplatte 3 weist an einer ihrer Stirnseiten 30 einen mit der Sackausnehmung 4 korrespondierenden Vorsprung 5 auf. Gemäß den gezeigten Ausführungsbeispielen entspricht die Anzahl und Querschnittsform der Vorsprünge 5 denjenigen der Sackausnehmungen 4 der ersten Leiterplatte 2. Beispielsweise kann durch unterschiedliche Querschnittsform der Vorsprünge 5 einer zweiten Leiterplatte 3 sowie der korrespondierenden Sackausnehmungen 4 der ersten Leiterplatte 2 eine Kodierung bereitgestellt werden, welche eine eindeutige Positionierung/Orientierung der zweiten Leiterplatte 3 auf der ersten Leiterplatte 1 ermöglicht und somit einem Fehlverbau vorbeugt.
  • Die beiden Leiterplatten 2, 3 können nun derart mechanisch und elektrisch miteinander verbunden werden, indem der Vorsprung 5 der zweiten Leiterplatte 3 in der Sackausnehmung 4 der ersten Leiterplatte 2 aufgenommen wird. Die korrespondierenden Verbindungspartner 4, 5 können dabei derart ausgebildet sein, dass der Vorsprung 5 in die korrespondierende Sackausnehmung 4 eingepresst wird/ist.
  • Die in 1 gezeigte erste Leiterplatte 2 kann, wie bereits erwähnt, beispielsweise eine Mehrlagenplatine sein. In diese erstrecken sich von der flächigen Seite 20 die Sackausnehmungen 4 bevorzugt bis zu oder über eine elektrische Mittenlage 23 der Mehrlagenplatine 2. Eine elektrische Verbindung der beiden Leiterplatten 2, 3 wird dann bevorzugt über die elektrische Mittenlage 23 bereitgestellt. Hierbei kann diese elektrische Mittenlage 23 beispielsweise in elektrischen Kontakt mit einem elektrischen Kontaktbereich 33 des aufgenommenen Vorsprungs 5 der zweiten Leiterplatte 3 stehen.
  • Es ist jedoch, wie in 2 gezeigt, auch denkbar, dass die erste Leiterplatte 2 auf ihrer der zweiten Leiterplatte 3 zugewandten Seite 20 oder auch in ihrer Sackausnehmung 4 elektrische Kontaktbereiche 21 aufweist, welche mit elektrischen Kontaktbereichen 31 der zweiten Leiterplatte 3, vorzugsweise auf deren Vorsprüngen 5, in elektrischem Kontakt stehen, wenn die Leiterplatten 2, 3 miteinander verbunden sind.
  • Die Leiterplatten 2, 3 können über eine Lötverbindung in der Sackausnehmung 4 miteinander verbunden sein. Diese kann als mechanische und/oder elektrische Verbindung dienen. Als Verbindungstechnik ist beispielsweise das sogenannte Reflow-Löten denkbar. Alternativ kann auch eine drucksensitive Lötpaste in der Sackausnehmung 4 bereitgestellt bzw. eingebracht werden, welche eine Lötverbindung durch Aufnahme des Vorsprungs 5 in der Sackausnehmung 4 unter Druck ausbildet.
  • Wie in den Figuren dargestellt, können die Leiterplatten 2, 3 zueinander in einem rechten Winkel stehen. Jedoch sind auch andere Ausgestaltungsformen denkbar, in denen die Leiterplatten 2, 3 zueinander abgewinkelt angeordnet sind.
  • Es wurde bereits dargestellt, dass die erste Leiterplatte 2 auch mehrere Sackausnehmungen 4 aufweisen kann. In diese Sackausnehmung 4 können dann entsprechende Vorsprünge 5 der zweiten Leiterplatte 3 aufgenommen werden. Es ist jedoch auch denkbar, dass in mehrere Sackausnehmungen 4 auch mehrere zweite Leiterplatten 3 mit ihren Vorsprüngen 5 eingesetzt werden, um beispielsweise eine erste Leiterplatte 2 mit mehreren zweiten Leiterplatten 3 zu bestücken.
  • Des Weiteren ist es denkbar, dass Sackausnehmungen 4 nicht nur auf einer flächigen Seite 20 der ersten Leiterplatte 2 bereitgestellt sind, sondern auf beiden gegenüberliegenden flächigen Seiten 20, 22. In diese Sackausnehmungen 4 können dann jeweils zweite Leiterplatten 3 mit ihren Vorsprüngen 5 aufgenommen und die Leiterplatten 2, 3 somit mechanisch und elektrisch verbunden werden.
  • Eine so gebildete Leiterplattenanordnung 1 kann beispielsweise Teil eines elektronischen Bauteils, wie beispielsweise eines Treibers für eine Leuchte, sein. Dabei kann diese Leiterplattenanordnung 1 beispielsweise in einem Gehäuse eines solchen elektronischen Bauteils aufgenommen werden. Von der Leiterplattenanordnung 1 können dann elektrische Verbindungskabel zu der dieses elektrische Bauteil aufweisenden Vorrichtung – beispielsweise eine Leuchte – geführt sein.
  • Im Folgenden wird ein Verfahren zur Herstellung einer erfindungsgemäßen Leiterplattenanordnung 1 beschrieben.
  • In einem ersten Schritt wird eine erste flächige Leiterplatte 2 bereitgestellt, welche auf wenigstens einer ihrer flächigen Seiten 20 wenigstens eine Sackausnehmung 4 aufweist. Die Sackausnehmung kann dabei in die erste Leiterplatte 2 eingebracht werden, in dem diese beispielsweise als Sackloch in die erste Leiterplatte 2 gebohrt oder als Tiefenfräsung in die erste Leiterplatte 2 gefräst wird. Anzahl und Querschnittsgeometrie der Sacklochaufnahmen 4 ist dabei durch die Erfindung nicht beschränkt.
  • In einem weiteren Schritt wird wenigstens eine zweite flächige Leiterplatte 3 bereitgestellt, welche an einer ihrer Stirnseiten 30 wenigstens einen mit der Sackausnehmung 4 korrespondierenden Vorsprung 5 aufweist. Anzahl und Querschnittsform der Vorsprünge kann dabei auf Anzahl und Querschnittsform der korrespondierenden Sackausnehmungen 4 abgestimmt sein.
  • In einem dritten Schritt wird der Vorsprung 5 der zweiten Leiterplatte 3 in der Sackausnehmung 4 der ersten Leiterplatte 2 aufgenommen, so dass die Leiterplatten 2, 3 mechanisch und elektrisch miteinander verbunden werden. Dabei kann der Vorsprung 5 in die korrespondierende Sackaufnahme 4 eingepresst werden.
  • Die beiden Leiterplatten 2, 3 können im Bereich der Sackausnehmung 4 miteinander verlötet werden. Dabei können die Leiterplatten 2, 3 beispielsweise mittels Reflow-Löten über ihre beiden Verbindungspartner 4, 5 verbunden werden. Auch ist es denkbar, drucksensitive Lötpaste in der Sackausnehmung 4 bereitzustellen, welche eine Lötverbindung durch Aufnahme des Vorsprungs 5 der korrespondierenden Sackausnehmung 4 unter Druck ausbildet.
  • Die vorliegende Erfindung ist durch die Ausführungsbeispiele nicht beschränkt, sofern sie vom Gegenstand der folgenden Ansprüche umfasst ist. Insbesondere können die Merkmale der vorbezeichneten Ausführungsbeispiele in beliebiger Weise untereinander ausgetauscht und miteinander kombiniert werden. Insbesondere sind Anzahl und Querschnittsgeometrie der Sackausnehmungen 4 und Vorsprünge 5 durch die Erfindung nicht beschränkt. Auch können die Sackausnehmungen 4 an beliebigen Positionen der ersten Leiterplatte 2 sowohl auf einer als auch auf beiden flächigen Seiten 20, 22 bereitgestellt sein. Ebenso können die Vorsprünge 5 an einer beliebigen Stirnseite 30 der zweiten Leiterplatte 3 bereitgestellt sein. Grundsätzlich ist es auch denkbar, dass eine zweite Leiterplatte 3 wiederum Sackausnehmungen 4 aufweist, in die wiederum eine weitere zweite Leiterplatte 3 mittels Vorsprüngen 5 eingesetzt ist. Die so bereitgestellte zweite Leiterplatte 3 bildet dann sogleich eine erste Leiterplatte. Insbesondere ist die erfindungsgemäße Leiterplattenanordnung 1 in beliebiger Weise erweiterbar, indem mehrere Leiterplatten 2, 3 der vorbezeichneten Art in beliebiger Weise mittels entsprechender Sackausnehmungen 4 und Vorsprünge 5 miteinander mechanisch und elektrisch verbunden werden/sind.

Claims (13)

  1. Leiterplattenanordnung (1), aufweisend: eine erste flächige Leiterplatte (2), welche auf wenigstens einer ihrer flächigen Seiten (20) eine Sackausnehmung (4) aufweist, und wenigstens eine zweite flächige Leiterplatte (3), welche an einer ihrer Stirnseiten (30) einen mit der Sackausnehmung (4) korrespondierenden Vorsprung (5) aufweist, wobei der Vorsprung (5) der zweiten Leiterplatte (3) in der Sackausnehmung (4) der ersten Leiterplatte (2) derart aufgenommen ist, um die die Leiterplatten (2, 3) mechanisch und elektrisch miteinander zu verbinden.
  2. Leiterplattenanordnung (1) nach Anspruch 1, wobei die Sackausnehmung (4) als Sackloch oder Tiefenfräsung ausgebildet ist.
  3. Leiterplattenanordnung (1) nach Anspruch 1 oder 2, wobei die erste Leiterplatte (2) eine Mehrlagenplatine ist.
  4. Leiterplattenanordnung (1) nach Anspruch 3, wobei die Sackausnehmung (4) sich über eine elektrische Mittenlage der Mehrlagenplatine (2) erstreckt, und die elektrische Verbindung der beiden Leiterplatten (2, 3) über die elektrische Mittenlage bereitgestellt ist, vorzugsweise derart, dass diese in elektrischem Kontakt mit einem elektrischen Kontaktbereich des aufgenommenen Vorsprungs (5) der zweiten Leiterplatte (3) steht.
  5. Leiterplattenanordnung (1) nach einem der vorhergehenden Ansprüche, wobei die erste Leiterplatte (2) auf ihrer der zweiten Leiterplatte (3) zugewandten Seite (20) oder in der Sackausnehmung (4) elektrische Kontaktbereiche (21) aufweist, welche mit elektrischen Kontaktbereichen (31) der zweiten Leiterplatte (3), vorzugsweise auf deren Vorsprung (5), in elektrischem Kontakt steht.
  6. Leiterplattenanordnung (1) nach einem der vorhergehenden Ansprüche, wobei der Vorsprung (5) in die korrespondierende Sackausnehmung (4) eingepresst ist.
  7. Leiterplattenanordnung (1) nach einem der vorhergehenden Ansprüche, wobei die Leiterplatten (2, 3) über eine Lötverbindung in der Sackausnehmung (4) verbunden sind.
  8. Leiterplattenanordnung (1) nach einem der vorhergehenden Ansprüche, wobei die Leiterplatten (2, 3) in einem rechten Winkel zueinander stehen.
  9. Leiterplattenanordnung (1) nach einem der vorhergehenden Ansprüche, wobei Vorsprung (5) und Sackausnehmung (4) einen runden oder eckigen Querschnitt aufweisen.
  10. Leiterplattenanordnung (1) nach einem der vorhergehenden Ansprüche, wobei die erste Leiterplatte (2) mehrere Sackausnehmungen (4) aufweist, in welche Vorsprünge (5) einer oder mehrerer zweiter Leiterplatten (3) aufgenommen sind.
  11. Leiterplattenanordnung (1) nach einem der vorhergehenden Ansprüche, wobei die erste Leiterplatte (2) auf beiden gegenüberliegenden flächigen Seiten (20, 22) Sackausnehmungen (4) aufweist, in welche jeweils Vorsprünge (5) von zweiten Leiterplattem (3) aufgenommen sind.
  12. Leiterplattenanordnung (1) nach einem der vorhergehenden Ansprüche, wobei die Leiterplatten (2, 3) mit elektronischen Komponenten bestückt sind.
  13. Elektronisches Bauteil, insbesondere Treiber für eine Leuchte, aufweisend eine Leiterplattenanordnung (1) gemäß einem der vorhergehenden Ansprüche.
DE202016101086.1U 2016-03-01 2016-03-01 Leiterplattenanordnung Active DE202016101086U1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE202016101086.1U DE202016101086U1 (de) 2016-03-01 2016-03-01 Leiterplattenanordnung
ATGM112/2016U AT15512U1 (de) 2016-03-01 2016-05-20 Leiterplattenanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE202016101086.1U DE202016101086U1 (de) 2016-03-01 2016-03-01 Leiterplattenanordnung

Publications (1)

Publication Number Publication Date
DE202016101086U1 true DE202016101086U1 (de) 2017-06-02

Family

ID=59118646

Family Applications (1)

Application Number Title Priority Date Filing Date
DE202016101086.1U Active DE202016101086U1 (de) 2016-03-01 2016-03-01 Leiterplattenanordnung

Country Status (2)

Country Link
AT (1) AT15512U1 (de)
DE (1) DE202016101086U1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11664615B2 (en) * 2018-08-07 2023-05-30 Tyco Electronics Japan G.K. Circuit board having terminal, and circuit board assembly

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19915702A1 (de) * 1998-04-28 1999-11-11 Fujitsu Ltd Montagestruktur für gedruckte Leiterplatten
DE19835641A1 (de) * 1998-08-06 2000-02-17 Sew Eurodrive Gmbh & Co Hybridelement mit planarem induktivem Schaltungselement
DE19900803A1 (de) * 1999-01-12 2000-07-20 Siemens Ag Integrierter Schaltkreis
US20060024984A1 (en) * 2004-07-01 2006-02-02 Cohen Thomas S Midplane especially applicable to an orthogonal architecture electronic system
DE202011101629U1 (de) * 2011-06-01 2012-09-05 Lumberg Connect Gmbh Verbindung zweiter Leiterplatten
WO2013162844A1 (en) * 2012-04-25 2013-10-31 3M Innovative Properties Company Wireless connectors
DE102013217270A1 (de) * 2013-08-29 2015-03-05 Zf Friedrichshafen Ag Leiterplattenvorrichtung mit einem Steckkontakt

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1001736B (de) * 1955-03-24 1957-01-31 Telefunken Gmbh Gedruckte Schaltung fuer Geraete der Nachrichtentechnik, vorzugsweise Rundfunkgeraete
JPH10242610A (ja) * 1997-02-28 1998-09-11 Victor Co Of Japan Ltd 端面接続プリント基板、該端面接続プリント基板の親基板への実装方法及び該端面接続プリント基板の製造方法
WO2005069318A1 (en) * 2004-01-13 2005-07-28 Delta Energy Systems (Switzerland) Ag Magnetic element

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19915702A1 (de) * 1998-04-28 1999-11-11 Fujitsu Ltd Montagestruktur für gedruckte Leiterplatten
DE19835641A1 (de) * 1998-08-06 2000-02-17 Sew Eurodrive Gmbh & Co Hybridelement mit planarem induktivem Schaltungselement
DE19900803A1 (de) * 1999-01-12 2000-07-20 Siemens Ag Integrierter Schaltkreis
US20060024984A1 (en) * 2004-07-01 2006-02-02 Cohen Thomas S Midplane especially applicable to an orthogonal architecture electronic system
DE202011101629U1 (de) * 2011-06-01 2012-09-05 Lumberg Connect Gmbh Verbindung zweiter Leiterplatten
WO2013162844A1 (en) * 2012-04-25 2013-10-31 3M Innovative Properties Company Wireless connectors
DE102013217270A1 (de) * 2013-08-29 2015-03-05 Zf Friedrichshafen Ag Leiterplattenvorrichtung mit einem Steckkontakt

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11664615B2 (en) * 2018-08-07 2023-05-30 Tyco Electronics Japan G.K. Circuit board having terminal, and circuit board assembly

Also Published As

Publication number Publication date
AT15512U1 (de) 2017-11-15

Similar Documents

Publication Publication Date Title
DE10325550B4 (de) Elektrisches Kontaktierungsverfahren
DE19809138A1 (de) Leiterplatte mit SMD-Bauelementen
DE3213884A1 (de) Anschlussvorrichtung fuer ein plattenfoermiges elektrisches geraet
DE10063801A1 (de) Leiterplattenanordnung für gedruckte Schaltungen mit elektronischen Bauelementen
EP2595249A1 (de) Anschlussklemme
DE60128537T2 (de) Zusammenbau zur verbindung von mindestens zwei gedruckten schaltungen
DE19918396C2 (de) Verbinderanordnung für eine Leiterplatte
WO2014187834A2 (de) Elektronisches modul, insbesondere steuergerät für ein fahrzeug und verfahren zu dessen herstellung
DE202016101086U1 (de) Leiterplattenanordnung
WO2009121697A1 (de) Stromführungsbauteil mit einem träger, leiterbahnen und leiterplättchen
DE2840890A1 (de) Mehrlagenverbindungsplatte mit mindestens einer loecher aufweisenden metallplatte und mit mindestens einer durchplattierte loecher ausweisenden gedruckten leiterplatte
DE10134986B4 (de) Verbindung gehäusegefaßter integrierter Speicherbausteine mit einer Leiterplatte
EP1056319B1 (de) Tochterplatine zum Einsetzen in eine Mutterplatine
DE19719238C1 (de) Mit einer elektronischen Schaltung versehene Leiterplatte, auf deren erster Seite ein Steckerteil festgelegt ist und die mit einem elastisch verformbaren Folienleiter verbunden ist
DE202014102739U1 (de) Bausatz zur Herstellung eines Busverbinders
DE102014117536B4 (de) Verfahren zur seitlichen Verbindung zweier Leiterplatten und optoelektronischer Sensor mit zwei im Winkel verbundenen Leiterplatten
DE102004041169B3 (de) Anordnung und Verfahren zur Masseanbindung eines elektrischen Schaltungsträgers
EP1659837B1 (de) Kontaktierung eines Bauelementes auf einem Stanzgitter
DE102011120056B4 (de) Steckverbindung für eine Platine
DE202016002696U1 (de) Steckverbinder für die Datenübertragung
DE102016101757A1 (de) Schaltungsmodul mit oberflächenmontierbaren unterlagsblöcken zum anschliessen einer leiterplatte
DE202004021564U1 (de) Verbindungselement für Leiterplatten
DE60201537T2 (de) Elektrische verbindungsanordnung für elektronische bauteile
DE102016101305B4 (de) Verfahren zum Bestücken einer Leiterplatte und Leiterplattenbaugruppe
DE102004063135A1 (de) Leiterplatte zur Bestückung mit elektrischen und/oder elektronischen Bauteilen

Legal Events

Date Code Title Description
R163 Identified publications notified
R207 Utility model specification
R150 Utility model maintained after payment of first maintenance fee after three years
R151 Utility model maintained after payment of second maintenance fee after six years
R152 Utility model maintained after payment of third maintenance fee after eight years