DE2019444B2

DE2019444B2 - Datenverarbeitungsanlage mit vorrangschaltung

Info

Publication number: DE2019444B2
Application number: DE19702019444
Authority: DE
Inventors: Erwin Arthur Arcadia Werner John Richard Glendora Calif Hauck (V St A)
Original assignee: Burroughs Corp , Detroit, Mich (V St A)
Priority date: 1969-07-22
Filing date: 1970-04-22
Publication date: 1973-03-15
Also published as: CA929270A; DE2019444A1; JPS5038463B1; GB1287656A; BE750750A; DE2019444C3; FR2053063B1; US3629854A; FR2053063A1

Description

Die Erfindung betrifft eine Datenverarbeitungsanlage, bei der mehrere Rechner über jeweils ein Verknüpfungsglied an eine gemeinsame Sammelleitung angeschlossen sind, die mit mindestens einer peripheren Einheit in Verbindung steht, wobei jeder Rechner ein Anzeigesignal auf einen Eingang des Verknüpfungsgliedes gibt, wenn er zur Informationsübertragung zwischen ihm und der peripheren Einheit bereit ist.

Es sind Datenverarbeitungsanlagen mit einem Mehrfachrechner bekannt, bei denen mehrere Rechner sich in den gleichen Speicher und in gleiche Eingangs-/Ausgangs-Einrichtungen teilen. Mehrfachrechner ermöglichen die gleichzeitige Ausführung mehrerer Programme; in bekannten Anordnungen jedoch arbeitet gemeinhin ein Rechner als »Hauptrechner«, bearbeitet das Hauptsteuerprogramm und weist spezielle Operationen einem oder mehreren zugeordneten »Folgerechnern« zu. Bei dieser Anordnung werden alle exekutiven Funktionen von dem Hauptrechner ausgeführt und alle anderen Rechner arbeiten lediglich als periphere Ausweitungen des Hauptrechners.

Für den Aufbau eines vollständigen Baukastensystems, bei dem eine beliebige Anzahl von Rechnern in dem System vorgesehen sein kann, ist es erwünscht, daß die »hardware« der Rechner untereinander im wesentlichen identisch ist. Das bedeutet, daß die Rechner gleiche Arbeitskapazität zur Bearbeitung aller Programme einschließlich des Hauptsteuerprogramms aufweisen müssen, das für die Arbeitsnlanung und -Zuweisung in dem System verantwc ilich ibt.

ίο Bei dieser Modul anordnung mehrerer gleichrangiger Rechner in der Datenverarbeitungsanlage kommt der Steuerung der Informationsübertragung zwischen den Rechnern und mindestens einer peripheren Einheit besondere Bedeutung zu. Wenn nur eine einzige Sammelleitung vorgesehen ist, die die Rechner mit einer oder mehreren peripheren Einheiten verbindet, muß verhindert werden, daß mehrere Rechner gleichzeitig über diese Sammelleitung I^nf->rmationen an eine der peripheren Einheiten senden oder von diesen empfangen.

Aus der USA.-Patentschrift 3 421 150 ist zwar bekannt, bei von außen ankommenden, zu erledigenden Aufgaben demjenigen Rechner m seinem Arbeitsablauf zu unterbrechen, bei dem eine derartige Unter- brechung mit dem in ihm ausgeführten Programm verträglich ist. Die dort beschriebene Einrichtung sorgt indes dafür, daß der Arbeitsablauf desjenigen Rechners unterbrochen wird, dessen Programm die höchste Unterbrechbarkeitsstufe zugeordnet werden kann. Diese Einrichtung weist jedoch den Nachteil auf, daß in jedem Fall der Arbeitsablauf eines Rechners bei Aufruf von außen unterbrochen wird. Derartige Unterbrechungen sind einerseits häufig unerwünscht und erfordern andererseits Maßnahmen, die sicherstellen, daß nach der Unterbrechung der Rechner wieder zu derjenigen Stelle im Arbeitsablauf zurückkehren kann, an der er unterbrochen worden ist. Zur Überwindung dieser Nachteile liegt daher der Erfindung die Aufgabe zugrunde, eine möglichst einfache, für die Modularbauweise verwendbare Einrichtung zu schaffen, die den Informationsaustausch zwischen den Rechnern und mindestens einer peripheren Einheit ohne Unterbrechung des Arbeitsabiaufes eines Rechners steuert, wobei insbesondere das Problem gleichzeitig auftretender Informationsaustausch-Anforderungen seitens der Rechner befriedigend gelöst werden soll.

Diese Aufgabe wird bei der eingangs beschriebenen Datenverarbeitungsanlage dadurch gelöst, daß in jedem Rechner eine Vorrangschaltung mit einem Speicherelement angeordnet ist, daß alle Vorrrangschaitungen in einer geschlossenen Schleife geschaltet sind, daß in der Schleife ein Binärsignal von Speicherelement zu Speicherelement weitergeleitet wird und in jedem Speicherelement das Binärsignal vorübergehend speicherbar ist, daß jedes Speicherelement mit seinem Ausgang an einen weiteren Eingang des dem jeweiliger. Recher zugeordneten Verknüpfungsgliedes angeschlossen ist, derart, daß jeweils ein Verknüpfungsglied geöffnet und die Informationsübertragung eingeleitet wird, wenn das zugehörige Speicherelement das Binärsignal enthält und das Anzeigesignal vorliegt.

Da nach der Erfindung wesentliche Elemente der Vorrangschaltung in jedem Rechner untergebracht sind, braucht in dem fest verdrahteten Teil der Anlage im wesentlichen nur eine Ringleitung vorgesehen zu werden, in die je nach Bedarf eine größere oder

' 4

kleinere Anzahl von Rechnern eingefügt werden melleitung 22 auf jede periphere Einheit gegeben und

kann. Die Erfindung ist sonach für die Modulbau- gelangt insbesondere auf einen Adressen-Decodierer

weise besonders geeignet. Da weiterhin in der hard- 32 der peripheren Einheit 24. Wenn der Inhalt des

ware jedes Rechners im wesentlichen nur zusätzliches A-Registers 18 die Adresse der speziellen peripheren

Speicherelement vorhanden sein muß, ist der schal- 5 Einheit enthält, ist der Ausgang des Decodieren 32

tungstechnische Aufwand sehr gering. Die Vorrang- logisch wahr. Durch eine geeignete Steuerlogik, bei-

schaltung nach der Erfindung ist besonders einfach, spielsweise in der Form einer UND-Schaltung 34 oder

arbeitet zuverlässig und ist universell verwendbar. einer UND-Schaltung 36 schließt der Decodierer die

Vorteilhafte und zweckmäßige Weiterbildungen des Eingangs- bzw. Ausgangsleitungen der peripheren

Ernndungsgedankens sind Gegenstand der Unter- io Einheit an die Abtast-Sammelleitung 22 an. Je nach

anspräche. d_er j_n ^_em A-Register 18 gespeicherten Information

Die Erfindung wird nachstehend an dem in der können die peripheren Einheiten auf vielfältige Weise

Zeichnung dargestellten Ausführungsbeispiel genauer auf das Abfragen durch den Rechner ansprechen,

beschrieben. Während der Ausgabeoperation wird der Inhalt

Die in der Zeichnung dargestellte digitale Daten- 15 des B-Registers 20 auf die Sammelleitung 22 über Verarbeitungsanlage umfaßt eine Anzahl identischer ein-ϊ UND-Schaltung 36 gegeben, die durch die Aus-Rechner, von denen drei mit 10, 12 und 14 bezeich- gangsleitung des Befehls- Esters 16 aktiviert wird. net sind. Die Anzahl der Rechner im System kann Die auf die Sammelleitung gegebene Information aus /wischen eins und N innerhalb dei vorgesehenen dem B-Register 20 gelangt durch die UND-Schaltung Kapazität der Anlage schwanken. Die Rechner kön- 20 36 zu derjenigen bestimmten peripheren Einheit, die nen beispielsweise von der in der USA.-Patentschrift durch den vom Decodierer 32 in der entsprechenden 3 200 379 beschriebenen Art s.-in, jedenfalls können peripheren Einheit festgestellten Inhalt des A-Regisie Reehle aus einem nicht dargestellten Hauptspei- stets 18 aktiviert ist. In ähnlicher Weise wird wähcher iiolen und jeden Befehl in einem Befehlsregister rend der Eingabeoperation der Ausgang der UND-16 für die Ausführung speichern. Der Rechner weist 25 Schaltung 34 über die Abtast-Sammelleitung 22 gemeinhin eine arithmetische Einheit und mehrere durch eine UND-Schaltung 38 auf das B-Register 20 Register sowie eine zugeordnete Steuerschaltung für gegeben. Die UND-Schaltung 38 wird durch die Ein- <lie Ausführung der Befehle auf. Die beiden darge- gabeleitung des Registers 16 aktiviert. Somit kann stellten Register 18 und 20 bilden normalerweise die jeder Rechner jede periphere Einheit unabhängig beiden obersten Stellen eines Stapelspeichers zum 30 befragen. Beispielsweise kann jeder Rechner eine Einspeichern von Operanden innerhalb des Rechners gabi./Ausgabeoperation zwischen einer peripheren und werden gewöhnlich als das A-Register und das Einheit und dem Hauptspeicher auf den Austast-B-Register bezeichnet. Befehl hin einleiten, er kann den Zustand der peri-

Die Rechner sind so angeordnet, daß sie mit den pheren Einheit erfragen, die veifügh ;ren Eingangs-/ übrigen Teilen der Datenverarbeitungsanlage über 35 Ausgangspfade auf einen Eintast-Befehl hin abfragen, eine Actast-Sammelleitung 22 in Verbindung treten Die beschriebene Einrichtung der Abtast-Sammelkönnen, an die alle diejenigen peripheren Steuervor- leitung gibt allen Rechnern die Fähigkeit, das Hauptrichtungen angeschlossen sind, die den Übertrag von Steuerprogramm auszuführen, da alle Rechner glei-Daten zwischen den verschiedenen Eingangs-/Aus- chen Zugriff zu allen Systemquelbn besitzen. Damit gangs-Vorrichtungen und dem Hauptspeicher regeln. 40 wird es möglich, die Anlage vollständig nach dem Drei derartige periphere Einheiten sind mit 24, 26 Baukastenprinzip auszulegen, so daß die Größe der und 28 angedeutet. Für diese Vorrichtungen ist Anlage nahezu unbegrenzt ausgedehnt werden kann, typisch der in der USA.-Patentschrift 3 408 632 be- Da jedoch mehr als ein Rechner das Hauptsteuerproschriebene Multiplexer. gramm gleichzeitig ausführen kann, ist es möglich,

Das Abfragen einer bestimmten peripheren Einheit 45 daß mehrere Rechner gleichzeitig sich der Sammel-

übcr die Abtastleitung durch einen Rechner wird leitung bedienen möchten. Derartige mögliche Kon-

durch einen bestimmten speziellen Befehl eingeleitet, fiikte werden von einer speziellen Vorrangschaltung

der entweder ein Eingabe-Befehl oder ein Ausgabe- gelöst, die die vollständige modulartige Bauweise der

Befehl sein kann. Wenn ein derartiger Befehl in dem Anlage aufrecht erhält.

Befehlsregister 16 als nächster, in dem von einem be- 50 Diese Vorrangschaltung ist so angelegt, daß jeder stimmten Rechner gerade ausgeführten Programm Rechner mit dem nächsten in einer geschlossenen enthaltener Befehl aufgenommen wird, wird er ent- Schleife 40 verbunden ist. Die Vorrangschaltung umschlüsselt und gibt ein Ausgangssignal auf eine von faßt in jedem Rechner als Speicherelement ein Flipzwei Ausgangsleitungen aus dem Register 16, die ent- Flop 42. Es ist jeweils das Flip-Flop in nur einem sprechend als Ausgabe- bzw. als Eirigabcijitung 55 Rechner auf 1 gesetzt und alle entsprechenden Flipbezeichnet sind. Einer dieser beiden Befehle läßt den Flops in den anderen Rechnern stehen im Zustand 0. Inhalt des Registers 18 über eine UND-Schaltung 30 Das Flip-Flop 42 wird normalerweise auf 0 zurückauf ein Ausgangssignal einer mit den Ausgabe- und gesetzt, wenn der zugehörige Rechner keine Abfrage Eingabeleitungen verbundenen ODER-Schaltung 29 über die Sammelleitung 22 ausführt. Dazu sind die hin auf die Sammelleitung gelangen. Ein Veiknüp- 60 Ausgangs- und Eingangsleitungen an eine Umkehrfungsglied (UND Schaltung) 30 stellt fest, daß die stufe 44 gelegt, deren Ausgang über cine UND-Ausgabe- oderEingabeleitung ein Anzeigesignal führt Schallung 46 auf das Flip-Flop 42 gelangt. Der an-(logisch wahr ist) und daß eine Vorrangleitung ein dere Eingang der UND-Schaltung 46 wird aus dem Signal führt. Wie uus dem Nachfolgenden noch wei- Vorrang-Flip-Flop des in der Kette vorhergehenden ler deutlich werden wird, wird die Vorrangleitung 65 Rechners aus einer weiteren Umkehrstufe 48 abgeleijeweils nur für einen Rechner logisch wahr, und zwar tet. Wenn also das Befehlsregister 16 weder einen unter der Steuerung einer Vorrangschaltung. Eingabe- noch einen Ausgabebefehl enthält, wird das Der Inhalt des A-Registers 18 wird über die Sam- Flip-Flop 42 auf 0 zurückgesetzt und verbleibt in die-

sem Zustand, bis die Vorrangleitung aus dem in der Schleife vorhergehenden Rechner 20 ein Binärsignal führt. Diese Leitung liegt außer an der Umkehrstufe 48 noch an dem Flip-Flop 42, um es in den Zustand 1 bei dem nächsten Taktimpuls zu setzen, wenn die ankommende Leitung der Schleife ein Binärsignal führt.

Wenn das Flip-Flop 42 auf 1 gesetzt ist, aktiviert eine Ausgangsleitung, die eine Anzeige des Einschalizustandes des Flip-Flops 42 führt, die UND-Schaltung 30 sowie eine UND-Schaltung SO, an der außerdem der Ausgang des Inverters 44 liegt. Wenn somit also das Register 16 einen Ausgabe- oder einen Eingabebefehl bei auf 1 gesetztem Flip-Flop 42 enthält, gibt die UND-Schaltung 30 den Ausgang des A-Registers 18 auf die vorbeschriebene Weise auf die Sammelleitung 22. Das Flip-Flop 42 verbleibt eingeschaltet, bis der Ausgang der UND-Schaltung 46 logisch wahr wird und damit anzeigt, daß ein Ausgabebefehl in dem Befehlsregister 16 nicht vorhanden sind. Der nächste Taktimpuls setzt dann das Flip-Flop 42 auf 0. Wenn das Register 16 einen Eingabe- oder Ausgabebefehl nicht enthält, gibt das UND-Tor 50 ein Ausgangssignal auf den in der Schleife nächsten Rechner. Der Ausgang auf der Schleife bleibt, bis der nächste Taktimpuls das Flip-Flop 42 abschaltet: der gleiche Taktimpuls sorgt in dem in der Schleife folgenden Rechner jedoch dafür, daß das entsprechende Flip-Flop eingeschaltet wird. Somit läuft also ein Binärsignal von Rechner zu Rechner die Schleife entlang und schaltet jedes Flip-Flop in Sequenz für ein Taktimpuls-Intervall ein, es sei denn, der spezielle Rechner besitzt in seinem Befehlsregister 16 einen Eingabe- oder Ausgabebefehl. Im letzteren Falle verbleibt das Binärsignal in diesem bestimmten Rechner solange, bis der Befehl ausgeführt und durch einen

ίο neuen Befehl in dem Befehlsregister 16 ersetzt ist.

Man entnimmt der vorstehenden Beschreibung, daß eine einfache Vorrangeinrichtung geschaffen ist, die es gestattet, die Anzahl von Rechnern beliebig dadurch zu vergrößern, daß jeder Rechner in die geschlossene Schleife eingefügt wird. Es kann jeweils nur ein Rechner über die Sammelleitung 22 abfragen, Es wird also eine Datenverarbeitungsanlage vorgeschlagen, die mehrere Rechner enthält, wobei jedci Rechner alle peripheren Einheiten über eine gemeinsame Sammelleitung abtasten kann. Eine Vorrangentscheidung ist in der Weise vorgesehen, daß di< Rechner zu einer geschlossenen Schleife verbunder werden, in der ein Binärsignal etwa in Form eine! Bits umläuft. Nur der das Bit empfangende Rechne:

kann sich der gemeinsamen Sammelleitung bedienen der Umlauf des Bits wird von demjenigen Rechne unterbrochen, der mit der Sammelleitung arbeitet.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Datenverarbeitungsanlage, bei der mehrere Rechner über jeweils ein Verknüpfungsglied an eine gemeinsame Sammelleitung angeschlossen sind, die mit mindestens einer peripheren Einheit in Verbindung steht, wobei jeder Rechner ein Anzeigesignal auf einen Eingang des Verknüpfungsgliedes gibt, wenn er zur Informationsübertragung zwischen ihm und der peripheren Einheit bereit ist, dadurch gekennzeichnet, daß in jedem Rechner (10, 12,14) eine Vorrangschaltung (42, 46, 48, 50) mit einem Speicherelement (42) angeordnet ist, daß alle Vorrangschaltungen in einer g-^chlossenen Schleife geschaltet sind, daß in der Schleife ein Binärsignal von Speicherelement zu Speicherelement weitergeleitet wird und in jedem Speicherelement das Binärsignal vorübergehend speicherbar ist und daß jedes Speicherelement mit seinem Ausgang an einen weiteren Eingang des dem jeweiligen Rechner zugeordneten Verknüpfungsgliedes (30) angeschlossen ist, derart, daß jeweils ein Verknüpfungsglied geöffnet und die Informationsübertragung eingeleitet wird, wenn das zugehörige Speicherelement das Imärsigna¹ enthält und das Anzeigesignal vorliegt.

2. Datenverarbeitungsanlage, nach Anspruch 1, dadurch gekennzeichnet, daf die Weiterleitung des Binärsignals so lange gesperrt wird, bis derjenige Rechner, dessen Verknüpfungsglied geöffnet ist, den Informationsaustausch beendet hat.

3. Datenverarbeitungsanlage nach Anspruch 2 mit einer Taktsignalquelle, dadurch gekennzeichnet, daß jedes Speicherelement bei Empfang eines Taktsignales das gespeicherte Binärsignal weiterleitet, wenn die Weiterleitung nicht gesperrt ist.