DE2018452A1

DE2018452A1 - Arithmetische Einrichtung

Info

Publication number: DE2018452A1
Application number: DE19702018452
Authority: DE
Inventors: Hugh Manuel Los Altos Calif. Sierra (V.St.A.)
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1969-04-25
Filing date: 1970-04-17
Publication date: 1970-11-12
Also published as: JPS4936492B1; CA948320A; US3648038A; FR2042948A5; GB1246592A

Description

IBM Deutschland Internationale Büro-Maichinen Getethehaft mbH

Böblingen, den 8. April 1970 km-ba

Anmelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: Docket SA 968 085

Arithmeti sehe Einrichtung

Die Erfindung bezieht sich auf eine arithmetische Einrichtung zur Bildung des Reziprokwertes einer binären Zahl.

Es ist bei digitalen Rechenanlagen bekannt, Divisionen in zeitlich verkürzter Form dadurch auszuführen, daß vom Divisor der Reziprokwert gebildet wird, um daraufhin durch Multiplikation mit dem Dividenden den Quotienten zu erzeugen. Hierzu ist es bekannt, den Reziprokwert auf iterativem Wege durch mehrfache Ausführung von Additionen, Subtraktionen und Multiplikationen zu erzeugen (Speiser, Digitale Rechenanlagen, Berlin 1961, Seiten 206 und 207). Um die Zahl der Iterationen gering zu halten, kann ein Tabellenspeicher benutzt werden, in dem eine Anzahl von Reziprokwerten gespeichert ist. Entsprechend einem hochstelligen Teil des Divisors wird aus dem Tabellenspeicher zum Divisor ein Reziprokwert erster Näherung entnommen, mit welchen das Iterationsverfahren begonnen wird. Da die Kapazität des Tabellenspeichers mit der Anzahl der beteiligten Divisorstellen quadratisch wächst und damit auch dLe Komplexität der notwendigen Adressierschaltungen in gleichem Umfange zunimmt, "-/orden im α I !garne 1mm nur wenige Bits des Divisor» für die Entnahme eines <irob ,ιπ\}Τ—

0 0 9 8 4 8/1583

genäherten Reziprokwertes des Divisors aus dem Tabellenspeicher benutzt. Die Zahl der iterativen Rechenoperationen ist daher auch in diesem Falle noch relativ groS.

Es ist die Aufgabe vorliegender Erfindung, eine Einrichtung zur Reziprokwertblldung anzugeben, die auf die Anwendung von iterativen Methoden verzichtet und nur eine geringe Anzahl Rechenoperationen benötigt und die deshalb insbesondere zur Ausführung binärer Divisionen geeignet ist. Diese Einrichtung besteht gemäß der Erfindung aus einer logischen Schaltung zur Bildung der UND-Funktionen vorbestimmten Binärziffern der Zahl, von welcher der Reziprokwert erzeugt werden soll, sowie aus einer Addierschaltung zur stellengerechten Sulfonierung der UND-Funktionen.

Weitere vorteilhafte Ausgestaltungen der Erfindung sind aus den Ansprüchen ersichtlich. Nachfolgend sind zwei Ausführungsbeispiele der Erfindung anhand von Zeichnungen beschrieben. Es zeigen:

Fig. 1 ein Blockschaltbild eines ersten vorteilhaften

Ät&ef Uhrungsbeispiels gemäß der Erfindung,

Fign. 2 bis 4 eise logische Schaltung, wie sie in der Einrichtung nach Fig» I verwendet wird,

Fig. 5 eine Darstellung zur Erläuterung der Wirkungsweise einer Addiererstufe,

Flgn. 6 und 7 ela detailliertes Blockschaltbild der Addierwerke in der Einrichtung von Fig. 1 und

Fign. 8 und 9 -ein wslterse vorteilhaftes Ausführungsbelspiel

gemäß der Erfindung.

In beiden dar nachfolgend beschriebenen Ausführangabe!spielen wird davon ausgegangen, daß der Dividend und tier Divisor linksbündig liiinj:i.3t!ilLfc i/erden, d. h., daß die hötjhatatelllijen Hlnarzifforri

von Divisor und Dividend aufeinander ausgerichtet worden sind. Im folgenden werden die theoretischen Grundlagen der Erfindung erläutert. Obwohl die Erfindung unter Bezugnahme auf das binäre Zahlensystem beschrieben wird, ist sie auch in Verbindung mit einem beliebigen anderen Zahlensystem anwendbar.

Wenn N der Dividend und D der'Divisor ist, kann der Quotient durch folgende Beziehung ausgedrückt werden:

worin N₀ ■ D₀ ■ 1 und m der notwendige Exponent (positiv oder negativ), um die Zahlen aufeinander auszurichten, sind. Sofern die Zahlen N und D als Polynome der Vielfachen von 2 ausgedrückt werden, kann gezeigt werden, daß die Gleichung (1) unter Ausschluß des Ausrichtungsfaktors wie folgt geschrieben werden kann:

N₀2°+N,2"¹+N₅2"²+N,2"³+

Hierin ist Q der Quotient eines geqcbenen 2 . wobei 1 < η < M bedeutet, worin M die Stelle des Koeffizienten mit dem höchsten absoluten Exponenten von 2 ist. Die Gleichung (2) 1st äquivalent zum folgenden Ausdrucks

(3)

009846/1583

Da sowohl der Dividend als auch der Divisor linksseitig ausgerichtet sind, was N_Q = D = 1 bedeutet, ergibt sich:

2"^+N₂2*"²+ ... c l+(D₁+q₁)2""¹+(D₂+D₁q₁+q₂)2'"²+

Die notwendige und ausreichende Bedingung für eine Erfüllung der obigen Gleichung besteht darin, daß die Koeffizienten gleicher Vielfacher von 2 auf beiden Seiten der Gleichung gleich sind. Es gilt deshalb der folgende Satz simultaner Gleichungen:

^Nl^=Dl^+ql
^N2^eV^Dl^ql^+q2 ' '

^N3^=D3^+D2^ql^+Dl^q2^+q3

etc. (5)

Aus den Gleichungen 5 können die Werte für die q wie folgt gefunden werden:

Hierbei 1st es von Dedeutung, daß alle obigen Ausdrücke algebraischer Natur und nicht Bool'sche Gleichungen sind. Der Aursdruck

0 09846/1583

für q , beginnend mit q₂, enthält als Unterteile die Werte der vorausgehenden q . Indem in jede Gleichung alle vorausgehenden q eingesetzt werden, die in dieser Gleichung enthalten sind, ergibt sich folgendes:

q₃=(N₃-D₃)-D₂(N₁-D₁)-D₁(N₂-D₂

«4-^(N4'^D4 ⁾ -^D3^(N1"^D1⁾-^D2 CN₂-D₂

-D₁ (N₃-D₃HD₁D₂ (N₁-Dj+D₁D₁ (N₂-D₂)-D₁D₁ q₅=(N₅-D₅)-D₄(N₁-D₁)-D₃(N₂-D₂)+D₃D₁(N₁ -D₂(N₃-D₃J₊D₂D₂(N₁-D₁J₊D₂D₁(N₃-D₂)-D₂D -D₁(N₄-D₄)+D₁D₃(N₁-D₁)+D₁D₂(N₂-D₂)-D₁D +P₁D₁ (N₃-D₃) "D₁D₁D₂ (N₁-D₁) -D₁D₁D₁ (N₃-D₃

V ^(N6"^D6⁾ -^D5 <V^D1> -^D4 ^(N2"^D2^{) +D}4^D1 «V⁰^ -D₃ (N₃-D₃) +D₃D₂ (N₁-D₁HD₃D₁ (N₂-D₂) -D₃D₁D₁ -D₂(N₄-D₄J₊D₂D₃(N₁-D₁J₊D₂D₂(N₃-D₃)-D₃D₃D₁ ₂D₁(N₃-D₃)-D₂D₁D₂(N₁-D₁)"D₂D₁D₁(N₂-D -D₁ (N₅-D₅J₊D₁D₄ (N₁-D₁)H-D₁D₃ (N₃-D₂J-D₁D +D₁D₂ (N₃-D₃) -D₁D₂D₂ (N₁-D₁) -D₁D₂D₁ (N₃-D₃ D₁ (N₄-D₄J-D₁D₁D₃ (N₁-D₁) -D₁D₁D₂ (N₃-D₃ -D₁)-D₁D₁D₁(N₃-D₃)+D₁D₁D₁D₂(N₁-D₁)+D₁D₁D₁D₁(N₃-D₃ J

etc. (7)

009846/1583

Da Divisor und Dividend in den beschriebenen Beispielen Binärzahlen sind, hat jedes D nur den Wert O oder 1. Jedes D_n ist daher gleich D , wenn es in beliebiger Anzahl mit sich selbst multipliziert worden ist. Um die Gleichungen (7) zu vereinfachen, kann auch der Ausdruck (N -D) zum Ausdruck B verkürzt werden.

η η η

Eine Vereinfachung der Gleichungen (7) durch Substitution von D

in jedem Falle, wo D ein oder mehrere Male mit sich selbst multipliziert worden ist, und durch Gruppierung der Ausdrücke als Koeffizienten B ergibt die folgenden Beziehungen:

V^POV^P1^B3^+P2^B2^+P3^B1
^q5^=PO^B5^+Pl^B4^+P2^B3^+P3^B2^+P4^Bl .^6^=P0^B6^+Pl^B5^+P2^B4^+P3^B3^+P4^B2^+P5^Bl

! *7^=P0^B7^+PlV^P2^B5^+P3^B4^+P4^B3^+P5^B2^+P6^Bl

. etc. . (B)

Es kann ferner gezeigt werden, daß eine allgemeine rekursive Be ziehung aus den Gleichungen (8) in der folgenden Weise erhalten werden kann:

) V^Pl^Bn-l^+P2^Bn-2^+P3^Bn-3⁺ · ·'— ·^+Ρη-2^Β2^+Ρη-1^Β1 (9)

Ein Vergleich der Gleichungen (7) und (8) nach den entsprechenden Ausdrücken für jedes q und eine weitere Vereinfachung ergibt, daß jedes Polynom P einen Wert hat, der durch die Koeffizienten der Vielfachen von 2 im Divisor in der folgenden Weise ausgedrückt werden kann: ^Λ

009845/1583 original inspected

.It «

i f

■ *

^Pi-^Di

^P4^SS"^D4^+2D3^D1"^3D2^D1^+D2^+D1

V" V^2D5^D1-^3D4^D1^+2D4^D2^+4D3^D1-^6D3^D2^D1^+D1^D2^+D3-^D2^+D1

etc. (10)

Es ergibt sich die Notwendigkeit, die numerischen Multiplikatoren in den Gleichungen (10) zu entfernen. Dies kann dadurch geschehen, daß für jedes P auf der rechten Seite einer jeden Gleichung dessen Wert eingesetzt wird, wie er jeweils in den vorausgehenden Gleichungen des Gleichungssatzes (10) definiert ist:

^P2~^CD2V^Dlty

P₅-(D₅P₀₊D₄P₁₊D₃P₂₊D₂P₃₊D₁P₄) V" ^(D6^PO^+D5^Pl^+D4^P2^+l>3^P3^+D2^p4^+Dl^p5⁾

etc. (11)

Aus den Gleichungen (11) kann gezeigt werden, daß für jedes P die folgende rekursive Beziehung gilt:

\ i ^Pn=-<^Dn^P0^+Dn-l^Pl^+Dn-2^P2⁺V3^P3⁺ ^+DA-2^+DlVl'

0098A6/1583

■ ^<J ORlQiNAt INSPECTED

Das Verständnis der hier beschriebenen Erfindung* kann ferner dadurch erleichtert werden, daß für jedes B_ in den Gleichungen (8) sein entsprechender Ausdruck (N - D) eingesetzt wird, wobei daran zu erinnern ist, daß N_Q entsprechend der anfangs getroffenen Voraussetzungen stets 1 ist. Jedes g kann deshalb in Audrücken der Polynome von (11) und von dem Koeffizienten von 2 im Divisor erhalten werden. Zürn Beispiel:

, VP₀ (N₁-D₁) -P₀H₁₊P₀ (-D₁;

Wird in dieser Heise verfahren, ergibt sich

<i₆ ^mPO^N6^+Pl^N5^+p2^N4^+P3^N3^+P4^N2^+P5^Nl^+P6^NO

etc. (14)

Ziehung für jeden Wert von g_ß in den Ausdrücken von P und N

Aus den Gleichungen (14) ist ersichtlich, daß eine rekursive Beziehung für jeden Wert voi
nur in folgendem besteht:

V^poWn-i"^+p;

(15) Zum Verständnis dafür, wie der Reziprokwert einer Zahl, wie sie

009846/1583 .

ORIGINAL INSPECTED

beispielsweise der Divisor in einem Divisionsbeispiel darstellt, erhalten wird, sei die Gleichung (1) in der Form wiederholt, wie sie für den Spezialfall des Reziprokwertes des Divisors gilt: '

N ,. 0.1000000 D 0.D₀D₁D₂D

(16)

Der Reziprokwert des Divisors stellt einen Spezialfall dar, bei

dem Ν_Λ » 1, N, - N- - N, m N„ » ...» M "... » N₀ - O. Für die O 12 3 4 η π

se Situation nehmen die Gleichungen (14) und (15) die folgende Form an:

^{β Ρ}2 -^Ρ3 -^ρ4

P_n (17)

Die P -Werte sind die Koeffizienten der Vielfachen von 2 für R, dem Reziprokwert von D, Dies bedeutet:

₍1+Ρ_χ2 +Ρ₂2 +Ρ₃2 + ...+P₁^ ^η+ ...j ₍₁₈₎

Urn die Dildt:ng des Reziprokwertes R in bLnärer Form zu erleich-

009846/158 3

1 I . t

t ' > ι ι ι · > ι ·

> I I > I

tern« werden die Gleichungen (10) für jedes P in Ausdrucken der ansteigenden Vielfachen von 2 in der folgenden Heise umgeschrieben:

P₁- (-D P₂- (-D₂₁) . P₃- (-D₃-D₁)2°+ (D₂D₁)2¹

-D₂D₁)2° + (D₃D₁-D₂D₁)2¹

^P5" (-05+D₂D₁-D₁-D₃D₁)2°+ (D₄D^D₃D₂-D₃D₁) 2¹ P₆- .(-D₆+D₂D₁+D₃+D₁-D₂-D₄D₁)2⁰+ (D₅D^D₄D₂-D₄D₁-D₃D₂D₁) 2¹+

P-- (-D_n-D,-D_BD_n-D,D_o)2 + . (D~D,+D..D..+DjD₀-DeD,-D-D_n-D »D~D, )2 / / 1 D 1 Λ 2 DX 5 2 4 ο 51 ά 2 4 2 1

D D η η Ι2² η λ η ι9^

etc. (19)

Der Reziprokwert R kann daraufhin durch Multiplikation der Gleiw chung für jedes P in den Gleichungen (ld) mit seinem entsprechenden 2~ⁿ und durch Addition aller Ausdrücke auf der rechten Seite von allen Gleichungen erhalten werden. Ein Vereinigen von Ausdrücken mit gleichen Vielfachen von 2 und eine entsprechende Vereinfachung ergibt die folgende Gleichung für den Reziprokwert R:

R « 1 +' (-D₁) 2^+(D₂D₁₊D₁-D₂Ja"²+(D₃D₁-D₂D₁-D₁-D₃) 2

— *3

S84S/1E83

«ti«·*

Durch Trennung der positiven von den negativen Ausdrücken kann folgende Umformung dieser Gleichung erzielt werden:

[I+(0)

**³

"³⁺ <^D4^D1^+D3^D2^+D2^+D1⁾ - iO+(D₁)2~¹+(D₂)2"² 2~⁴

(21)

Es ist zu bemerken, daß diese neuen Koeffizienten für die Vielfachen von 2 nicht gleich sind den vorausgehenden Polynom P_n, jedoch von diesem abgeleitet wurden. Die neuen Polynome enthalten keine numerischen Multiplikatoren, sondern lediglich Summen der Produkte von D . Da die D„ als Binärzahlen angenommen wur-

n η

den, kann jedes D nur den Wert 1 oder 0 haben. Ihre Produkte sind daher gleich der Stool*sehen Funktion HHD.* Diese Produkte sind daher die logischen Zwei-Weg-UITO-Kontbinationen, die Drei-Weg-UND-Kombinat ionen, die Vier-Weg-ÜND-Kcwbinationen usw. eines gegebenen D . Die Anordnung der UND-Kombination wird durch die Genauigkeit bestimmt, bis zu welcher der Reziprokwert gebildet bzw* die Division ausgebildet werden soll· ·'·■■■ , ■ - . ·

Nachfolgend wird nun eine erfindungsgemäß ausgebildete Einrichtung beschrieben, die die ersten fünf Vielfachen von 2 berücksichtigt. Die Einrichtung kann selbstverständlich auf eine größere Anzahl der Vielfachen von 2 erweitert werden. Dies hängt lediglich davon ab, weiche Genauigkeit verlangt wird. Ein solche Erweiterung geschieht durch Erweiterung der Gleichungen (19), (20) und (21).

. Erstes Ausführungsbeispiel

In dem nachfolgend beschriebenen Ausführungsbeispiel werden die

0098 46/1583

ORIGINAL INSPECTED

Koeffizienten P in binärer Form gebildet. Dies geschieht durch η

logische Kombination bestimmter Koeffizienten der Vielfachen von 2 im Divisor und Subtraktion vorbestimmter Einsen der Kombinationen dieser Koeffizienten, um den Reziprokwert des Divisors zu erhalten. Ein binäres Multiplizierwerk wird verwendet, um das Produkt aus Dividend und Reziprokwert des Divisors zu erzeugen und auf diese Weise den Quotienten zu bilden.

Das erste Ausführungsbeispiel ist in Fig. 1 dargestellt. Die Koeffizienten der Vielfachen von 2 des linksseitig ausgerichteten Divisors, nämlich D_Q, D₁/ ... D_M/werden als binäre Eingangssignale über eine Sammelleitung 201 einer logischen Schaltung 203 zugeführt. Diese logische Schaltung liefert als Ausgangssignale die logischen Kombinationen von vorbestimmten Einsen der Koeffizienten, die über die Sammelleitung 201 zugeführt worden sind. Einige dieser vorbestimmten- logischen Kombinationen tragen ein positives algebraisches Vorzeichen, während andere mit einem negativen Vorzeichen behaftet sind. Die Kombinationen mit positiven Vorzeichen werden über eine Positive-Strom-Sammelleitung 205 und die mit negativen Vorzeichen über eine Negative-Strom-Sammelleitung 207 zu je einem ObertragsaufSchubaddierer 209 bzw. 211 weitergeleitet. Die übertragsaufSchubaddierer 209 und 211 sind " untereinander gleich und besitzen eine baumartige Struktur, wie in einem der folgenden Abschnitte noch ausführlicher beschrieben wird. Der übertragsaufSchubaddierer 209 bildet die Summe der Kombinationen mit positivem Vorzeichen und liefert diese zur Sammelleitung 215. Ebenso erzeugt der übertragsaufSchubaddierer 211 die Summe der logischen Kombinationen mit negativem Vorzeichen und liefert diese an die Sammelleitung 217. Der mit 213 bezeichnete Block besteht aus einem Subtrahierwerk, das zur Subtraktion der Summe des negativen Stromes von der des positiven Stromes dient. Dieses Subtrahierwerk kann in einer bekannten Weise ausgebildet sein. Im dargestellten Beispiel besteht es aus einer Inverterschaltung 219, die den negativen Strom bitweise invertiert, um so das eine Komplement der im negativen Strom enthaltenen Summen zu bilden. Der Ausgang der Invertierschaltung ist

009846/1583

über die Saaaelleitung 221 mit einen Eingang eines binären Addierwerkes 223 verbunden, dessen anreiter Eingang an die Sammelleitung 215 angeschlossen ist, Über die der positive Strom zugeführt wird. Ober eine Leitung 225 kann den Addierwerk 223 ein Obertrag in die niedrigste Addierwerkstelle In der bei Subträhierwerken bekannten Weise zugeleitet werden. Der Ausgang des Subtrahierwerkes 213 liefert die Polynominalkoeffizienten der Vielfachen von 2 des Reziprokwertes R vom Divisor, nämlich Rq, R-, ... R₁₁, auf einer Sammelleitung 227. Diese Reziprokwerte können daraufhin als Multiplikandeneingang eines binären Multiplizierwerkes 229 verwendet werden,' während die Koeffizienten der Vielfachen von 2 des Dividenden, nämlich N_Q, N^, ... Ν_χ, auf einer Sammelleitung 231 als Multiplikatoreingang des Multiplizierwerkes 229 dienen. Hierbei ist eine rechtzeitige Ausrichtung erforderlich, um die ursprüngliche linksseitige Ausrichtung nach m in Gleichung (1) zu berücksichtigen.

Nachfolgend wird der Aufbau der logischen Schaltung 203 erläutert. Diese Schaltung besteht aus Zwei-Weg-, Drei-Weg-, Vier-Weg-, ... UND-Schaltungen für die Koeffizienten der Vielfachen von 2 im Divisor, wie die Fign. 2, 3 und 4 zeigen. Die Eingangsleitungen im oberen Teil dieser Figuren sind den verschiedenen Koeffizienten der Vielfachen von 2 im Divisor D zugeordnet; sie entsprechen der Sammelleitung 201 von Fig. 1. Die seitlichen Eingänge der Schaltungen von Fig. 3 und 4 sind die Ausgangsleitungen der Zwei-Weg- und Drei-Weg-UND-Schaltungen von Fig. 2 bzw. 3, wie aus den Figuren ersichtlich ist. Unter Bezugnahme auf die Gleichungen (20) und (21) sei daran erinnert, daß der Reziprokwert R durch Addition der nach der logischen Funktion UND miteinander verknüpften. Koeffizienten der Vielfachen von 2 im Divisor gebildet wurde. Diese UND-Funktionen werden in der Schaltung nach den Fign. 2 bis 4 erzeugt. Beispielsweise erscheint auf Leitung 321 in Fig. 2 die Verknüpfung ϋ_χ D₂, auf Leitung 325 die Verknüpfung D₂ D₃, auf Leitung 331 die Verknüfung D- D. usw. Die Drel-Weg-Kombinationen und Vier-Weg-Kombinationen werden in ähnliche*, waise in der Schaltung von Fig. 3 erzeugt. Aus Gleichung

0 0 9 8 4 6/1583

(21) let ersichtlich, daß der Ausdruck für den Reziprokwert R unterteilt werden kann in alle positiven Elemente und alle negativen Elemente, die in ihrer Gesamtheit als positiver (Daten-) Strom und negativer (Daten-) Strom auf den Sammelleitungen 205 und 207 bezeichnet werden kann. Die Ausgangsleitungen der logischen Schaltung 203 werden dementsprechend zu zwei Gruppen zusammengefaßt. Zum Beispiel sind die Leitungen 301 und 321 von

-2 Fig. 2 ausgesondert als Eingänge für die Koeffizienten 2 im positiven Strom (Sammelleitung 205). Ebenso ist die Leitung von Fig. 2 ausgesondert als Eingang für 2 im positiven Strom. Unter Bezugnahme auf den negativen Strom von Gleichung (21) ist aus Fig. 2 ersichtlich, daß der Koeffizient für 2 D. auf Lei-

-2 tung 301, der Koeffizient für 2 D- auf Leitung 303 sind und der Koeffizient für 2 von D₂ D₁ auf Leitung 321, D₁ auf Leitung 301 und D₃ auf Leitung 305 erhalten wird. Die Koeffizienten der verschiedenen Vielfachen von 2 werden in ähnlicher Weise gebildet.

Bevor die Übertragsaufschubaddierer 209 und 211 beschrieben werden, soll die Funktion eines Übertragsaufschubaddierers kurz erläutert werden, wozu auf Fig. 5 Bezug genommen wird. In dieser Figur ist ein übertragsaufSchubaddierer in vereinfachter Form ' als Block mit drei Eingängen des Gewichtes 2ⁿ dargestellt. Diese Eingänge sind mit X, Y und Z bezeichnet. Ein Übertrageaufschubaddierer ist ein binäres Addierwerk, das die Suune S mit dem Gewicht bzw. der binären Stellenordnung 2ⁿ und den übertrag C mit dem Gewicht bzw. der binären Stellenordnung 2ⁿ erzeugt. Wenn mehr Variable mit einem gegebenen binären Gewicht η zu addieren sind, dann erfolgt diese Addition In einem anderen Addierer, der dem gleichen Binärgewicht bzw. der gleichen Binärstelle zugeordnet ist. Die Gesamtzahl derartiger Addierer bildet In noch zu beschreibender Welse ein® baumartige Struktur. Per übertrag In einem Übertrageauf»chubaddierer hat das binär® Sewieht 2ⁿ , was bedeutet, daß der übertrag als ein Eingangssignal <: -!Vddiererstufe. dient, die dem mlehstfeöher«® BinHrgiwiciit bztf» ί- '■ iülkshetiuöhe-' ren Binärstelle im Obertragsatafschubaddierer sugeordnet ist. Zn

009846/1583

Fig. 5 1st dies durch die nach links gerichtete Abwinklung der Ausgangsleitung für den übertrag C versinnbildlicht. Die vom Übertragsaufschubaddierer ausgeführten Funktionen sind aus der Tabelle von Flg. 5 zu ersehen. Dabei wird die Summe und der übertrag entsprechend den Eingangsvariablen X, T und Z erzeugt.

Die ersten fünf Vielfachen von 2 im Übertragsaufschubaddierer 209 des positiven Stromes werden im folgenden unter Bezugnahme auf Fig. 6 beschrieben. Wie aus dieser Figur ersichtlich ist und wie auch aus Gleichung (21) hervorgeht, 1st der Koeffizient für 2° eine Einheit, die auf Leitung 300 in Fig. 1 erscheint. Aus der Gleichung (21) ist weiterhin zu ersehen, daß kein Koeffizient für 2"¹ la positiven Strom existiert. Der Koeffizient für 2~² ist gemäS Gleichung (21) die Summe von D, und D_ D,. Die Leitungen 301 und 321 bilden daher die Einginge für einen Übertragsaufschubaddierer 401. Der Koeffizient von 2 im positiven Strom ist gemäß Gleichung (21) D, D₁. Die Leitung 231 bildet daher einen EIn-

•J A —4

gang des übertragsaufSchubaddierers 403. Der Koeffizient von 2 ist Im positiven Strom die Summe von D^ D₁, D₃ D₂, D₂ und D₁; Es existieren also vier Variable für diesen Koeffizienten. Drei davon können als Eingänge In der ersten Stufe des übertragsaufschubaddierefs für 2~ dienen, und der vierte kann einen Eingang der zweiten Stufe des übertragsaufschubaddiererbaumes für diese Stelle bilden, im dargestellen Beispiel sind die Leitungen 301, 302 und 325 mit dem Eingang der ersten Stufe des übertragsaufschubaddierers 405 verbunden, während die Leitung 327 an den Eingang der zweiten Stufe des Übertragsaufschubaddierers 407 angeschlossen 1st. Der Koeffizient von 2 im positiven Strom wird durch die Summe von D₅ D., D-, D^ und D_ D, dargestellt. Daher führen die Leitungen 321, 328 und 329 zu den Eingingen des Übertragsaufschubaddierers 409 für 2~⁵.

Die Summe vom Addierer 409 stellt den Koeffizienten von 2~⁵ im positiven Strom auf Leitung 215 dar. Der übertrag von diesem Addierer gelangt zur nächsthöheren Stufe, nämlich zur Stufe 2~⁴. Die Leitung 411 bildet deshalb einen Eingang des übertragsauf-

009846/1583 j«:.'- '.V ORIGINAL {NSPECTED

Schubaddierers 407, welcher die zweite Stufe des übertragsauf-

-4
schubaddiererbaumes für 2 ist. In der gleichen Weise wird die Summe vom Addierer 405 über Leitung 413 zu einem Eingang des übertragsaufSchubaddierers 407 geführt. Ein weiterer Eingang dieses Addierers wird durch die Leitung 327 gebildet. Die Summe vom Addierer 407 auf Leitung 414 stellt den Koeffizienten von 2 im positiven Strom dar. Der übertragsaufSchubaddierer für 2~ besteht somit aus zwei Stufen und die Übertragsausgänge dieser Stufen werden als Eingangsvariable zum übertragsaufschubaddiererbaum für das Vielfache von 2 der nächsthöheren Stelle, im vorliegenden Falle 2 , über Leitungen 417 und 419 weitergeleitet. Der Summenausgang des übertragsaufSchubaddierers 403 auf Leitung 421 liefert daher den Koeffizienten von 2~ für den positiven Strom. Der übertrag des Addierers 403 gelangt zum übertragsaufschubaddierer 401 der nächsthöheren Stufe 2 über Leitung 423. Sie Summe des Addierers 401, die auf Leitung 425 er-

-2 scheint, bildet den Koeffizienten von 2 im positiven Strom.

Der übertrag des Addierers auf Leitung 427 stellt einen Eingang für die nächsthöhere Stufe 2"¹ dar. Da für die Stufe 2^-1 keine weiteren Eingänge existieren, bildet der übertrag vom Addierer 401 den einzigen Beitrag für den Koeffizienten von 2 im positiven Strom. Die Ausgangsleitungen von Fig. 6, die in dieser Figur entsprechend der Darstellung von Fig. 1 zur Sammelleitung 215 zusammengefaßt sind, bilden den Ausgang der übertragsaufschubaddierer schaltung im positiven Strom.

In Fig. 7 ist die übertragsaufschubaddierersschaltung 211 des negativen Stromes für die ersten fünf Vielfachen von 2 dargestellt. Bei einem erneuten Bezug auf Gleichung (21) ist ersichtlich, daß der Koeffizient von 2 = 0, so daß für 2 kein Ausgang von der logischen Schaltung 203 (Fig. 1) im negativen Strom auf Sammelleitung 207 existiert. Der Koeffizient von 2~^l ist D , so daß die Leitung 301 ein Eingangssignal zum Halbaddierer 501 liefert. Ein Halbaddierer anstelle eines übertragsaufSchubaddierers wird in diesem Falle deshalb verwendet, da für den Koeffizienten von 2 nur zwei Variable existieren anstelle der Üblichervreise

0098 4 6/1583

_2 vorhandenen drei Variablen. Der Koeffizient von 2 In Gleichung

(21) ist D-. Dementsprechend liefert die logische Schaltung 203 für 2~ ein Ausgangssignal auf Leitung 303 zum negativen Strom. Die Leitung 303 ist mit dem Übertragsaufschubaddierer 503 verbunden. Der Koeffizient von 2~ im negativen Strom ist die Summe von D₂ D., D. und D₃, weshalb die Eingänge eines Übertragsaufschubaddierers 505 durch die Ausgangsleitungen 305, 301/ 321 der logischen Schaltung 203 gebildet werden. Der Koeffizient von

-4
2 im negativen Strom ist die Summe von D₃, D., D- D. und D₄.

Dementsprechend sind die Eingänge eines übertragsaufschubaddierers 7 die Leitungen 307, 321 und 323 von Fig. 2. Der Koeffizient von 2 im negativen Strom ist die Summe von D., D₃ D₃ D., D₃ D. und Dc* Dementsprechend liefert die logische Schaltung Eingangssignale über Leitungen 309, 323 von Flg. 2 und 357 von Fig. 3 zu einem übertragsaufSchubaddierer 509. Außerdem bildet die Leitung 301 einen Eingang eines Halbaddierers 511, dessen zweiter Eingang mit dem Summenausgang des Addierers 509 über eine Leitung 513 verbunden ist. Der Summenausgang des Halbaddierers 511 ist der Koeffizient von 2 , der über Leitung 515 zur Sammelleitung 217 gelangt. Der Übertragsausgang des Halbaddierers 511 sowie der Übertragsausgang des Addierers 509 werden über Leitungen 513, 515 zum nächsthöherstelligen Vielfachen von 2 übertragen und bilden dort die Eingänge für einen übertragsaufschubaddierer 519, der die zweite Stufe des übertragsaufschubaddierer-

-4

baumes für die Position 2 darstellt. Der Summenausgang des Übertragsaufschubaddierers 507 ist über eine Leitung 517 mit dem dritten Eingang des Addierers 519 verbunden. Der Summenausgang des Addierers 519 liefert den Koeffizienten für 2 im negativen Strom auf Leitung 521 der Sammelleitung 217. Der Übertragsausgang 522 des Addierers 519 ist zusammen mit dem Übertragsausgang 525 des Addierers 507 zur nächsthöheren Stelle geführt. Beide bilden die Eingänge des übertragsaufachubaddlerers 529. Der Sumj>t*enausgang des Addierers 505 ist der dritte Eingang des Addierers 529. Auf dem Sumraenausgang 531 des Addierers 529 tritt der Koeffiaii*-*¹ von 2 auf. Der Übertrageausgang 533 des Addierers 529 sowie de Übisrt "agaausgang 535 de« Addierers 505 sind zum n&chst-

0098-46/1583 BAD₀BiGtNAL

höherstelligen Vielfachen von 2 geführt und bilden Eingänge des übertragsaufSchubaddierers 503. Ein weiterer Eingang dieses Addierers wird durch Leitung 303 gebildet, welche die einzige Leitung für 2 im Ausgang der logischen Schaltung 203 innerhalb des negativen Stromes ist. Der Summenausgang 537 vom übertragsaufechubaddierer 503 liefert den Koeffizienten von 2~ zur Sammelleitung 217. Der Obertragsausgang 539 des UbertragsaufSchubaddierers 503 gelangt zur nächsthöheren Stelle und bildet dort einen Eingang für den Halbaddierer 501, dessen zweiter Eingang die Leitung 301 ist. Die Summe des Halbaddierers 501 stellt den Koeffizienten für 2*"¹ dar, der über Leitung 541 der Sammelleitung 217 in den positiven Strom gelangt. Der Obertragsausgang 543 des Halbaddierers 501 wird weitergeführt zum nächsthöheren Vielfachen von 2 und ate!
tung 217 dar.

von 2 und stellt dort den Koeffizienten von 2 in der Sammellei-

Eine Schaltung zur bitweise» Invertierung, wie sie allgemein bei 219 in Fig. 1 gezeigt 1st, kann einen Inverter für jede Leitung in der Sammelleitung 217, wie beispielsweise 545, 547, ..., 557 enthalten. Dis Ausgang© dieser Inverter sind zur Sammelleitung 221 zusammengefaßt, die den Eisgang das negativen Stromes zum . Addierer 223 von Fig. 1 bildet. Die Sammelleitung 215 stellt den Eingang des positivem Stromes am Addierer 224 dar. Ein übertrag für die niedrigste. Stelle dieses Addierers wird über Leitung zugeführt, zom Zwecke der JtasfSltaHig einer Subtraktion. Der Ausgang des binären'Addierers 223 ist der Reziprokwert R, bestehend aus den Koeffizienten R^ R₁, ..., R--, welches die Koeffizienten der entsp7echeiK!©n aGfatiwsa Vielfachen von 2 sind» Wie aus Gleichung ClS) @s:si©fetXiefe ist, feestetsfe der Ressiprokwert R aus 1 4· (Koeffizienten äos raefsfeiwea Vielfachem von 2). Dies bedeutet, daß dl© SiffQsn ä@a leslpr©kwert©s von der SiiameII©ittm§ 227 erhalten M€)%&em kQtsisoi®, BaE¹ Eoasipjrokwert ist entweder 1,OCK)O ...* η aia gaasasr %kmt ist« «älireaä im a»ter@ß ?nlle der Rezi-r jt 0,R-. R₀. Rr-, c oo ο s ILisfe» veraehoben söl&tif aus? binärem

a. 4 .'-■ Ei

t€,l&3i 0 ws. F±,Q H3£?«p£fe§li@!s© iiiissielitaisf won 0 te bezug «raf R Ia <®>\®l®Mm§ U) m ^ssiefäe!?«s, tw^®i

der Wert N effektiv 1,0000 ... ist. Dies bedeutet, daß die Ziffern des Reziprokwertes um m Positionen nach links verschoben werden müssen, wenn m in Gleichung (1) positiv war, oder um m Positionen nach rechts verschoben werden muß, wenn m negativ war. Sofern es erwünscht ist«den Quotient einer Division zu bilden, werden die unverschobenen Ziffern R₀ R. R-t ... K. als Eingangssignale für das binäre Multiplizierwerk 229 benutzt, wie in Fig. 1 gezeigt. Hierbei bilden die Koeffizienten der Vielfachen von 2 des linksseitig justierten Dividenden den zweiten Satz Eingangssignale des Multiplizierwerkes. Das binäre Multiplizierwerk'229 kann in einer für sich bekannten Heise ausgebildet sein. Sein Ausgang, der in Fig. 1 als Sammelleitung 233 bezeichnet ist, lie-.fert die Koeffizienten der Vielfachen von 2 des Quotienten, nämlich Q_A, Q., ..., Q„. Der Quotient kann unter Berücksichtigung ui η

des ursprünglichen Ausrichtungsfaktor in Gleichung (1) um den Faktor m normalisiert werden.

Nachfolgend wird anhand eines Divisionsbeispiels die Arbeitsweise der Einrichtung von Flg. 1 beschrieben. Es wird dabei auf die Eingangs- und Ausgangsleitungen der Schaltungen in den Fign. 6 und 7 Bezug genommen.

Beispiel

N = 21=10101 = O0IOIOIX2⁵. \ D = 1.75 = 1.11 - 0.111x2^x j

N = 10101.0000,

= .10101 x2^:

D - 1.1100000 - .111000 .

x2

IJ

Ausrichtungsfaktor für den Quotienten ist m = 4

•^D0^Dl^D2^D3^D4^D5

Der erwartete Reziprokwert lautet:

R =_1_ --=■ 1.OQGPOOO... D

O.IOOICOIOOIOOIOC...

1,1100000...

Ov 3 S '-6 "'■ 1 583

Für diesen Fall gilt:

« 1 D₁ = 1 D₂ '- 1 D₃ = D₄ « D₅ = ... . 0

Die logische Schaltung 203 liefert folgende Signale:

Fig. 2, Leitung 321 D₂ D₁ » 1 Fig. 2, Leitung 301 D. = 1 Fig. 2, Leitung 303 D₂ ·» 1 (alle anderen Ausgänge sind 0)

Wie die Eingänge und Ausgänge in den Fign. 6 und 7 zeigen und wie auch aus der Tabelle von Fig. 5 ableitbar ist, liefern die Addierer 209 und 211 die folgenden Ausgangssignale:

Positiver Strom-Sammelleitung 215: 1.10101 Negativer Strom-Sammelleitung 217: 1.00011

Dementsprechend erscheint am Ausgang des binären Addierwerkes 223 in Fig. 1:

Positiver Strom: 1.10101 (215 von Fig. 6)

Inversion des negativen Stromes (NS) 0.11100 (221 von Fig. 7)

übertrag in die niedrigste Stelle +.00001 (225 von Fig. 1)

Reziprokwert R 0.10010

^R1^R2^R3^R4^R5

Der errechnete Reziprokv/ert ist somit R = 0.10010 ...; er'besteht aus den ersten 5 Ziffernstellen des oben angegebenen er

009846/158 3

warteten Reziprokwertes. Wie bereits erwähnt, kann eine größere Genauigkeit erzielt werden, indem die Baumstruktur der Addierer 209 und 211 auf eine größere Stellenzahl ausgedehnt wird. Dies kann in der aus den Schaltverbindungen der Fign. 6 und 7 ersieht-

liehen Weise geschehen.

Zum erläuterten Beispiel ist noch zu bemerken, daß für den Reziprokwert keine Ausrichtung erforderlich ist, da ein Reziprokwert-Nenner stets 1.0000 ... ist und im vorliegenden Beispiel D den Wert 1.1100 ... hatte. Die Binärstellenpunkte im Zähler und in D waren ursprünglich linksseitig justiert, weshalb m für den Reziprokwert 0 1st. IM den Quotienten zu erhalten, werden die unverschobenen Ziffern des Reziprokwertes im Multiplizierwerk 229 mit dem Dlvident N multipliziert. Das am Ausgang 223 des Multiplizierwerkes 229 erscheinende Resultat ist um vier Stellen in bezug auf den Binärstellenpunkt auszurichten, da für den Quotient gilt: m = 4. Nach dieser Verschiebung ergibt sich als endgültiges Resultat der Binärwert von 12.

Ein zweites Ausführungsbeispiel gemäß der Erfindung ist in den Fign. 8 und 9 dargestellt. Die Pn-Ausgänge von Fig. 8 bilden die Pn-Eingänge von Fig. 9. Fig. 8 ist eine schematische Darstellung einer Schaltungsrealisierung der Gleichung (11). Die Anordnung hat teilweise den Charakter einer Serienschaltung, da beispielsweise P₃ erst gebildet werden kann, nachdem P. und P vorliegen. Ebenso kann P. gebildet werden, nachdem P. vorliegt usw. Die Schaltungen 23 in Fig. 8 führen eine Addition durch und können als binäre Addierer ausgebildet sein, beispielsweise in Form einer übertragsaufschubaddierer-Baumstruktür. Die Schaltungen führen eine Multiplikation aus und können als binäre Multiplizierwerke ausgebildet sein. Demzufolge können die P -Werte in Binärform zugeführt werden, wobei negative P -Werte als Zweierkomplement auftreten.

Die Flg. 9 ist die Schaltungsrealisierung der Multiplikation von:

009846/1583

(P₀+P₁2'"¹+P₂2""²+P₃2"³+ ...) X

wie durch Gleichung (14) vorgegeben ist. Da P und N in Binär-

n η

form vorliegen, kann die Schaltung von Fig. 9 in für sich bekannter Weise ein binäres Multiplizierwerk mit direktem Signaldurchlauf sein. Ein Divisionsbeispiel für das zweite Ausführungsbeispiel wird nachfolgend erläutert:

Beispiel;

25 _{β 5} 11001 _β 0.11001 _χ ^2) 5 00101 0,10100

N₀=I D₀=I

N₁=I D₁=O

N₂=O D₂=I

N₃=O D₃=O

Ν_Λ=1 D_A=0

4 , 4

=-(D₁P₀)=-(0xl) =0 ^{er iD}2^P0^+Dl^Pl⁾⁼"'

⁼⁰ ⁼" (0+0-1x1+0) =1

P-e»(..,.+D_oP- +D₁P-)=- (1x0+0) -0

3 C i X 4

Ö0984S/1583

P₇- (.....+D₂P₅+D_XP₆)=-(1x0+0)=0 P₈-( +D₂P₆ +D₁P₇)=- (-lxl+0)=l

P₉- (.... .+D^+DjPg) ^- (1x0+0) =-0=0

P₁₀-(. . . .+DjjPg+DjPj) — (lxl+0)—1

etc·

^qi^epo^Ni^+pi^No^e(lxl)el

q₂-P₀M₂+P₁N₁+P₂M₀-(0+0+(-1)xl)=-1

^<34^epO^N4^+pl^N3^+p2^N2^+P3^Nl^+P4^N0^{s ί1+0+0+0+1)}

^q5^tsP0^N5^+Pl^N4^+P2^N3^+P3^N3^+P4^Nl^+P5^N0" (0+0+0+0+1+O)-I

^6^βΡ0^Ν6^+Ρ1^Ν5^+Ρ2^Ν4^+Ρ4^Ν2^+Ρ5^Ν1^+Ρ6^Ν0⁼ (0+0+(Ix-I)+0+(-1)+)—2

^q8^=P0^N8^+Pl^N7^+P2^N6^+P3^N5^+P4^N4^+P5^N3^+P6^N2^+P7^Nl^+P8^N0 =

(D=I

^lö^P0^Nl5^Pl^N9^+P2^N8^+P3^N7^+P4V^P5^N5^+P6^N4^+P7^N3^+P8^N2^+P9^Nl +P₁₀N₀=(-1-1)=-2

etc. 0095*67.1 583

2019452

Werden die Werte q in binärer Form den richtigen Vielfachen von 2 zugeordnet, so ergibt sich:

1.0 .1 101.0000000«

ι · ι ' I I	-1 ι	-1	I I	0	I I . I	1	₍	-1	ι	•
ι !		1	I · I		I I	-1		1
		I		I I				I I I ' I
		I »		I I				0
			I I	I
		I o ⁱ





I

0 «= 5

Eine weitere Vereinfachung bzw. andere Ausführungsformen des erfindungsgemäßen Verfahrens können unter Anwendung bekannter Optimierungsverfahren mit Hilfe von logischen Wahrheitstafeln bzw. von Karnaugh-Tafeln entwickelt werden. Da derartige Verfahren dem einschlägigen Fachmann bekannt sind, erübrigt es sich, an dieser Stelle weiter darauf einzugehen.

■009846/1583

Claims

PATENTANSPRÜCHE

, 1/ Arithmetische Einrichtung zur Bildung des Reziprokwertes einer binären Zahl, gekennzeichnet durch eine logische Schaltung (203; 1 bis 11, 21) zur Bildung der UND-Funktionen vorbestimmter Binärziffern der Zahl und durch eine Addierschaltung (209, 211, 213; 23) zur stellengerechten Summierung der UND-Funktionen,
2. Einrichtung nach Anspruch 1, gekennzeichnet durch eine logische Schaltung (203) zur Bildung der UND-Funktion vorbestimmter Binärziffern der Zahl, durch eine Schaltung (205, 207) zur Auswahl und Trennung der UND-Funktionen nach positiven und negativen Komponenten, durch je ein Addierwerk (209, 211) für die positive und die negative Komponentengruppe zur gleichstelligen Summierung der Komponenten sowie durch ein Subtrahierwerk (213) zur Subtraktion der Summe der negativen Komponentengruppe von der Summe der positiven Komponentengruppe.
3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die logische Schaltung (203) die binären Elemente D_ D. D₂ D , ..., D„ einer linksseitig ausgerichteten Zahl zu

geführt erhält und aus diesen durch selektive UND-Verknüpfung die Komponenten des Ausdruckes für den Reziprokwert R der Zahl

R=I₊ (

• 009846/1583

- 26 -

erzeugt.
4. Einrichtung nach Anspruch 2 und 3, dadurch gekennzeichnet, daß die logische Schaltung durch wenigstens zwei serial gekoppelte Matrizen aus UND-Schaltungen, von denen jede zwei Eingänge aufweist, gebildet wird. .
5. Einrichtung nach den Ansprüchen 2 bis 4, dadurch gekennzeichnet, daß die Ausgänge der logischen Schaltung (203) zu zwei Gruppen zusammengefaßt sind, von denen die eine alle positiven und die andere alle negativen Komponenten des Ausdruckes

R=H (-D₁) 2^+(D₂D₁₊D₁-D₂) 2"2+(D₃D₁-D₂D₁-D₁-D₃) 2~³

2~*

umfaßt, und daß die positiven Komponenten gleicher Stellenordnung in einem ersten Addierwerk (209) und die negativen Elemente gleicher Stellenordnung in einem zweiten Addierwerk (211) summiert werden.
6. Einrichtung nach Anspruch 2 bis 5, dadurch gekennzeichnet, daß das Subtrahierwerk (213) mit einem Eingang an den Ausgang des ersten Addierwerkes (209) und mit dem anderen Eingang an den Ausgang des zweiten Addierwerkes (211) angeschlossen ist.
7. Einrichtung nach Anspruch 2 bis 6_f dadurch gekennzeichnet, daß das erste und das zweite Addierwerk {2ö9_f 211) entsprechend den zu summierenden Komponenten pro Aclcüerwerkstelie

. . mehrere in Serie geschaltete Addiererstufen aufweist, de- · ren Ubertragsau»g|a|& giife #ac><|d<jr den Addiererstufen der

ORfQfm_al

nächsthöheren Addierwerkstelle verknüpft sind.
8. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die logische Schaltung (1 bis 11, 21) die binären Elemente D« D, D- , ..., D , ..., D_u einer linksseitig ausgeo ι 2 η η

richteten Zahl zugeführt erhält und aus diesen die Polynome P
η

V <^D6^P0^+D5^PX^+D4^P2^+I)3^P3^+I)2

etc.

erzeugt, worin die P -Werte den Binärziffern des Quotien-

ten entsprechen.
9. Einrichtung nach Anspruch 8, gekennzeichnet durch eine Matrix aus logischen Multiplikatoren (21), welchen, beginnend mit der zweiten Binärstelle, binäre Addiererstufen (23) nachgeschaltet sind zur Vereinigung der Ausgangssignale der logischen Multiplikatoren mit den zugeordneten Ausgangssignalen der logischen Multiplikatoren aus der nächstniedrigeren Stelle.
10. Einrichtung nach einem der Ansprache 1 bis 9 zur Division von Binärzahlen, dadurch gekennzeichnet, dal) die zur Reziprokwertbildung vorgesehene Zahl der Divisor ist und daß ein binäres Multiplizierwerk (229; 121, 123) vorgesehen ist, dem der Reziprokwert als erster Faktor und der Dividend als zweiter Faktor.zugeführt werden.

009846/1583