DE2018001A1 - Fehlererkennungsschaltung in Datenverarbeitungsanlagen und Datenübertragungseinrichtungen - Google Patents

Description

IBM Deutschland Internationale Büro-Maschinen Geielhchaft mbH ^ ^ Ί ö U U

BöblIngen, 10. April 1970 jo-rz

Anmelderin: International Business Machines Corporation, Armonk, M.Y. IO 504 Amtliches Aktemeichen: Neuanmeldung Aktenzeichen der Anmelderim Docket UK 969 005

Fehlererkennungsschaltung in Datenverarbeitungsanlagen und Datenübertragungseinrichtungen

Die Erfindung betrifft eine Fehlererkennungsschaltung in Datenverarbeitungsanlagen und Datenübertragungseinrichtungen,, mit mindestens einem Paar binärer Register gleicher Stellenzahl, die über eine Vergleicherschaltung miteinander verbunden sind, und mit mindestens einer Datenubertragungs-Sammelleitung.

In elektronischen digitalen Datenverarbeitungsanlagen findet die Übertragung von Daten oft auf Sammelleitungen statt, so daß es verschiedentlich schwierig ist, Fehler in der Datenübertragung zu erkennen, insbesondere, wenn auf die Übertragungs-Sammelleitung gleichzeitig Daten von verschiedenen an die Sam-

BAD ÖR1Ö1NÄL 009846/1768

Haltung angeschlossenen Quellen Obertragen werden. In solchen Fällen sind beispielsweise selbstkorrigierende Codes nicht anwendbar. Selbst wenn es gelänge Codes su entwerfen, die Fehler solcher Art erkennen, so wäre doch dadurch die Quelle eines fehlerhaften Signales noch nicht lokalisiert.

Statt redundante Codes anzuwenden, ist es auch bekannt in der Datenverarbeitung, wichtige Schaltkreise oder Bauelemente zu verdoppeln oder mehrfach vorzusehen. Aber reine Schaltkreisverdoppelung 1st nur ausreichend, das Auftreten eines Fehlers anzuzeigen, jedoch nicht in der Lage, die Fehlerquelle zu lokalisieren oder gar den aufgetretenen Fehler zu kompensieren.

Die erfindungsgemHße Fehlererkennungsschaltung der eingangs genannten Art ist dadurch gekennzeichnet, daß Datentreiber vorgesehen sind, um binMre Daten entsprechend dem Inhalt eines ersten Datenregisters auf eine Sammelleitung hin zu Übertragen, daß erste Datenempfänger vorgesehen sind, welche binSre Daten entsprechend den Daten auf der Sammelleitung zum genannten ersten Datenregister hin übertragen können, daß zweite Datenempfänger zum Obertragen von Daten in das zweite Datenregister vorgesehen sind, und daß die Vergleicherschaltung zwischen den beiden genannten Datenregistern so eingerichtet ist, daß sie bei Nicht-Übereinstimmung des Dateninhalts beider Datenregister ein Fehlersignal abgibt.

Weitere Merkmale des Gegenstandes der Erfindung sind den Unteransprüchen zu entnehmen. Docket ÜK 969 005 0 0 9 8 4 6/1768 BAD OR!Q!NAL

■. > 20180Q1

Per mit: der Erfindung erzielbare Vorteil liegt also darin, daß interne fehler in fines Datenverarbeitungssystem erkannt werden können, dap im wesentlichen aus funktionellen Speicheranordnungen besteht und bei dem Paritätsprüfung«! und fehlerkorrigierende Codes nicht anwendbar sind, da die Informationen mehrerer Verarbeitungsgruppen gleichseitig auf und über die Systemhauptleitung übertragen werden.

Die Erfindung wird im folgenden anhand eines Auaführungsbeispieles und der zugehörigen Zeichnungen näher erklärt. Es seigent

Flg. 1 ein Blockdiagraim eines Assoziativspeicher mit

einer erfindungsgemäSen Fehlererkennungsschaltung;

Flg. 2 ein Blockdiagramm für die Anschlußweiae eines

Speichers gemäfi FIg. 1 an gemeinsame Datentlbertragungs-Sammelleitungen;

Fign. 34-4 Zeitablauf diagrame· verschiedener Schaltfunktionen;

Fig. 5 ein Blockdiagramn für einen Teil des Fehlerprüf- und Datenrückgewinnungsverfahrens;

Fig. 6 ein Schaltbild eines Teiles einer ParltStsschaltung und

UK 969 oos 009846/176«

BAD ORIGINAL

Fig. 7 ein Schaltbild eines Teiles einer Vergleicherschaltung.

In Fig. 1 ist eine Assoziativspeicheranlage gezeigt, welche die beiden doppelt vorhandenen Gruppen 1 und 2 mit Wortregistern enthält. Es sind nur drei Wortregister dargestellt, aber es kann natürlich jede Gruppe eine Vielzahl von Registern umfassen. An jedes Wortregister 3 ist ein Wahltrigger 4 angeschlossen, der in einen vorbestimmten stabilen Zustand aufgrund des Inhaltes des zugehörigen Wortregisters 3 gesetzt werden kann, je nach dem Eingangs-Suchargumeht für den Assoziativspeicher. Die Verbindung eines Wahltriggers 4 mit einem Wortregister 3 erfolgt über eine Wortleitung 5, die parallel zu allen Datcnspeicherzellen des Wortregisters führt und ein Signal ausgibt, durch welches der Wahltrigger 4 die vorbestimmte stabile Stellung nur dann einnimmt, wenn der Inhalt des Registers mit dem Eingangs-Suchargument übereinstimmt. Da die Speichergruppe 2 eine Duplizierung der Speichergruppe 1 darstellt, entspricht jedem einzelnen Wortregister 3 in der'Gruppe 1 ein-korrespondierendes Wortregister der Gruppe 2. Dje Stellungen der Wahltrigger 4 jedes solchen Paares von Wortregistern 3 werden in einer Vergleicheranordnung 6 miteinander verglichen, welche dann ein Fehlersignal auf die Leitung 7 gibt; wenn die Stellungen der Trigger eines einander entsprechenden Paares von Wahltriggörn unterschiedlich sind.

UK 9-69-005 009846/t 7*0-8 ^BAD ORIGINAL

Das Fehlersignal auf der Leitung 7 setzt eine Verriegelung 8 und hält damit die Fehleranzeige fest. Die Vergleicheranordnung 6 enthält eine Gruppe von Vergleicher schaltungen 9. von denen jede als ein Eingangssignal die Stellung des Wahltriggers 4 eines Wortregisters 3 der Gruppe 1 aufnimmt. Diese Stellung wird über eine Leitung 10 signalisiert. Das andere Eingangssignal ist die Stellung des Wahltriggers 4 des korrespondierenden Wortregisters 3 der Gruppe 2, die über eine Leitung 11 signalisiert wird. Die Aus- ' gangssignale der Vergleicherschaltungen 9 werden in nicht dargestellter Weise gemeinsam auf die Leitung 7 gegeben.

Mit der Gruppe 1 sind ein erstes Datenregister 12 und ein zweites Datenregister 13 verbunden. Jedes Datenregister verfügt über dieselbe Anzahl von Binärstellen wie ein Wortregister 3, und wie durch die Pfeillinie 14 schematisch dargestellt ist, kann die Datenübertragung in beiden Richtungen zwischen einem der Datenregister 12 oder 13 und einem gewählten Wortregister 3 der Gruppe 1 erfolgen. So ist jedes Datenregister ein Eingabe-/Ausgaberegister der Gruppe 1. Zur Gruppe 2 gehören entsprechend ein erstes Datenregister 15 und ein zweites Datenregister 16, die genauso ausgelegt sind wie die Datenregister 12 und 13. Die Pfeillinie 17 zeigt an, dass die Datenregister 15 und 16 Eingabe-/Aus gäbe register der Gruppe 2 sind. Eine Vergleicheranordnung 18 ver-

UK 9-69-005 0098*6/1£68 . _BAD ORIGINAL

gleicht den Inhalt des ersten Datenregisters 12 mit dem des entsprechenden Registers 15 und den Inhalt des zweiten Datenregisters 13 mit dem des entsprechenden Registers 16. Sie gibt dann ein Fehlersignal auf die Leitung 20, wenn der Inhalt eines Registers eines solchen Paares vom Inhalt des anderen Registers des Paares verschieden ist. Das Fehlersignal auf der Leitung 20 setzt eine Verriegelung 19 und hält damit die Fehleranzeige fest.

W Die Vergleicheranordnung 18 enthält einen ersten Satz von Vergleicherschaltungen, die in Fig. 1 gemeinsam als eine Schaltung 21 dargestellt sind, von denen jede den Dateninhalt einer entsprechenden Binärstelle der ersten Datenregister 12 und 15 vergleicht, sowie einen zweiten Satz von Vergleicherschaltungen, die in Fig. 1 gemeinsam als eine Schaltung 22 dargestellt sind, von denen jede den Inhalt der entsprechenden Stellen der zweiten Datenregister 13 und 16 vergleicht. Die Ausgänge aller Vergleicherschaltungen sind in nicht dargestellter Weise gemeinsam mit der Leitung 20 verbunden.

Zwischen den Datenregistern und jeder der beiden Datensammelleitungen 23 bzw. 24 kann die Datenübertragung in beiden Richtungen erfolgen. Die Datensammelleitung 23 ist an. das zweite Datenregister 13 über einen Satz von Datenempfärigern angeschlossen, die in Fig. 1 gemeinsam als ein Datencrnpfänger 2.5 dargestellt sind.

UK 9-69-005 Ö09846/37&8

' BAD

ro.cu*^fjr.- ■ τ _Λ"...

Durch diese Empfänger werden Daten von der Sammelleitung auf das Datenregister 13 übertragen und durch einen Satz von Datentreibern, i« Fig. J gemeinsam als ein Datentreiber 26 dargestellt, werden Daten vom Datenregister 13 auf die Datensammelleitung 23 übertragen.

Das zweite Datenregister 16, das Duplikat des zweiten Datenregisters 13, ist mit der Datensammelleitung 23 über einen Satz von Datenempfängern verbunden, die in Fig. 1 gemeinsam als Empfänger 27 dargestellt sind. Somit können beide zweite Datenregister 13 und 16 Daten von der Datensammclleitung 23 empfangen; es können jedoch auf die Datcnsammelleitung 23 hin nur Daten vom Register 13 übertragen werden. Die andere Datcnsammelleitung 24 ist'mit dem ersten Datenregistcr 12 nur über den Satz von Datenempfängern verbunden, die in Fig. 1 gemeinsam durch Empfänger 28 dargestellt sind; sie ist aber mit dem Duplikat des ersten Datenregislers," d.h. dem Datenregistcr 15 sowohl über Datenempfänger vcrbuntlenr die in Fig. 1 gemeinsam durch Empfänger 29 dargestellt sind, als auch über einen Satz von Treibern, die gemeinsam durch den Treiber 30 dargestellt sind. Somit können zwar beide erste Register 12 und 15 Daten von der Datensammellcitung 24 empfangen; es können jedoch auf die Datensammelleitung 24 hin nur Daten vom Register 15 übertragen werden.

. _7- bad-

0 0 9 8 4 6/ i^BB - ;■■-■/<■ ■-· ·

Aus einem anderen Blickwinkel betrachtet, kann dieses Verhältnis so dargestellt werden, dass für die Datcnsammelleitung 23 die Speichergruppe 1 die Datenquelle ist und die Speichergruppe 2 der Duplikat-Rückgriff Speichel·, wogegen für die Datensammelleitung 24 die Speichergruppe 2 die Datenquelle ist und die Speichergruppe 1 der Duplikat-Rückgriff speicher,

Die Treiber und Empfänger sind herkömmlicher Konstruktion und

■ werden daher nicht genauer beschrieben. Bei Koinzidenz eines

Taktsignales und des Eingangs signale s einer binären Eins vom Datenregister im !Falle eines Treibers oder von der angeschlos-

; . senen Datenübertragungs«Sammelleitung itti Falte eines Empfänge r s • Überträgt^ei& Treiber oder Empfänger eine binäre Ein*. Wenn das

Datensignal eine binäre Null ist* übertragen Treiber oder Empfänger kein Signal. Selbstverständlich kann auch die Alternative gewählt werden, nur binäre Nullen zu übertragen.

Eine später genauer zu beschreibende Paritätsprüfschaltung 31 empfängt ihr.e Eingangs signale von den Leitungen 32, welche die Empfänger 28 mit dem Datenregister 12 verbinden. Eine weitere Parität s schaltung 33 empfängt als Eingangs signale die Signale auf den Leitungen 34, welche die Empfänger 27 mit dem Datenregister 16 verbinden. Die Paritätsprüf schaltungen 31 und 33 sind in Reihe

UK 9-69-005 - 8 - BAD ORIGINAL

009848/1768

an eine Verriegelung angeschlossen, welche einen Fehler anzeigt, wenn die Parität der Daten auf irgendeiner der Leitungen 32 oder 34 nicht stimmt-

Die UND-Glieder 36 bis 41 in den Verbindungen zwischen den Empfängern und Treibern und den Datensammelleitungen 23 und 24 ermöglichen die Trennung einer oder beider Speichergruppen

von den Sammelleitungen. Wie dargestellt, sind die UND-Glieder · ^

36 bis 38 mit zwei Eingängen ausgerüstet, wobei je einer ein Eingangssignal von einer Steuerleitung 42 empfängt, welches, falls abgeschaltet, die Trennung der Datenregister 12 und 13 und somit der Speicher gruppe 1 von den Datensammelleitungen 23 und 24 bewirkt. In ähnlicher Weise empfangen die UND-Glieder 39 bis 41 ein Eingangssignal von einer Steuerleitung 43, das beim Nichtvorhandensein die Trennung der Datenregister 15 und 16 und somit

der Speichergruppe 2 von den Datensammelleitungen 23 und 24 ™

veranlasst.

Vor der Beschreibung der Arbeitsweise der Fehler er kennungsschaltung wird gezeigt, wie der in Fig. 1 gezeigte Assoziativspeicher in einer grösseren Anlage eingebaut ist. Es wird angenommen, dass mehrere Speicher, die nicht alle Assoziativspeicher zu sein brauchen, parallel an die Datensammelleitungen 23, 24 an-

UK 9-69-005 ' ' - - 9 - BAD

009846/1718 ·

geschlossen sind. In Fig. 2 sind z.B. zwei Assoziativspeicheranlagen, wie sie in Zusammenhang mit Fig. 1 beschrieben wurden, parallel an die Datensammelleitungen 23 und 24 angeschlossen. Die Speicheranlagen sind noch mehr schematisch als in Fig. 1 dargestellt, um den Datenfluss zwischen den Speicheranlagen und den Sammelleitungen besser herauszustellen, und gleichartige Einzelheiten sind in den beiden Anlagen durch zusätzliche Bezeichnungen A und B unterschieden.

Einrichtungen zur Datenübertragung zwischen den Datensammelleitungen 23 und 24 untereinander sind vorgesehen und schematisch als Pufferspeicher 44 dargestellt, der beispielsweise ein Register entsprechender Grosse sein kann. In der Praxis kann die Datenübertragung zwischen den Datensammelleitungen eine Uebertragung durch einen grösseren Speicher, z.B. einen Hauptspeicher, mit Eingangs-ZAusgangsanschlussschaltungen für jede der Datensammelleitungen erfordern. Zur Steuerung der Datenübertragung zwischen den Sammelleitungen über den Pufferspeicher 44 sind herkömmliche (nicht dargestellte) Torschaltungen vorgesehen.

In Fig. 2 ist ausserdem eine zusätzliche Prüfeinrichtung dargestellt, mit der entsprechend nachfolgender Erläuterung sichergestellt wird, dass die Verbindungen zwischen jeder Speicheranlage

BAD ORiQfMAL

UK 9-69-005 - 10 -

00*846/1788

und den Datensammelleilungen in Ordnung sind. Die Parität der Daten auf der Dalensammclleitung 23 wird durch eine Paritätsschaltung 45 hergestellt, deren Ausgangssignal als Eingangssignal einer ähnlichen Schaltung 46 zugeführt wird. Der Ausgang dieser Schaltung 46 ist als ein Eingang mit je einem der Vergleicher 47 ϊ ."

bzw. 48 verbunden, die als anderen Eingang jeweils den Ausgang einer der beiden Paritäts-Erzeuger schaltungen 33A und 33B auf-

weisen. Wenn die Paritäten nicht übereinstimmen, geben die Ver- j

■'■·.■-. - ■ -" ι ™

gleicher 47 oder 48 Fehlersignale auf die Anschlüsse 49 bzw. 50. '<

Diese Paritäts-Prüfanordnung arbeitet ungeachtet dessen, ob die j

Wdrter selbst in einer Speicheranlage die richtige Parität besitzen öfler nicht, Di£ j&ox^nüng dient dazu, die Verbiiidungen zwischen \' ■: ^l

den Speicheranlägen und den Sammelleitungen auf ihre einwandfreie JFunktion zu überprüfen· * ^: :■■■

Nachfolgend wird die Arbeitsweise der Speicheranlage beschrieben. Der Assoziativspeicher hat einen Arbeitsivklue von ewei Phased, nämlich "Suchen" und "Lesen oder Schreiben¹¹. Zunächst sei zur '

Begriffsbildung nur die Speichergruppe 1 beträchtet. In der Suchphase werden die Daten in einem ausgewählten Datenregister 12 oder 13 selektiv mittels einer nicht dargestellten Maskierungsschaltung verdeckt und die unmaskierten Bits werden als Such- _t

argument parallel auf alle Wortregister 3 der Gruppe 1 gegeben.

UK 9-69-005 - 11 -

009046/1768

Da die Maskicrungsschaltung von herkömmlicher Bauweise ist, wird sie hier nicht näher beschrieben. Einzelheiten können beispielsweise dem Schweizer Patent 477.070 entnommen werden. Wenn das Suchargument mit dem Inhalt entsprechender Binärstellen mindestens eines der Wortregister übereinstimmt, gibt die Wortleitung 5 eines jeden dieser Register ein Signal ab, durch welches der angeschlossene Wahltrigger 4 gesetzt wird. Während der Lese- oder Schreibphase wird bei Anforderung eines Lesevorgänges der Inhalt eines jeden solchen Wortregisters 3, dessen Wahltrigger 4 gesetzt ist, gleichzeitig auf ein ausgewähltes Datenregister 12 oder 13 übertragen oder, wenn ein Schreibvorgang angefordert ist, wird der Inhalt eines gewählten Datenregister in jedes Wortregister übertragen, dessen angeschlossener Wahltrigger 4 gesetzt ist. Wenn so mehrere Wortregister gleichzeitig gewählt werden, ist die Leseoperation eine ODER-Operation in Bezug auf den Inhalt der gewählten Register, und eine Paritätsprüfung der Daten im Datenregister nach einer Leseoperation ist deshalb im allgemeinen nutzlos. Anschliessend werden die Daten zwischen dem Datenregister und den Sammelleitungen übertragen.

Eine Besonderheit der Speicheranlage besteht darin, dass eine Betriebsweise "nächsten Wortspeicher wählen" möglich ist. Die Wahltrigger einer jeden Gruppe sind untereinander nach Art eines

UK 9-69-005 -12- BAD₀RIGfNAL

009846/1768

Schieberegisters verbunden, und die Stellung eines jeden Wahltriggers kann in einer folgenden derartigen Operation auf den ■ Wahltrigger des benachbarten Wortregisters übertragen werden, und zwar gemäss der Darstellung in Fig. 1 von oben nach unten. Dise Betriebsweise "Wahl nächster Wortspeicher" wird während der Suchphase durchgeführt und kann mit oder ohne eigentliche Suchoperation laufen und wird von der Le se-/Schreibphase gefolgt.

1. Die Suchphase

Es sei angenommen, dass in beiden doppelt vorhandenen Datenregistern, z.B. in 12 und 15, von denen identische Suchargumente für die Gruppen 1 und 2 zu liefern sind, identische Daten stehen. In einem Anfangs stadium der Suchphase, siehe Fig. 3,werden die Suchargumente zu den Gruppen 1 und 2 geleitet. Nach einer Zeit, die zur Einnahme des Zustandes der Wortleitungen 5 ausreicht, werden Steuersignale abgegeben, welche das Setzen der an die erregten Wortleitungen angeschlossen Wahltrigger bewirken. Kurz nach dem Setzen der Wahltrigger und unmittelbar vor dem Ende der Suchphase sendet gegebenenfalls die Vergleicher anordnung 6 ein Fehlersignal auf die Leitung 7 und setzt dadurch die Verriegelung 8, wenn die Stellungen von an entsprechende Wortregister 3 der Gruppen 1 und 2 angeschlossenen Wahltriggern nicht über-

BAD ORiGtMAL UK 9-69-005 ■ - 13 -

009846/17·· *

einstimmen sollten. Das Auftreten eines Fehlersignales führt zu einem Maschinenstop und zu Massnahmen, den Fehler möglichst zu beheben.

2. Die Lese-/Schreibphase (a) Lesen

Wenn eine Leseoperation verlangt wird, werden die Datenregister zuerst zurückgestellt, falls diese Massnahme nicht durch eine Inhibitschaltung besonders verhindert ist. Die Daten in solchen Wortregistern, welche ihre angeschlossenen-Wahltrigger gesetzt haben, werden simultan auf ein angegebenes Datenregisterpaar, z.B. die Register 12 und 15 ausgelesen. Die Wahl des Datenregisterpaares bringt die Wahl von Datenübertragungs-Sammelleitungen mit sich, da die Register 12 und 15 nur an die Sammelleitung 24 und die Register 13 und 16 nur an die Sammelleitung angeschlossen- sind. Wenn die Stellungen der Speicherzellen in den Datenregistern eingenommen sind, gibt die Vergleicherschaltung 21 ein Fehlersignal ab (siehe Fig. 4) und setzt dadurch die Verriegelung 19, falls der Dateninhalt irgendeiner Binärstelle des Registers 12 vom Inhalt derselben Stelle des Registers 15 abweicht. . · ' BAD ORtGSMAL

UK 9-69-005 - 14 -

009146/171·

Während des letzten Teiles der Lesephase müssen die Daten im Datenregisler auf die Datensammelleitungen übertragen werden und Daten von den Sammelleitungen zur Vorbereitung der nächsten Suchphasc empfangen werden. Zuerst werden die Treiber 26 und 30 eingeschaltet. Die Treiberschaltung ist so ausgelegt, dass sie ein Signal an die angeschlossene Leitung überträgt, welches eine binäre Eins darstellt, wenn die entsprechende Binärstelle des Datenregisters eine binäre Eins enthält, anderenfalls arbeitet der Treiber nicht. Unmittelbar nach Einschalten der Treiberschaltungen werden auch die Empfängerschaltungen 27 und 28 eingeschaltet (siehe Fig. 4). Diese Empfänger sind gemäss Darstellung in Fig. diejenigen, die an die Datenregister 12 und 16 angeschlossen sind, ·

welche nicht selbst Daten vom Register auf eine Sammelleitung übertragen können. Das Datenregister 12 empfängt zu dieser Zeit daher nicht nur binäre Einsen vom Treiber 30, sondern auch die von anderen Speichern auf die Datensammelleitung 24 übertragenen

binären Einsen, wie es in Fig. 2 gezeigt ist, die synchron mittler in Fig. 1 gezeigten Speicheranlage arbeiten. Eine direkte Vergleichsprüfung zwischen den Datenregistern 12 und 15 würde im allgemeinen deshalb zu einer nichtssagenden Fehleranzeige führen.

Daher arbeiten die Vergleicher 21 so, dass sie feststellen, für welche Eins im Register 15 eine Eins im Register 12 steht. Liegt

UK 9-69-005 - 15 - BAD, ORIGINAV

0098A6/176S

hier keine Uebereinstimmung vor, kann daraus geschlossen werden, dass einer der Treiber 30 eine Eins nicht korrekt auf die Sammelleitung übertragen hat. Die an die Sammelleitung 23 angeschlossenen Treiber 26 und Empfänger 27 arbeiten in gleicher Weise. Wenn aber angenommen wird, dass die Register 13 und 16 am Anfang der Lesephase leer sind, arbeiten die Treiber 26 nicht, da das Register 13 keine Einsen enthält, und infolgedessen empfängt das Register 16 nur auf die Sammelleitung 23 durch andere Speicher des Speichersystems übertragene Daten.

Wenn Daten durch die Empfänger 27 und 28 auf die Register 12 und übertragen werden, arbeiten die Paritäts schaltungen 31 und 33 mit diesen Daten und stellen die Parität aller von den Sammelleitungen übertragenen Daten her, die dann auf den jeweiligen Anschluss 35 gegeben wird. Die Signale an den Anschlüssen 35 aller an die Datensammelleitungen 23 und 24 angeschlossenen Speichersysteme werden zu diesem Zeitpunkt mit der Parität der Daten auf den Sammelleitungen verglichen.

Diese zuletzt genannte Parität, siehe Fig. 2, wird durch die Paritäts schaltungen 45 und 46 hergestellt und wird mit den Signalen an den Anschlüssen 35A und 35B in den Vergleichern 47 bzw. 48 verglichen. Wenn die Paritäten nicht übereinstimmen, wird ein

UK 9-69-005 - 16 -

0098A6M768

Fehletfsignal an denjenigen Anschlüssen 49 oder 50 des Vergleichers erzeugt, der die nicht vorhandene Uebereinstimmung entdeckte. DiesiPParitätsprüfung erkennt fehlerhafte Verbindungen zwischen den Sammelleitungen und den Speicher systemen. Wenn genügend Zeit zur Abgabe des Eins-Prüffehlersignales vergangen ist, werden die Empfänger 25 und 29 eingeschaltet, um Daten von den Sammelleitungen auf die Register 13 und 15 zu übertragen. Die Vergleicher 21 und 22 stellen jetzt mit einem Vergleich fest, ob jedes Daten- · ä

registerpaar identische Daten enthält. Ist das der Fall, sind die Datenregister für die nächste Suchphase bereit.

(b) Schreiben

Bei einer Schreibphase werden die Treiber nicht betätigt und somit werden die Vergleicher auch nicht für die Einerprüfungen benötigt.

Zu Beginn der Schreibphase werden Daten von dem gewählten Registerpaar auf diejenigen Wortregister 3 der Doppelgruppe durchgeschaltet, deren zugeordnete Wahltrigger gesetzt sind. Danach werden die Datenregister gelöscht und alle Empfänger gleichzeitig eingeschaltet, so dass nun auf den Sammelleitungen 23 und 25 vorhandene Dnten auf die Datenregister für die nächste Suchphase Überträgen werden. Wie bei der Lesephase wird eine

UK 9-69-005 - 17 -

009846/1763 <

Paritätsprüfung durch Vergleich der Paritäten der Daten auf den Sammelleitungen und der durch die Datenregister empfangenen Daten durchgeführt, und der Inhalt der Datenregister wird durch die Schaltungen 21 und 22 verglichen.

Eine bisher noch nicht erwähnte mögliche Fehlerursache besteht darin, dass eine Treiberschaltung dauernd eine binäre Eins abgibt. Dieser Fehler wird ermittelt durch Anlegen eines Treiber-Sperrsignales an alle Treiberschaltungen aller an die Leitungen angeschlossenen Speicheranlagen und die anschliessende Herstellung der Parität der auf den Sammelleitungen vorhandenen Daten. Diese Parität sollte Null sein, und-wenn sie Eins ist, hat ein Treiber versagt. Diese Prüfung erfolgt am Ende der Suchphase, wenn ein Vergleich der Auswahltrigger möglich ist.

Wenn ein Fehler durch die Schaltung festgestellt wurde, wird eine Fehlerdiagnose versucht und der Fehler nach Möglichkeit behoben. Bei dem nachfolgend beschriebenen System ermöglichen trotz Anschlusses mehrerer Speicheranlägen an dieselben Datenübertragungs-Sammelleitungen die Verwendung der Fehlerverriegelungen 8 und 19 und die Paritätsfehleranschlüsse 49 und 50, von denen jeder einzig für die betreffende Speicheranlage ist, die direkte Ermittlung derjenigen Speieheranlage, von welcher der Fehler

UK 9-69-005 - 18 -

0Q98A6/17B8

ausgeht^ Da viele auftretende Fehler vorübergehender Art sind, wird zuerst versucht, den Speicherzyklus zu wiederholen, in welchem der Fehler auftrat. Diese Wiederholung erfolgt bei Bedarf mehrfach.

Verlauft diese Wiederholung ohne Erfolg, und kann der Fehler einem Datcnfehlcr zugeschrieben werden, wird eine Erneuerung des Wortes versucht. Dazu gehört der Ersatz eines fehlerhaften Wortes durch das Wort von dem entsprechenden Wortregister der Doppelgruppe. Nach der Worterneuerung wird wieder versucht, den Spei eher zyklus zu wiederholen und wenn wiederum kein Erfolg eintritt, wird das Speichersystem von den Sammelleitungen durch Abschalten der Steuerleitungen 42 und 43 getrennt.

Wenn einmal ein Fehlersignal abgegeben wurde, muss festgestellt werden, in welcher Gruppe und zugehörigen Schaltung der Fehler aufgetreten ist. Die Maschine wird gestoppt und die Steuerung einer Fehiersuchroutine übertragen.

Eine binäre Stelle einer jeden Speicher gruppe, die sog. Diagnosespalle 51 (Fig. 5), ist für die Fehlersuche reserviert und ist normalerweise leer. Am Anfang der Fehlersuchroutine, nach mehreren erfolglosen Wiederholungen gemäss obiger Beschreibung,

UK 9_{,⁽}_005 - 19 -

0 0 9 8 4 6/17 68

werden die Stellungen der Wähler in die Diagnosespalten 51 der Gruppen 1 und Z als Kopie übertragen. Eine binäre Eins wird in die entsprechende binäre Stelle von zwei Datenregistern, z.B. 12 und 15, gesetzt und eine Schreiboperation durchgeführt, bei der nur diese Spalte nicht maskiert ist. Gemäss Darstellung in Fig. 5 ergibt sich daraus das Ergebnis, dass eine binäre Eins in die Diagnosespalte der angeschlossenen Gruppe geschrieben wird, wenn ein Wahltrigger 4, dargestellt durch den Buchstaben S, gesetzt ist und dass eine binäre Null in die Diagnosespalte geschrieben wird, wo ein Wahltrigger 4 zurückgestellt ist, dargestellt durch den Buchstaben R. Der Klarheit halber sind nur drei Wählerpaare dargestellt.

Es stehen drei Fehlersignale zur Verfügung, die anzeigen, ob ein Paritätsfehler vorliegt bzw. ob der Inhalt von zwei Datenregistern nicht identisch ist oder ob die Einstellungen von zwei Wahltriggern nicht übereinstimmen. Wenn ein Paritätsfehler vorliegt, kann gemäss obiger Erklärung daraus abgeleitet werden, dass eine Ver-

bindung zwischen der Speicheranlage und den Sammelleitungen schadhaft ist.

Wenn der Fehler nach einer Wiederholung erneut auftritt, ist der Fehler nicht reparierbar und die Speicheranlage wird von den

UK 9-69-005 - 20 -

009846/1768

Sammelleitungen durch Abschalten der Steuerleitungen 42 und 43 getrennt. Wenn in einer Schreibphase der Inhalt von zwei Registern als nicht identisch ermittelt wird und kein Paritätsfehler vorliegt, kann der Fehler dem Datenregister zugeschrieben werden und ist wiederum nicht reparierbar. Die Speicheranlage wird von den Sammelleitungen getrennt. Es verbleiben somit Fehler, die auf die fehlende Uebereinstimmung von zwei Wählern und auf eine Differenz des Dateninhaltes von zwei Datenregistern in einer Lesephase zurückzuführen sind.

Zuerst wird angenommen, dass das Fehlersignal einen Wählerfehler anzeigt. In diesem Fall wird zuerst das Arbeiten der Betriebsweise ^HWahl nächster Wortspeicher" überprüft. Die an die beiden Gruppen 1 und 2 angeschlossenen Wahltrigger 4 werden zurückgestellt und Signale auf die Eingangs Steuerleitungen 52 zum Einleiten der genannten Betriebsweise gegeben und dadurch der (in der Zeichnung) oberste Wähler einer jeden Speichergruppe gesetzt. Anschliessend wird eine Folge solcher Operationen, jedoch ohne Lese- oder Schreiboperation, ausgeführt, damit nacheinander die ganze Kette der Wahltrigger gesetzt wird. Das Ausgangssignal zur Anzeige des eingeschalteten oder gesetzten Zustandes des untersten Wahltriggers erscheint auf entsprechenden Ausgangsleitungen 53. Die Leitungen 53 sind an entsprechende

UK 9-69-005 .- 21 -

009846/1769

Eingänge eines UND-Gliedes 54 und eines ODER-Gliedes 55 geführt. Das Aus gangs signal vom ODER-Glied 55 zeigt an, ob der Einschaltzustand durch mindestens eine Wahltriggerkette gelaufen ist und wird dazu benutzt, um die Folge der Operationen "Wahl nächster Wortspeicher¹¹ zu stoppen. Das Ausgangs signal des UND-Gliedes 54 zeigt an, ob die Einschaltzustände in jeder Kette der Wahltrigger von letzteren auch gleichzeitig und simultan weiter übertragen wurden. Wenn die Ausgangs signale beider Verknüpfungsglieder immer gleichzeitig auftreten, wird angenommen, dass die ^llNächste"-Uebertragsoperation in Ordnung ist. Wenn auch nach mehreren Wiederholungen nur das Ausgangssignal des ODER-Gliedes 55 erscheint, wird angenommen, dass ein nicht reparabler Fehler vorliegt und die Speicheranlage wird dann von den Datensammelleitungen 23 und 24 durch Abschalten der Steuerleitungen 42 und 43 getrennt.

Auch nach Abgabe eines Ausgangssignales durch das UND-Glied 54 besteht die'Möglichkeit, dass die Wahltrigger nicht richtig zurückgestellt wurden, so dass trotz richtiger Uebertragung des Einschaltzustandes innerhalb der Triggerkette eines oder mehrere Wortregister am Ende der Prüfung noch markiert sind, die eigentlich nicht markiert sein sollten. Deshalb wird am Ende der Prüfung der Betriebsweise "Wahl nächster Wortspeicher" eine Le se operation

^{UK 9}-⁶⁹-⁰⁰⁵ ." ²² - SAD QRiGlMAL

009846/1768

durchgeführt, in der nichts in die Datenregisler cingeleson werden sollte. Da es unwahrscheinlich ist, dass in beiden "Nächslcn"-Kellen gleichzeitig derselbe Fehler auftritt, signalisiert dünn die Vergleicheranordnung 18 einen eventuellen Fehler bei der Rückstellung eines Wuhltriggers. Ein derartiger Fehler ist nicht reparabel und führt zum Trennen der Speicheranlage von den Datenübert ragungs-Sammelleitungen gcmäss obiger Beschreibung.

Wenn die Betriebsweise "Wahl nächster Wortspeicher¹¹ für einwandfrei befunden wurde, wird bei der weiteren Fehlersuche im folgenden Schritt der Suchroutine mit Hilfe der Diagnosespalten festgestellt, welche beiden Wähler eines Paares nicht übereinstimmen. Wenn alle Wähler zurückgestellt sind, wird eine Operationenfolge der Betriebsweise "Nächsten Wortspeichcr wählen und auslesen" durchgeführt, wobei die Lesemaske so gelegt wird, dass nur die Eintragungen in der Diagnosespaltc in die Datenregister ausgelesen werden. Eine solche Operation bewirkt, dass während der Wahl- ™

phase zur Markierung die Stellungen der Wähler übertragen werden und dass während der Lesephase der Dateninhalt der so markierten Wortregister entsprechend der Lesemaske in das Datenregister ausgelesen wird. Aus einem später zu erklärenden Grund wird in beide Datenregisterpaare hinein ausgelesen. In diesem Fall wird ein Steuersignal zur Einleitung der Operation auf den Leitungen

UK 9-69-005 .. 23 -

009848/1708 bad original

erzeugt und dadurch das (in der Zeichnung) oberste Paar von Wortregistern zuerst gewählt. Bei Beendigung jeder der aufeinander folgenden Leseoperationen findet jeweils ein Vergleich des Inhaltes beider Datenregister mittels der Schaltungen 21 bzw. 22 entsprechend dem angesteuerten Register statt. Wenn die Dateninhalte der Diagnosespalten voneinander abweichen, wird von den Vergleicherschaltungen ein Signal für die nicht vorhandene Uebcreinstimmung gegeben. Die beiden nicht übereinstimmenden Wahltrigger, die das Wähler-Fehlersignal entstehen Hessen, sind jetzt gefunden. Wenn ein Signal für Nichtübereinstimmung auftritt, wird die Operationenfolge "Nächster Wortspeicher wählen und auslesen" gestoppt und die Maske so verändert, dass nun der ganze Inhalt der Wortregister in beiden Gruppen 1 und 2 ausgelesen werden kann.

Während dieses Auslesens wird die Parität der Wörter in den Registern geprüft durch eine nicht dargestellte an jedes Register angeschlossene Paritätsprüfschaltung. Wenn die Parität beider Wörter übereinstimmt, wird angenommen, dass der Fehler in der Schaltung liegt, die ihren Wähler gesetzt hat, wenn eine Uebereinstimmung zwischen einem Suchargument und dem Inhalt eines Registers während einer Suchphase festgestellt wird. Ein derartiger Fehler ist nicht zu beheben.

UK 9-69-005 .-24-

009846/1768

Wenn die Parität nur eines der Wörter richtig ist, wird das Wort erneuert. Unter der Annahme, dass die Parität des Wortes im Register 15A (Fig. 2) richtig ist und die Parität des Wortes im Register 12A falsch ist, wird das Wort im Register 15A über die Datensammelleitung 24 in den Pufferspeicher 44 geschrieben. Die

Register 12A und 15A werden gelöscht und der Inhalt des Pufferspeichers 44 wird in das Register 12A übertragen. Wenn andrerseits die Parität im Register 15A falsch ist, wird entsprechend der Inhalt des Registers 13A über die Datensammelleitung 23 in den Pufferspeicher 44 und dann über die Daten Sammelleitung 24 in das Register 15A übertragen, das vorher gelöscht worden war.

Da der Wählertrigger noch das markierte Wortregister angibt,

aus dem die falschen Daten gelesen wurden, wird der "erneuerte

Inhalt der Register 12A bzw. 15A, je nachdem, welches den Paritätsfehler enthielt, in die Gruppe 1 bzw. 2 zurückgeschrieben. A

Der Zyklus, in welchem der Fehler auftauchte, wird jetzt noch einmal durchlaufen, und wenn der Fehler immer noch auftritt, wird daraus abgeleitet, dass er in einer der Datenzellen der fehlerhaften Gruppe liegt. In diesem Fall ist der Fehler nicht reparierbar und die Speicheranlage wird abgetrennt.

UK 9-69-005 - 25 -

009846/1788'

Wenn ein Datenregister-Vergleicherfehler in einer Lescphasc signalisiert wurde, wird in einem ähnlichen Fehlersuchverfahren festgestellt, ob der Fehler vorübergehender Art ist, in der Leseschaltung einer Gruppe liegt oder ob es sich um einen Treiber fehler handelt. Es wird angenommen, dass die obige Beschreibung eines Wähler-Fehlersuchverfahrens ausreicht, um die in der Speicheranlage anwendbare Technik der Fehlerbehebung zu zeigen.

Fig. 6 zeigt einen Teil einer Paritätserzeugerschaltung für die Verwendung in der Speicheranlage der Fig. 1. Die Schaltung umfasst eine Anzahl von in Reihe geschalteten Stufen 60, je eine für jedes Bit der Zahl, deren Parität zu erzeugen ist. Eine hereinkommende Parität wird als eine Spannung dargestellt, welche die beiden Leitungen 61 und 62 markiert. Ein Signal auf der Bitleitung 63 stellt ein binäres Datenbit dar und steuert die Ve rzweigungs schaltung aus den Transistoren Tl bis T6 zur Erzeugung eines Paritätssignales auf den Leitungen 64 und 65. Diese dienen als Eingang für die nächste Stufe 60, welche ein Paritätssignal auf die Leitungen 67 und 68, abgeleitet aus den Eingangs Signalen auf den Leitungen 64 und 65 sowie auf der Bitleitung 66 weiter gibt.

Die Verzweigungsschaltung in der linken Stufe der Fig. 6 ist mit einer Strornsenke 69 verbunden. Die erste Ebene besteht aus PNP-

UK 9-69-005 .- 26 -

00984β/1?§9

Transistoren Tl und T2, deren Emitter mit der Stromsenke 69 verbunden sind. Die Bitleitung 63 ist an die Basis des Transistors Tl angeschlossen und hat ausserdem eine Abzweigung 58, die über einen Inverter 59 mit der Bitleitung 63 verbunden ist und an die Basis des Transistors T2 angeschlossen ist.

Die zweite Ebene der Verzwcigungsschaltung umfasst die Transistoren T3 bis T6. Die Emitter der Transistoren T3 und T4 sind λ parallel mit dem Kollektor des Transistors Tl verbunden, während die Emitter der Transistoren T5 und T6 parallel an den Kollektor des Transistors T2 gelegt sind. Die Leitung 61 führt zu den Basen der Transistoren T3 und T6, die Leitung 62 zu den Basen der Transistoren T4 und T5. Die Leitung 64 ist an die Kollektoren der Transistoren T3 und T5 angeschlossen, und die Leitung 65 ist mit den Kollektoren der Transistoren T4 und T6 verbunden. Die Leitungen 64 und 65 sind über entsprechende Widerstände mit — den Potentialen VF verbunden.

Im Betrieb stellt ein Signal auf der Bitleitung 63 eine binäre Eins dar und erfordert eine Paritätsänderung. Der Transistor Tl ist dann leitend. Wenn in diesem Falle die Leitung 61 ein Signal führt und die Leitung 62 nicht und dadurch z.B. eine Einerparität darstellt, dann ist der Transistor T3 leitend und der Transistor T4

UK 9-69-005 - 27 -

0 0 9 8 4 6/1768

nichtleitend. Die ausgehende Leitung 64 führt daher kein Signal und die andere Leitung 65 führt ein Signal, was eine Nullparität darstellt. Wenn die Bitleitung 63 kein Signal führt und eine binäre Null darstellt, führt die Leitung 58 ein Signal und deshalb wird der Transistor T2 leitend. Wenn in diesem Falle die Leitung 61 ein Signal führt und die Leitung 62 nicht, ist der Transistor T6 leitend und der Transistor T5 nicht-leitend, so dass auf der ausgehenden Leitung 64 ein Signal liegt und auf der anderen Leitung 65 nicht. Die Parität wird unverändert auf die nächste Stufe weitergelcitet.

Um die Parität eines Datenwortes z.B. auf gradzahlige Parität zu prüfen, wird ein vorbestimmtes Paritäts-darstellendes Signal auf die Eingangsleitungen 61, 62 der Eingangsstufe 60 gegeben und geprüft, ob diese Signale auf den Ausgangsleitungen 67, 68 der Ausgangsstufe 60 dieselbe Parität darstellen.

Fig. 7 zeigt eine Vergleicherschaltung 70, die sowohl zum Vergleichen der.Eingangssignale an den Anschlüssen 71 und 72 als auch für die Anzeige der Tatsache geeignet ist, dass das Signal an einem gegebenen Anschluss eine binäre Eins darstellt und sich von dem Signal am anderen Anschluss unterscheidet. Eine binäre Eins wird durch ein relativ positives Signal dargestellt. Die

UK 9-69-005 - 28 -

0098^6/1768

Schaltung 70 bildet eine Binärstelle der in Fig. 1 gezeigten Vergleicherschaltungen 21 und 22. Die Vergleicher schaltungen 9, welche die Wählertrigger miteinander vergleichen, können von einfacherer herkömmlicher Konstruktion sein. Die Leitungen 73 und 74 sind parallel an jede der Vcrgleicherschaltungen 70 der Vergleicher 21 oder 22 angeschlossen. NPN-Transistoren TlO und TIl sind zwischen je eine von zwei gleichen KonstaiitStromquellen 75 und 76 einerseits, die darstellungsgemäss 0,05 mA (| liefern, und andererseits eine Stromsenke 77 gelegt, die 0,2 mA aufnimmt. Die Transistoren T12 und T13 sind zwischen je eine der beiden Leitungen 73, 74 und Erde gelegt. Die Basis des Transistors T12 ist an die Konstantstromquelle 75 und die Basis des Transistors Tl3 ist an die Konstantstromquelle 76 angeschlossen. Eine schematisch als Diode 78 dargestellte Begrenzerschaltung ist mit dem Kollektor des Transistors TlO und der

Basis des Transistors T12 verbunden und eine schematisch als m

Diode 79 dargestellte Begrenzerschaltung ist an den Kollektor des Transistors TH und die Basis des Transistors T13 angeschlossen. Je eine der Emitterfolge schaltungen 80 und 81 ist mit einer Leitung 73 bzw. 74 verbunden und führt zu entsprechenden Stromausgangsklemmen 82 bzw. 83. Die Leitung 73 ist so vorgespannt, dass bei nicht-leitendem Transistor T12 oder einem anderen derartigen Transistor einer anderen angeschlossenen

UK 9-69-005 - 29 -

009846/1768 ·

Vergleicherschaltung 70 ein relativ positives Signal am Anschluss 82 erscheint, wogegen bei leitendem Zustand des Transistors T12 ein relativ negatives Signal am Anschluss 82 erscheint. Entsprechendes gilt sinngemäss für den Leitzustand des Transistors Tl3 und die Leitung 74.

Im Betrieb sind, solange die Signale an den Anschlüssen 71 und 72 gleich sind, die Transistoren TlO und TIl im leitenden Zustand, welche Transistoren praktisch als ein Paar linearer emittergekoppelter Verstärker mit einer Konstantenstromquelle in der Art eines Differentialverstärkers wirken. Wegen der unvermeidlichen statistischen Fertigungsstreuungen werden die Transistoren TlO und TH unterschiedliche Ströme ziehen. Die Schaltung ist jedoch so bemessen, dass jeder Transistor mindestens den ganzen Strom zieht, den seine zugehörige Quelle 75 oder 76 liefert, welcher von ihnen auch immer den geringsten Strom zieht. Jeder darüber hinausgehende zusätzliche Strom wird von den Begrenzerschaltungen 78 und 79 geliefert. Wenn gleiche Signale an den Anschlüssen 71 und 72 anliegen, sind die Transistoren T12 und T13 nicht-leitend und infolgedessen die Potentiale an den Anschlüssen 82 und 83 auf ihrem oberen Niveau. Wenn das Signal an einem der Anschlüsse oder 72 abweicht von dem am anderen Anschluss, wird einer der beiden Transistoren T12 oder T13 leitend und bewirkt, dass das

UK 9-69-005 - 30 -

009840/1768

Potential an einem der Anschlüsse 82 oder 83 abfällt. Wenn beispielsweise das Potential am Anschluss 72 absinkt, während das Potential am Anschluss 71 auf seiner Höhe bleibt, liefert der Transistor TlO den gesamten Strom, den die Stromsenke 77 aufzunehmen vermag, mit dem Ergebnis, dass der Transistor Tl 1 abgeschaltet wird und somit der Transistor Tl3 leitend wird. Das Potential am Anschluss 83 sinkt ab, um das Signal AB anzuzeigen.

Wenn die Vergleicher schaltung 70 einfach den Inhalt von zwei Datenregistern miteinander vergleicht, sind die relativ negativen Signale an den beiden Anschlüssen 82 und 83 wesentlich, um einen Fehler zu bezeichnen. Wenn jedoch die Vergleicherschaltung 70 lediglich eine "Einerprüfung" durchführt, wird nur das Signal von einem der Anschlüsse verwendet. Wenn z.B. der Anschluss 71 an eine Binärstelle des Datenregisters 13 und der Anschluss 72 an eine Binärstelle des Datenregisters 16 angeschlossen ist, stellen nur relativ negative Signale am Anschluss 83 einen Fehler dar.

Anstelle von. zwei Datenregistern für jede oben beschriebene Speicher gruppe kann entsprechend der Anzahl der Datenübertragungs-Sammelleitungen, an die die Gruppe angeschlossen werden soll, jede beliebige Zahl von Datenregistern vorgesehen werden.

UK 9-69-005 - 31 -

009846/1766

Claims (1)

1. - 32 -PATENTANSPRÜCHE

   1. Fehlererkennungsschaltung in Datenverarbeitungsanlagen und Datentibertragungseinrichtungen, mit mindestens einem Paar binärer Register gleicher Stellenzahl, die über eine Vergleicherschaltung miteinander verbunden sind, und mit mindestens einer Datenübertragungs-Sammelleltung, dadurch gekennzeichnet, daß Datentreiber (26; Fig. 1) vorgesehen sind, um binäre Daten entsprechend dem Inhalt eines ersten Datenregisters (13) auf eine Sammelleitung (23) hin zu übertragen, daß erste Datenempflnger (25) vorgesehen sind, weiche binär« Daten entsprechend den Daten auf der Sammelleitung (23) sum genannten ersten Datenregister (13) hin übertragen können, daß zweite Datenempfanger (27) zum übertragen von Daten in das zweite Datenregister (16) vorgesehen sind, und daß die Vergleicherschaltung (18) zwischen den beiden genannten Datenregistern (13, 16) so eingerichtet ist, daß sie bei Nichtübereinstimmung des Dateninhalts beider Datenregister ein Fehlersignal abgibt.

   2. Fehlererkennungsschaltung nach Patentanspruch 1, dadurch gekennzeichnet, dafi die zwischen den Datenregistern (13, 16; Fig. 1) angeordnete Vergleichereinrichtung (18) einen Satz Vergleicherschaltungen (22) für jede Binärstelle enthält, und daß sie für die Abgabe eines Fehlersignals auf einer zu einer Verriegelung (19) führenden Leitung (20) bei Nichtübereinstimmung korrespondierender Daten auch nur einer Binärstelle eingerichtet ist.

   Docket UK 969 005 Q₀₉₈₄₆,_17ββ

   3. Fehlererkennungsschaltung nach Patentanspruch 1 und/oder 2, dadurch gekennzeichnet, daft eine Paritltsschaltung (33; Flg. 1) an die vom «weiten DatenempfMnger (27) zum aweiten Datenregister (16) führende Leitung angeschlossen 1st, und daß deren Ausgang su einer Verriegelung (35) fuhrt.

   4. Fehlererkennungsschaltung nach einem oder mehreren der Patentansprüche 1 bis 3, dadurch gekennzeichnet, daß die Datenregister (13, 16; Fig. 1) Elngabe-/Ausgaberegiater eines Datenspeichers sind.

   5. Fehlererkennungsschaltung nach Anspruch 4, dadurch gekennzeichnet, daß der Datenspeicher ein Assoziativspeicher ist.

   6. FehlererkennungsBchaltung nach einem oder mehreren der Patentansprüche 1 bis 5, dadurch gekennzeichnet, daß ein Paar von mit Vergleicherschaltungen (22; Fig. 1) versehenen und an eine Datenübertragungs-Sammelleitung (23) angeschlos- { senen Datenregistern (13, 16) als Eingabe-/Ausgaberegister einem Assoziativspeicher mit zwei Gruppen (1, 2) von paarweise korrespondierenden Hortregistern (3) zugeordnet 1st, wobei das erste Datenregister (13) an die erste Speichergruppe (1) und das zweite Datenregister (16) an die zweite Speichergruppe (2) angeschlossen ist.

   7. Fehlererkennungsschaltung nach Anspruch 6, dadurch gekennzeichnet, daß ein weiteres Paar von mit Vergleicherschaltungen (21; Fig. 1) versehenen und aii eine weitere Daten-

   Docket UK 965 005 009846/1768'

   übertragunge-Saaraelleitung (24) angeschlossenen Datenregistarn (15 _r 12) dem duplizierten,Assoziativspeicher zugeordnet ist, wobei c.us erste Datenregister (15) an die svelte Speichergruppe (Z) und das zweite Datenregister (12) an die erste SpeiGhargrupp® Cl) angeschlossen 1st·

   8. Fehlererkennungeschaltung nach den Ansprüchen 3 und 7, dadurch gekennzeichnet, daß eine Paritätsschaltung (31; Pig. I) an di@ rom zweiten Datenempfänger (28) sum zweiten Datenregist@r C12K führende leitung angeschlossen ist und das deren Ausgang sur gleichen Verriegelung (35) führt.

   9. Fehlererkenmingsschaltung nach einem oder mehreren der Ansprüche 1 bie· S, dadurch gekennzeichnet, daß zwischen beiden Datenübertragungs-Sainraelleitungen (23, 24? Fig. 2) ein Pufferspeicher (4&) eingeschaltet ist.

   nach einem oder mehreren der

   1 bis B_g dadurch gekennseichnet, daß an jede Dat&. iiöerfcragungs~SaiBBMlleitung (23,. 24; Fig. 2) eine

   (45, 4S) angeschlossen ist, dafl deren an einen Vergleicher (47) führt, dmsnmt anderer Elnq&ng der Ausgang der ParitStaschaltung (31/33? Fig. 1) der Paare von Datenregistern (13, 16; 15, 12} ist, vmä äs.3 äm% Vsrgleicher (47) eingerichtet 1st ein ;?asfitltsf@hI@rsigRal asi seinem Ausgang. {49} iu liefern b©i HichtCübsg'aiasfciBOTing der Parität der Daten auf einer

   (23, 24) rait der Paritat der. .Ti μ, 00! ο ο 9 8 4 S /1 7 $ β -_{BAD 0R|G|NAL}

   von den zweiten Datenempfängern (27, 28) zu den «weiten Datenreglstörn (16, 12) gelieferten binären Daten,

   11. j^ehlererkennungsechaltung nach einen oder mehreren der

   Ansprüche 1 bim ΙΟ, dadurch.gekennzeichnet, dafl eine Vergleicheranordnung (6r Fig. 1) vorgeeehen ist, deren jeweils einem ^aar Itorreepondlerender Wortregister (3) zugeordnete Vergleicherschaltungen (9)eingerichtet sind, ein Fehlersignal bei NlchtUbereinstiKBiung der Stellung korrespondierender d Wahl tr lager (4) der beiden Gruppen (1, 2) des* Assoziativ-* Speichers über eine Leitung (7) zu geben, die zu einer Verriegelung (8) ftlhrt.

   12. Verfahren ium Betrieb der Fehlererkennungeschaltung nach einem oder Mehreren der Patentansprüche 1 bis 11, dadurch gekennzeichnet, daß laufend eine Prüfung der Gleichheit des Dateninhalts korrespondierender Register stattfindet, und das wShrend der Übertragung binärer Daten ein blnKrsteilenweiser Vergleich wenigstens einer Art von Binflrwerten (" 1") " in korrespondierenden Signalen auf zwei getrennten Signalwegen erfolgt. .

   13. Verfahren nach Patentanspruch 12, dadurch gekennzeichnet, dafl bei der übertragung binärer Daten von einem ersten Datenregister (13, 15; Fig. 1) zu einer DatenUbertragunge-Saiwnelleitung (23, 24} ,hin zuerst die Datentreiber (26, 30) und simultan die zweiten Datenempfänger (27, 26) zum Setzen der zweiten Datenregister (16, 12) eingeschaltet werden, so dafi

   Dpcket im 969 005 009846/1768

   zwischen den Treibersignalen und den Signalen auf der Sammelleitung eine Einer-Vergleichsprüfung möglich wird, und daß anachlieBend die ersten Datenemnfanger (25, 29) zum Zurückschreiben in die ersten Datenregister (13, 15) entsprechend den auf der Datenübertragungs-Samroelleitung vorhandenen Signalen eingeschaltet werden, ·ο daß die Gleichheitsprüfung -des Dateninhaltes korrespondierender erster und zweiter Datenregister die erfolgreiche Beendigung der Datenübertragung anzeigt.

   14. Verfahren nach Patentanspruch 13, dadurch gekennzeichnet, daß bei der Übertragung binärer Daten von einer Datenübertragungs-Sanmelleitung (23, 24; Fig. 1) zu den Datenregistern (13, 16; 15, 12) hin alle Empfänger (25, 29; 27, 28) gleichzeitig eingeschaltet werden.

   Docket ÜK 969 005

   00 98 4-6/1768