DE1931941C3 - Schaltung zur empfängerseitigen Fehlerkorrektur - Google Patents
Schaltung zur empfängerseitigen FehlerkorrekturInfo
- Publication number
- DE1931941C3 DE1931941C3 DE1931941A DE1931941A DE1931941C3 DE 1931941 C3 DE1931941 C3 DE 1931941C3 DE 1931941 A DE1931941 A DE 1931941A DE 1931941 A DE1931941 A DE 1931941A DE 1931941 C3 DE1931941 C3 DE 1931941C3
- Authority
- DE
- Germany
- Prior art keywords
- detector
- input
- circuit
- voltage
- correlation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
IO
Die Erfindung betrifft eine Schaltung zur empfängerseitigen Fehlerkorrektur bei digitaler Datenübertragung,
bei der in einem Korrelationsdetektor empfangene Codevektoren eines Vektorenblocks einzeln mit
möglichen Codevektoren verglichen werden und danach in einem primären Detektor zu jedem
empfangenen Codevektor derjenige Datenvektor ausgewählt wird, der demjenigen möglichen Codevektor,
Für den beste Korrelation erzielt wurde, zugeordnet ist
Man kann beispielsweise eine Datenfolge eines binären Wortes mit k bits in ein binäres Wort mit η bits
umformen, wobei π größer als Jt ist Der verfügbare Satz
von Codevektoren c\(t) bis Cm(I) ist so groß wie die
mögliche Anzahl von Datenvektoren d\(t) bis dkift),
wobei gilt M = 2*. 2 >
Den Codevektor kann man übertragen. Optimale Verhältnisse liegen vor wenn ein möglichst hoher Grad
von Autokorrelation zwischen den Codevektoren bei einem möglichst niedrigen Grad von kreuzweiser
Korrelation vorliegt. Das bedeutet jo
d (j) · C1 (M d/
>
für alle / und j (i φ j), wobei T die Periodizität eines
Codevektors darstellt.
Der empfangene Vektor y(t) ist unbekannt und wird
in einem Korrslationsdetektor durch Korrelation mit jedem der dort gespeicherten Codevektoren ermittelt.
Zu diesem Zweck ist ein Satz von M Multiplizierern und Integratoren vorgesehen, die insgesamt M Mengen
errechnen, und zwar
(/ = 1,2,3
M).
Das größte z, wird ausgewählt und es wird unterstellt, daß es mit größtmöglicher Wahrscheinlichkeit dem
empfangenen Signal entspricht. Wenn also z5 der größte
Wert ist, dann ist Cs(t)der wahrscheinlichste Codevektor
und der Empfänger wählt dsft) als zugehörigen -,5
Datenvektor aus einem Satz gespeicherter Datenvektoren als den wahrscheinlichsten aus. Ein Empfänger
dieser Art hat einen Korrelationsdetektor mit einem Satz von MCodevektoren.
Es ist auch bekannt, daß man mit Hilfe von t>o
Fehlercoden in einem empfangenen Datenblock feststellen kann, ob dieser Block mit einem Fehler oder
fehlerfrei empfangen wurde. Ein Block von Daten, der eine Folge von ρ Datenvektoren enthält, gelangt zu
diesem Zweck an einen Fehlercodegenerator, der eine μ Gruppe von Sicherungs- oder Prüfbits an den Datenbits
zufügt. Diese Prüf- und Sicherungsbits gestatten es, empfängerseitig festzustellen, ob der Empfang fehlerfrei
oder fehlerbehaftet erfolgte. Ein im Zusammenhang mit
der Erfindung bevorzugt angewendeter Fehlercode ist der sogenannte Bose-Chaudhuri-Code (BCH-Code,
beschrieben im Kapitel 9 des Buches »Error Correcting Codes« von W. W. Peterson, Verlag MIT Press und
Wiley & Sons, Ine, 1961).
Verwendet man nur eine einfache Sicherung, dann ist es empfängerseitig auch nur möglich, das Vorhandenoder
NichtVorhandensein des Fehlers festzustellen. Will man auch den Fehler korrigieren können, dann benötigt
man eine wesentlich größere Sicherung beziehungsweise eine wesentlich größere Anzahl von Prüf- beziehungsweise
Sicherungsbits im Verhältnis zu den zu sichernden Daten- oder Informationsbits.
Aufgabe der Erfindung ist es, eine Schaltung der eingangs genannten Art so auszugestalten, daß auch bei
geringer Sicherung empfängerseitig bei fehlerhafter Übertragung eine Korrektur möglich ist.
Die Erfindung ist gekennzeichnet durch zusätzlich ein sekundärer Detektor zur Auswahl eines sekundären
Datenvektors mit zweitbester Korrelation vorgesehen ist, daß beide Detektoren den Wert, der jeweils
ermittelten besten beziehungsweise zweitbesten Korrelation ermitteln und in Form eines davon abhängigen
Korrelationssignals weitermelden, daß eine Vergleichsschaltung vorgesehen ist, die aufgrund der Korrelationssignale beider Detektoren denjenigen empfangenen
Codevektor des Vektorenblocks ermittelt für den die primär ausgewählte Korrelation der sekundär ausgewählten
am ähnlichsten ist und daß eine von einem für die Überprüfung der Datenvektoren vorgesehenen
Fehlerdetektor ansteuerbare Ersetzerschaltung vorgesehen ist zum Austauschen desjenigen primären
Datenvektors, durch den zugehörigen sekundären Datenvektor, der dem in der Vergleicherschaltung
ermittelten Codevektor zugeordnet ist
Ist der Empfang fehlerfrei, dann ist die nach der Erfindung vorgesehene Korrektur überflüssig. Dem
trägt eine zweckmäßige Weiterbildung der Erfindung Rechnung, die gekennzeichnet ist durch einen Decodierer,
in dem die primären Datenvektoren eingespeist und auf das Vorhandensein eines Fehlers überprüft werden,
der durch eine Fehleranzeige eine Austauschoperation der Ersetzerschaltung auslöst. Nach dieser Weiterbildung
wird der Ersatz zum Zwecke der Korrektur nur ausgelöst, wenn tatsächlich ein Fehler vorliegt.
In der Zeichnung zeigt
Fig. 1 im Blockdiagramm ein bevorzugtes Ausführungsbeispiel
einer Schaltung nach der Erfindung,
F i g. 2 die Schaltung für einen kombinierten primären und sekundären Detektor, der die Eingangsspannungen
nach Maßgabe der positiven Amplitude auswählt und
F i g. 3 eine Abänderung der Schaltung nach F i g. 2 zur Auswahl nach Maßgabe der negativen Amplitude.
Bei der nun folgenden Beschreibung wird zur Erleichterung des Verständnisses von einigen Voraussetzungen
ausgegangen, auf die jedoch die Erfindung nicht beschränkt ist, nämlich:
a. Jeder Datenvektor ist 4 Bits lang.
b. Es wird eine orthogonale Codierung eines 4 Bits umfassenden Datenvektors in einen 8 Bits umfassenden
Codevektor verwendet.
c. In Verbindung mit dieser orthogonalen Codierung wird die eingangs erwähnte Fehlerdetektorcodierung
BCH (63, 52) angewendet. Mit diesem Code können 4 Fehlerbits innerhalb eines 63 Bits
umfassenden Codewortes gefunden werden, wobei das Codewort sich aus 52 Informationsbits und 11
Priifbits zusammensetzt. Außerdem wird ein Blindbit hinzugefügt, so daß sich ein Bitblock von
64 Bits ergibt, umfassend 16 Datenvektoren.
Gemäß Fig 1 ist mit 10 ein Empfänger bezeichnet, der auf empfangene Signale ein codiertes Ausgangssi- ■> gnal }fi) U^d Trcpnimpulse erzeugt, die auf den Leitungen 12 beziehungsweise 14 an den Korrelationsdetektor 16 gelangen. Die Trennimpulse zeigen den Beginn eines jeden empfangenen Codevektors an. Der Empfänger 10 erzeugt außerdem Blockimpulse auf der ι ο Leitung 18 und Bit-Taktimpulse auf der Leitung 17. Die Blockimpulse markieren einen Block von Datenvektoren, der in diesem Beispiel 16 Datenvektoren beziehungsweise 64 Bits umfaßt. Die Blockimpulse können in einem Akkumulator erzeugt werden, der nach je Ί6 r> Trennimpulsen einen Blockimpuls erzeugt. Die Bit-Taktimpulse sind Zeitimpulse, die im Takt der empfangenen Datenbits auftreten. Sie werden aus den empfangenen Daten abgeleitet und dienen zur Taktsteuerung anderer Schaltkreise. _><i
Gemäß Fig 1 ist mit 10 ein Empfänger bezeichnet, der auf empfangene Signale ein codiertes Ausgangssi- ■> gnal }fi) U^d Trcpnimpulse erzeugt, die auf den Leitungen 12 beziehungsweise 14 an den Korrelationsdetektor 16 gelangen. Die Trennimpulse zeigen den Beginn eines jeden empfangenen Codevektors an. Der Empfänger 10 erzeugt außerdem Blockimpulse auf der ι ο Leitung 18 und Bit-Taktimpulse auf der Leitung 17. Die Blockimpulse markieren einen Block von Datenvektoren, der in diesem Beispiel 16 Datenvektoren beziehungsweise 64 Bits umfaßt. Die Blockimpulse können in einem Akkumulator erzeugt werden, der nach je Ί6 r> Trennimpulsen einen Blockimpuls erzeugt. Die Bit-Taktimpulse sind Zeitimpulse, die im Takt der empfangenen Datenbits auftreten. Sie werden aus den empfangenen Daten abgeleitet und dienen zur Taktsteuerung anderer Schaltkreise. _><i
Der Korrelationsdetektor 16 arbeitet in an sich bekannter Weise und erzeugt Korrelationsausgänge
nach der folgenden Beziehung:
Y U) ■ cM) dl
U= 1.2.3 ... M).
In dem Korrelationsdetektor sind alle möglichen Codevektoren c(t), i = 1, 2 ... M gespeichert, wobei M
die Anzahl der Codevektoren ist, die von dem Korrelationsdetektor identifiziert werden können. In
dem Korrelationsdetektor sind M Korrelationskanäle j-, vorgesehen, von denen jeder einen Multiplizierer und
einen Integrator enthält Jeder Korrelationskanal multipliziert das Eingangssignal y(t) mit einem anderen
der gespeicherten Codevektoren und integriert die Ausgänge. Mit dem Beginn eines jeden neuen 4<
> empfangenen Codevektors y(t) schaltet der Trennimpuls die Kapzitäten, die Teile Integratoren sind, ab und
daraufhin kann dann eine neue Korrelationsoperation beginnen. Die Korrelationsausgänge werden bezeichnet
mit 4ί
z, (/ = 1.2 ... Λί).
wobei z, jeweils anzeigt, daß c(t) mit größter
Wahrscheinlichkeit der Richtige der möglichen Codevektoren ist. Mit 20 ist ein primärer Detektor v>
bezeichnet, in welchem die Datenvektoren d(t)b\s (Jm(O
gespeichert sind. Der primäre Detektor tastet denjenigen Korrelationsausgang Zk, der zu der besten
Korrelation gehört und adressiert über die k-ie
Adressenleitung 28 eine Ausgangsentscheidungsschaltung 22, die dann auf der Ausgangsleitung 26 den
Datenvektor dk(t) ausliest.
Diese ausgelesenen Datenvektoren gelangen von der Leitung 26 an ein primäres 46 Bit-Steilen umfassendes
Schieberegister 24, das N = 16 Datenvektoren spei- to
ehern kann. Während in dem primären Detektor 20 der Korrelationsausgang z* der besten Korrelation ermittelt
wird, gelangen gleichzeitig über die Leitungen 72 alle Korrelationsausgänge z, mit Ausnahme des ermittelten
Zk an einen sekundären Detektor 34. Dieser sekundäre
Detektor 34 ermittelt den der besten Korrelation zugeordneten Korrelationsausgang aus den in den
sekundären Detektor eingespeisten Korrelationsausgängen mithin denjenigen Korrelationsausgang z, der
insgesamt der zweitbesten Korrelation zugeordnet ist. Der sekundäre Detektor 34 erzeugt daraufhin einen
Adressenausgang auf der p-ten Adressenleitung 74,
woraufhin der Datenvektor d,/t) aus der Ausgangsentscheidungsschaltung
38 ausgelesen wird. Die Ausgangsentscheidungsschaltung 38 enthält die gleichen Datenvektoren
gespeichert, wie die Ausgangsenlscheidungsschaltung 22. Statt an dieser Stelle zwei Ausgangsentscheidungsschaltungen
22, 38 zu verwenden, kann man auch eine einzige Ausgangsentscheidungsschaltung mit
zweifachen Adresseneingängen und zweifachen Ausgängen vorsehen.
Die Datenvektoren, die aus der Ausgangsentscheidungsschaitung
38 ausgelesen werden, werden sekundäre Datenvektoren genannt, während die aus dei
Ausgangsentscheidungsschaltung 22 ausgelesenen primäre Datenvektoren genannt werden. Die sekundärer
Datenvektoren gelangen in ein sekundäres Schieberegi ster 52, das genauso lang ist, wie das primäre
Schieberegister 24. Nach 16 Korrelationsoperationer enthält das primäre Schieberegister 24 16 primärt
Datenvektoren und das sekundäre Schieberegister 5i die entsprechenden sekundären Datenvektoren. Di«
einzelnen Speicherpositionen der Schieberegister sine über Und-Schaltungen 50 miteinander verbunden, unc
zwar so, daß bei Erregung einer bestimmten Und-Schal
tung zwischen den über diese Und-Schaltung verbünde
nen Registerpositionen ein Austausch stattfindet, unc zwar gelangt jeweils der in der betreffenden Positior
befindliche sekundäre Datenvektor in die Position de: betreffenden primären Datenvektors und ersetzt diesen
Wenn also eine der Und-Schaltungen erregt wird ersetzt ein sekundärer Datenvektor den zugehöriger
primären Datenvektor.
Dieser Ersatz wird nur durchgeführt, wenn in den betreffenden Block von 16 Datenvektoren, der in den
Schieberegister 24 untergebracht ist, ein Fehler vorliegt Ein solcher Fehler wird mit bekannten Methoder
ermittelt Der bevorzugte eingangs erwähnte BCH-Feh lerdetektorcode gestattet es, in einem BCH-Decodierei
58 festzustellen, ob ein solcher Fehler vorliegt. Zi diesem Zweck gelangen vom Ausgang der Ausgangs
entscheidungsschaltung 22 die Datenvektoren über di< Leitung 57 in den Decodierer 58. Der Decodierer 5J
erzeugt, sobald ein Fehler aufgedeckt wird, en Fehlersignal auf seiner in die Und-Schaltung 6(
führenden Ausgangsleitung. Wenn dagegen kein Fehlei vorliegt, erzeugt er ein Ausgangssignal auf seinei
zweiten die Und-Schaltung 62 führenden Ausgangslei tung. Die Und-Schaltungen 60 und 62 werden in
übrigen durch die Blockimpulse am Ende eines jeder Datenvektorenblocks getastet Wenn kein Fehlei
vorliegt dann entsteht am Ausgang der Und-Schaltunj 62 ein Impuls, der über die Oder-Schaltung 66 an di<
Ausleseschaltung 68 gelangt und dort die Auslesung de Daten aus dem primären Schieberegister 24 auslösi
Wenn dagegen ein Fehler vorliegt entsteht am Ausganj der Und-Schaltung 60 ein Signal, das wie weiter untei
noch beschrieben, den Austausch eines primärei Datenvektors durch den zugehörigen sekundärei
Datenvektor auslöst Außerdem gelangt dieses Aus gangssignal der Und-Schaltung 60 über einen Verzöge
rer 64 und die Oder-Schaltung 66 an die Ausleseschal tung 68 und löst dort soweit verzögert die Auslesung de
Daten aus dem primären Schieberegister 24 aus, dal vorher noch genug Zeit bleibt den erwähnte!
Austausch vorzunehmen.
Der primäre Detektor 20 erzeugt auf seiner Ausgangsleitung 30 ein primäres Korrelationssignai.das
proportional ist zu der gefundenen besten Korrelation. Entsprechend erzeugt der sekundäre Detektor 34 auf
seiner Ausgangsleitung 32 ein sekundäres Korrelaüons- ΐ signal, das zu der gefundenen zweitbesten Korrelation
proportional ist. Die Spannung Zk des primären
Korrelationssignals und die Spannung zp des sekundären
Korreiationssignals gelangen an einen Differenzverstärker 36, der ein Ausgangssignal k(zk - zp) erzeugt, ι η
Dieses Ausgangssignal passiert eine der analogen Schaltungen 40 und gelangt dann an den in dieser
Schaltung 40 zugeordneten Speicherkondensator 42. Auf diese Weise wird für jede Korrelationsoperation
eine Differenzspannung gewonnen und diese in einer r> bestimmten der betreffenden Korrelationsopenation
zugeordneten Speicherkapazität 42 gespeichert. Zu diesem Zweck werden die analogen Schaltungen 40
über Schaltimpulse Gl bis G16 entsprechend den
Korrelationsoperationen 1 bis 16 geschaltet. Diese 2ii
Schaltimpulse können in einem Impulszähler 80 erzeugt werden, der die Trennimpulse zählt und bei jedem
Trennimpuls einen Schaltimpuls erzeugt und nach dem 16. Trennimpuls auf Null zurückgeschaltet wird.
Wenn in einem der Datenvektoren des Schieberegi- 2r>
sters 24 ein Fehler aufgedeckt wird, dann wird derjenige Datenvektor ausgewählt, der am wahrscheinlichsten
fehlerhaft ist. Die größte Wahrscheinlichkeit ergibt sich für denjenigen Datenvektor, für den die gespeicherte
Differenzspannung k(zk—zp) am kleinsten ist. Diesen in
Datenvektor wählt der Minimumspannungsdetektor 44 aus, der nach dieser Auswahl eine Ausgangsadressenspannung
auf einer seiner 16 Ausgangsleitungen erzeugt, und zwar auf derjenigen, die dem Datenvektor
zugeordnet ist, für den die Differenzspannung minimal n ist. Mit 46 ist eine Torbank bezeichnet, die durch einen
Fehlerimpuls auf der Leitung 56 eingeschaltet wird und eingeschaltet über die betreffende einer Vielzahl von
Ausgangsleitungen 48 diejenige Und-Schaltung 50 einschaltet, die an diejenigen Schieberegisterstufen
angeschlossen ist, in denen der wahrscheinlich fehlerhafte primäre Datenvektor, beziehungsweise der
zugehörige sekundäre Datenvektor gespeichert sind, so daß daraufhin dieser primäre Datenvektor im primären
Schieberegister 24 durch den zugehörigen sekundären « Datenvektor ersetzt wird.
In Abänderung des beschriebenen Ausführungsbeispiels können die Differenzspannungen auch in
Digitalsignale umgewandelt und digital gespeichert werden. Entsprechend können auch die Korrelationssi- 5<
> gnale auf den Leitungen 30 und 32 digitale Signale sein, in welchem Fall dann der Differenzenverstärker 3ö
durch einen digitalen Subtrahierer ersetzt wird.
Man kann aufgrund der Erfindung unter den angenommenen Bedingungen zusätzlich einen zweiten
Fehler suchen. Zu diesem Zweck kann man, nach dem ein am wahrscheinlichsten fehlerhafter Datenvektor wie
beschrieben ausgetauscht wurde, der. so korrigierten Datenvektorenblock durch den Decodierer 58 rezirkulieren
und prüfen, ob noch ein weiterer Fehler vorliegt, to
Gemäß F i g. 2 sind mit 110,112 und 114 Ausgangsanschlüsse
des dargestellten Detektors bezeichnet und es sind in dieser Zeichnung nur drei solcher Eingangsanschlüsse
sichtbar, wiewohl dieser Detektor in der Praxis sehr viel mehr Stufen mit jeweils einem Eingangsan-Schluß
hat Jeder dieser Eingangsanschlüsse ist an eine Transistorschaltung angeschlossen, die ein Teil des
primären Detektors ist. Der Eingangsanschluß 110 ist an
die Transiätorschaltung mit den Transistoren 120, 126
angeschlossen. Der Eingangsanschluß 112 gehört zu der
Transistorschaltung mit den Transistoren 122 und 128 und der Eingangsanschluß 114 gehört zur Transistorschaltung
mit den Transistoren 124, 130. Alle diese Transistorschaltungen sind dual ausgebildet und in
gleicher Weise aufgebaut. Die Emittoren der PNP-Transistoren 126,128 und 130 liegen an einem Anschluß 116
mit positivem Potential. Die Emitter der NPN-Transistoren 120,122,124 liegen an der gemeinsamen Leitung
132, die ihrerseits an einen Ausgangsanschluß 134 führt. Die Emittoren liegen außerdem über dem Widerstand
173 an einem Anschluß 174 mit negativem Potential. Die AdressenausgangsanschlüEse 136,138,140 liegen an den
Koiiektoren der Transistoren 126,128 beziehungsweise
130. Diese Kollektoren sind außerdem über zugeordnete Widerstände an ein negatives Potential angeschlossen.
Diese primären Detektormittel übertragen die maximale Eingangsspannung an den Spannungsdetektorausgangsanschluß
134 und erzeugen außerdem ein positives Ausgangssignal an einem der Adressenausgänge
136, 138, 140, und zwar demjenigen, der dem Eingangsanschluß, an dem die maximale Eingangsspannung
vorliegt, zugeordnet ist. Es sei angenommen, daß die Eingangsspannung am Anschluß 112 maximal ist,
dann wird der NPN-Transistor 122 vorwärts vorgespannt und die Eingangsspannung am Eingangsanschluß
112 gelangt an den Emitter des Transistors 122, der seinerseits an den Spannungsdetektorausgangsanschluß
134 angeschlossen ist. Die Spannung auf der Leitung 132 ist größer als alle anderen Eingangsspannungen und ist
eine rückwärtige Vorspannung der Basis-Emitter-Verbindung der Transistoren 120 und 124, wodurch diese
gesperrt werden. Die Transistoren 126 und 130, die zu diesen gesperrten Transistoren gehören, sind ebenfalls
gesperrt, so daß die Adressenausgänge 136 und 140 ihren niedrigen Spannungszustand beibehalten. Wenn
der Transistor 122 leitet, schaltet er den Transistor 128 ein und damit den Adressenausgang 138 auf hohes oder
positives Spannungsniveau. Ein positives Spannungsniveau am Adressenausgang 138 zeigt an, daß die
Maximalspannung, die nun am Spannungsdetektorausgangsanschluß 134 vorliegt, über den Eingangsanschluß
112 aufgenommen wurde.
Die Eingangsanschlüsse HO, 112 und 114 liegen außerdem über Leitungen 148,150 beziehungsweise 152
sowie normalerweise geschlossene Schalter 142, 144 beziehungsweise 145 an jeweils zugeordneten dualen
Transistorschaltungen des sekundären Detektors. Die einzelnen dualen Transistorschaltungen dieses sekundären
Detektors sind untereinander und mit denen des primären Detektors, die zuvor beschrieben sind,
identisch, so daß sich eine Detailbeschreibung erübrigt. Die Schalter 142, 144, 146 sprechen auf eine positive
Eingangsspannung auf den Leitungen 154, 156 beziehungsweise 158 an. Wenn zum Beispiel wie oben
beschrieben die maximale Eingangsspannung am Eingangsanschluß 112 vorliegt, dann schaltet die
positive Ausgangsspannung am Adressenausgang 138 den Schalter 144 zu, so daß die Eingangsspannung am
Eingangsanschluß 112 nicht den Schalter 144 passieren
kann und mithin auch nicht an den Eingangsanschluß 132 der zugehörigen Stufe des sekundären Detektors
gelangen kann. Der sekundäre Detektor nimmt mithin die am meisten positive eingespeiste Spannung nicht auf
und muß seine Entscheidung auf die übrigen eingespeisten Spannungen beschränken. Es sei angenommen, daß
die Eingangsspannung am Anschluß 110 größer ist als die am Anschluß 114. Unter diesen Umständen entsteht
am sekundären Spannungsdetektorausgangsanschluß 172 eine Ausgangsspannung, die der Eingangsspannung
am Eingangsanschluß 110 entspricht und es entsteht außerdem ein positives Ausgangssignal am Adressenausgang
116, der anzeigt, daß die zweitgrößte Spannung über den Eingangsanschluß 110 aufgenommen wurde.
Wenn die Schaltung gemäß F i g. 2 als primärer und sekundärer Detektor 20, 34 gemäß Fig. 1 eingesetzt
werden soll, dann liegen die Eingangsanschlüsse 110, 112, 114 an den Ausgängen des Korrelationsdetektors
116, die Adressenausgänge 136, 138, 140 gliedern den ausgewählten gespeicherten Datenvektor in der Entscheidungsschaiiung
22 aus, während die Adressenausgänge 166, 168, 170 entsprechend den ausgewählten
Datenvektor aus der Entscheidungsschaltung ausgliedern. Die Ausgangsspannungen an dem primären
Spannungsdetektorausgangsanschluß 134 und an dem sekundären Spannungsdetektorausgangsanschluß 172
werden dann in den Differenzenverstärker eingespeist.
In Abänderung der beschriebenen Ausführungsformen kann man neben der zweithöchsten Spannung auch
noch die dritthöchste Spannung, die vierthöchste Spannung und so fort in entsprechend ausgebildeten
Detektoren erzeugen. In einem solchen Fall ist zwischen den einzelnen Detektoren jeweils eine Bank von
elektrischen Schaltern, entsprechend den Schaltern 142, 144, 146 vorgesehen, die die in dem Detektor höherer
Ordnung ermittelte maximale Spannung von den nachgeschalteten Detektoren niedrigerer Ordnung
fernhält. Die Schalter 142, 144, 146 sind vorzugsweise elektronische Schalter.
F i g. 3 zeigt ausschnittsweise eine Stufe einer gegenüber der Schaltung aus F i g. 2 dahingehend
abgeänderten Schaltung, daß statt der jeweils maximal
positivsten Spannung die jeweils maximal negativste beziehungsweise zweitnegativste Spannung ausgewählt
wird. Teile, die einander entsprechen, sind in den F i g. 2 und 3 mit den gleichen Bezugsziffern bezeichnet, in
F i g. 3 jedoch mit einem nachgesetzten Strich. Für den NPN-Tansistor 122 ist ein PNP-Transistor 180 vorgesehen
und für den PNP-Transistor 128 ist ein NPN-Transistor 182 vorgesehen. Die Emittoren dieser Transistoren
liegen gemeinsam an einem positiven Spannungspotential 184 statt an einem negativen Potential 174. Die
Schaltung nach F i g. 3 arbeitet im wesentlichen in gleicher Weise, wie die nach F i g. 2 mit der Ausnahme,
daß die am meisten negative Eingangsspannung den zugehörigen Eingangstransistor vorwärtig vorspannt.
Die am meisten negative Eingangsspannung Hegt mithin auf der Leitung 132' und damit am Spannungsdetektorausgangsanschluß
134' vor und spannt alle anderen Eingangstransistoren rückwärtig vor. Es sei darauf
hingewiesen, daß, wenn alle Eingänge positives Potential haben, der am meisten negative derjenige ist,
der das niedrigste positive Eingangspotential hat. Es sei angenommen, daß der Eingangsanschluß 112' das am
meisten negative Eingangspotential aufnimmt. Unter diesen Umständen ist der Transistor 180 leitend und
dadurch wird auch der Transitor 182 leitend. Wenn der Transistor 182 leitet, liegt an dem Adressenausgang 138'
ein negatives Potential, das hier anzeigt, daß das am meisten negative Spaiüiungspotential über den Eingangsanschluß
112' aufgenommen wurde. Die elektronischen Schalter, die die einzelnen Stufen miteinander
verbinden, sind so ausgebildet, daß sie nur dann geschlossen sind, wenn am Steueranschluß ein positives
Potential vorliegt, dagegen geöffnet sind, wenn am zugehörigen Steueranschluß ein negatives Potential
vorliegt. Die Schaltung nach F i g. 3 kann als Minimumspannungsdetektor 44 aus F i g. 1 Verwendung finden.
Hierzu 2 Blatt Zeiclinuimen
Claims (12)
1. Schaltung zur empfängerseitigen Fehlerkorrektur bei digitaler Datenübertragung, bei der in einem
Korrelationsdetektor empfangene Codevektoren eines Vektorenblocks einzeln mit möglichen Codevektoren
verglichen werden und danach in einem primären Detektor zu jedem empfangenen Codevektor
derjenige Datenvsktor ausgewählt wird, der ι ο
demjenigen möglichen Codevektor, tür den beste Korrelation erzielt wurde, zugeordnet ist, dadurch
gekennzeichnet, daß zusätzlich ein sekundärer Detektor (34) zur Auswahl eines sekundären Datenvektors mit zweitbester Korrelation
vorgesehen ist, daß beide Detektoren (20, 34) den Wert, der jeweils ermittelten besten beziehungsweise
zweitbesten Korrelation ermitteln und in Form eines davon abhängigen Korrelationssignals
weitermelden, daß eine Vergleichsschaltung (36,40, 42, 44, 46) vorgesehen ist, die aufgrund der
Korrelationssignale beider Detektoren (20, 34) denjenigen empfangenen Codevektor des Vektorenblocks
ermittelt, für den die primär ausgewählte Korrelation der sekundär ausgewählten am ähnlichsten
ist, und daß eine von einem für die Überprüfung der Datenvektoren vorgesehenen Fehlerdetektor
(58) ansteuerbare Ersetzerschaltung (24, 50, 52) vorgesehen ist zum Austauschen desjenigen primären
Datenvektors, durch den zugehörigen Sekunda- 3<>
ren Datenvektor, der dem in der Vergleicherschaltung ermittelten Codevektor zugeordnet ist.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Vergleichsschaltung (26,40,42,44,
46) aufweist: eingangsseitig eine Differenzschaltung r> (36) zur Erzeugung eines Differenzsignals aus
jeweils den beiden einem Datenvektor zugeordneten Korrelationssignalen, dieser Differenzschaltung
(36) nachgeschaltet Speicher (42) die den einzelnen Korrelationssignalen der Datenvektoren eines Datenblockes
zugeordnet sind und eine für alle Speicher (42) gemeinsame an diese angeschlossene
Detektorschaltung (44) zur Ermittlung desjenigen Speichers (42) mit dem kleinsten Korrelationssignal
eines Datenblockes welche Detektorschaltung (44) v, in Abhängigkeit von dieser Ermittlung die Ersetzerschaltung
(24,50,52) ansteuert.
3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß für die primären Datenvektoren ein
primäres Speicherregister (24) und für die Sekunda- 5»
ren Datenvektoren ein sekundäres Speicherregister (52) vorgesehen ist, und daß diese Register gleich
viele Stufen für je einen Datenvektor aufweisen und daß Stufen gleicher Ordnung beider Register über je
eine Torschaltung (50) miteinander verbunden sind, die eingeschaltet den Ersatz des zugehörigen
primären Datenvektors durch den zugehörigen sekundären Datenvektor bewirkt und aufgrund
eines Adressierungssignals der Detektorschaltung (44) der Vergleicherschaltung eingeschaltet wird. t>o
4. Schaltung nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß der primäre Detektor für jeden möglichen Codevektor einen Kanal mit je einem Eingangsanschluß
(110,112,114) und je einem Adressenausgang *>Γ>
(136, 138, 140) aufweist und daß bei jeder Korrelation eines empfangenen Codevektors eine
F.ingangssnanniing nach Maßgabe der erzielten Korrelation an einen zugehörigen Eingangsanschluß
(110, 112, 114) gelangt und daß die extreme Eingangsspannung an einen für alle Kanäle gemein
samen Spannungsdetektorausgangsanschluß (134) übertragen wird und daß an dem Adressenausgang
(136, 138, 140) des Kanals mit der extremen Eingangsspannung ein Adressensignal erzeugt wird
und daß die Eingangsanschlüsse aller Kanäle des primären Detektors über je einen Schalter (142,144,
146) an Eingangsanschlüsse von zugeordneten Kanälen eines gleichartig ausgebildeten sekundären
Detektors angeschlossen sind und daß ein Schalter durch ein Adressensignal am Adressenausgang des
zugehörigen Kanals des primären Detektors geschlossen wird.
5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die extreme Spannung die am meisten
positive Spannung ist
6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß jeder Kanal des primären Detektors
einen NPN-Eingangstransistor (120, 122, 124) aufweist und daß die Emittoren dieser Eingangstransistoren
an dem Spannungsdetektorausgangsanschluß (134) angeschlossen sind, während jeder
Eingangsanschluß an der Basis des zugehörigen Eingangstransistors liegt und durch eine derartige
Ansteuerung dieser Transistoren, daß nur der mit der positivsten Eingangsspannung beaufschlagte
Eiiigangstransistor eingeschaltet ist und diese positivste Eingangsspannung an den Spannungsdektorausgangsanschluß
überträgt, während alle anderen Eingangstransistoren gesperrt sind.
7. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß für jeden Kanal ein PN P-Adressentransistor
vorgesehen ist, der dem zugehörigen Eingangstransistor und Adressenausgang zwischengeschaitet
ist und leitend ist, wenn auch der zugehörige Eingangstransistor leitend ist und leitend
ein Adressensignal an den zugehörigen Adressenausgang gelangen läßt.
8. Schaltung nach Anspruch 6 und/oder 7, dadurch gekennzeichnet, daß die Kanäle des sekundären
Detektors in gleicher Weise mit Transistoren bestückt und geschaltet sind, wie die des primären
Detektors.
9. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die extreme Spannung die am meisten
negative Eingangsspannung ist.
10. Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß jeder Kanal des primären Detektors
einen PNP-Eingangstransistor (180) aufweist und daß die Emittoren dieser Eingangstransistoren an
dem Spannungsdetektorausgangsanschluß (134') angeschlossen sind, während jeder Eingangsanschluß
an der Basis des zugehörigen Eingangstransistors liegt und durch eine derartige Ansteuerung dieser
Transistoren, daß nur der mit der negativsten Eingangsspannung beaufschlagte Eingangstransistor
eingeschaltet ist und diese negativste Eingangsspannung an den Spannungsdetektorausgangsanschluß
überträgt, während alle anderen Eingangstransistoren gesperrt werden.
11. Schaltung nach Anspruch 10, dadurch gekennzeichnet,
daß für jeden Kanal ein NPN-Adressentransistor(182) vorgesehen ist, der dem zugehörigen
Eingangstransistor und Adressenausgang zwischengeschaltet ist und leitend ist, wenn auch der
zugehörige Eingangstransistor leitend ist und leitend
ein Adressensignal an den zugehörigen Adressenausgang gelangen läßt
12. Schaltung nach Anspruch 10, dadurch gekennzeichnet,
daß die Kanäle des sekundären Detektors in gleicher Weise mit Transistoren bestückt und
geschaltet sind, wie die des primären Detektors.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US74113168A | 1968-06-28 | 1968-06-28 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1931941A1 DE1931941A1 (de) | 1970-01-08 |
DE1931941B2 DE1931941B2 (de) | 1978-09-28 |
DE1931941C3 true DE1931941C3 (de) | 1979-05-23 |
Family
ID=24979529
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19691931529 Pending DE1931529A1 (de) | 1968-06-28 | 1969-06-21 | Schaltung zur empfaengerseitigen Fehlerkorrektur |
DE1931941A Expired DE1931941C3 (de) | 1968-06-28 | 1969-06-24 | Schaltung zur empfängerseitigen Fehlerkorrektur |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19691931529 Pending DE1931529A1 (de) | 1968-06-28 | 1969-06-21 | Schaltung zur empfaengerseitigen Fehlerkorrektur |
Country Status (6)
Country | Link |
---|---|
US (1) | US3559166A (de) |
DE (2) | DE1931529A1 (de) |
FR (1) | FR2014411A1 (de) |
GB (1) | GB1285741A (de) |
NL (2) | NL167819B (de) |
SE (1) | SE346056B (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4001779A (en) * | 1975-08-12 | 1977-01-04 | International Telephone And Telegraph Corporation | Digital error correcting decoder |
DE3134831A1 (de) * | 1981-09-03 | 1983-03-10 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | System zur uebertragung digitaler informationssignale |
US4703486A (en) * | 1984-12-18 | 1987-10-27 | Advanced Micro Devices, Inc. | Communication data encoder/decoder component system architecture |
-
0
- NL NL6909834A patent/NL167819C/xx active
-
1968
- 1968-06-28 US US741131A patent/US3559166A/en not_active Expired - Lifetime
-
1969
- 1969-06-21 DE DE19691931529 patent/DE1931529A1/de active Pending
- 1969-06-24 DE DE1931941A patent/DE1931941C3/de not_active Expired
- 1969-06-26 SE SE9154/69*A patent/SE346056B/xx unknown
- 1969-06-26 GB GB32348/69A patent/GB1285741A/en not_active Expired
- 1969-06-26 NL NL6909834.A patent/NL167819B/xx not_active IP Right Cessation
- 1969-06-27 FR FR6921778A patent/FR2014411A1/fr not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
SE346056B (de) | 1972-06-19 |
NL167819B (nl) | 1981-08-17 |
NL167819C (nl) | |
FR2014411A1 (de) | 1970-04-17 |
US3559166A (en) | 1971-01-26 |
GB1285741A (en) | 1972-08-16 |
NL6909834A (de) | 1969-12-30 |
DE1931941A1 (de) | 1970-01-08 |
DE1931529A1 (de) | 1970-01-02 |
DE1931941B2 (de) | 1978-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2442191C2 (de) | Verfahren zur Fehlerortsbestimmung in einem Arbeitsspeicher und Anordnung zur Durchführung des Verfahrens | |
DE1591223C3 (de) | Automatische Prüfeinrichtung für schnell schaltende, elektronische Schaltkreise | |
DE2060843B2 (de) | Schaltungsanordnung zum Steuern der Übertragung einer vorgegebenen Datenmenge von einer Unterstation zu einer Hauptstation in Fernmeldeanlagen, insbesondere in Fernmeßanlagen | |
DE3603926A1 (de) | Halbleiter-speicherelement | |
DE2230733C3 (de) | Elektronische Digitaluhr | |
DE2302137C3 (de) | Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen | |
DE2739607B2 (de) | Einrichtung zum Verbinden einer Vielzahl von Multiplexsystemen | |
DE1280297B (de) | Korrekturschaltung fuer fehlerhafte Vergleiche bei einem Analog-Digital-Umsetzer | |
DE1931941C3 (de) | Schaltung zur empfängerseitigen Fehlerkorrektur | |
DE3431777A1 (de) | Verfahren zum umsetzen von digitaldaten in ein nrzi-codiertes digitalsignal | |
DE2948126A1 (de) | Digitaler signalprozessor | |
DE2029627B2 (de) | Kompensationsschaltung für eine optische Abtasteinrichtung | |
DE2045557A1 (de) | Vorrichtung zum Auffinden von Daten | |
DE1960755A1 (de) | Frequenzdetektor | |
DE1949942A1 (de) | Schaltung zur Austastung binaerer Impulse | |
DE1574496A1 (de) | Symmetrische Digital-Anzeigeschaltung | |
DE2737350B1 (de) | Einrichtung zur Fehlerbehandlung in einer mikroprogrammgesteuerten Datenverarbeitungsanlage | |
DE2824862A1 (de) | Monolithisch integrierte digitale halbleiterschaltung | |
CH628166A5 (en) | Device for reordering the data signals of successive series of digital signals | |
DE2018001C3 (de) | Einrichtung und Verfahren zur Fehlerpriifung in elektronischen Datenverarbeitungsanlagen | |
DE19616546C1 (de) | Verfahren zur Fehlerkorrektur von Datenbits in Halbleiterspeichern und Halbleiterspeicherchip zur Durchführung des Verfahrens | |
DE1474015A1 (de) | Adressenspeicher | |
DE2261580B2 (de) | Kanalwähler | |
EP0725404A2 (de) | Verzögerungsschaltung | |
DE2622519A1 (de) | Vorwaerts/rueckwaertszaehler zur fehlerueberwachung in pcm-uebertragungssystemen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |