DE19983101B9

DE19983101B9 - Verfahren und Vorrichtung zum Verschachteln eines Datenstroms

Info

Publication number: DE19983101B9
Application number: DE19983101A
Authority: DE
Inventors: Scott L. Baker
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 1998-04-15
Filing date: 1999-04-06
Publication date: 2012-08-23
Anticipated expiration: 2019-04-07
Also published as: US20040008740A1; GB0025152D0; US7324566B2; GB2352367A; DE19983101T1; DE19983101B3; WO1999053638A1; AU3384899A

Abstract

Verfahren zum Verschachteln zweier Datenströme, welches folgende Schritte umfasst: Empfangen eines ersten Datenstroms Schreiben einer Sequenz an Bit-Gruppierungen aus dem empfangenen Datenstrom von einem Datenbus in einen Speicher, wobei die Gruppierungen eine vorbestimmte Größe haben: Extrahieren ausgewählter Gruppierungen aus dem Speicher, indem Gruppierungen in der Reihenfolge des in dem Speicher gespeicherten Datenstroms in Abhängigkeit von einem Signal übersprungen werden; Zuführen der extrahierten Gruppierungen zu einem ersten Multiplexer (MUX); Zuführen der dem ersten MUX zugeführten Gruppierungen zu einem zweiten MUX; Zuführen wenigstens einer weiteren Gruppierung aus dem zweiten Datenstrom zu dem zweiten MUX zwischen dem Zuführen von Gruppierungen von dem ersten MUX zu dem zweiten MUX, wobei wenigstens eine Gruppierung Bits umfasst, die ein Identifizierungskennzeichen in einem virtuellen lokalen Netzwerk darstellen; und Ausgeben aus dem zweiten MUX eines Datenstroms, der sich von in den Speicher geschriebenen Datenstrom unterscheidet.

Description

Die Erfindung betrifft verschachtelte Datenströme, wie Binärdatenströme. Verschachtelte Datenströme entstehen beim Bündeln mehrere Datensignale, die dann zu einem Multiplex-Signal verschachtelt übertragen werden. So ein Verfahren ist aus DE-A-32 48 566 bekannt. Diese Technik wird auch bei der VT Übersetzung in synchronen optischen Netzwerken (SONET) (vgl. US-5,291,485 ) und bei der Datenkommunikation zwischen den Stationen zum Beispiel eines LANs zur Übertragung isochroner Daten (vgl. US-A-5,566,169 ) verwendet.
In einigen Situationen ist es wünschenswert, die Fähigkeit zu haben, Gruppierungen von Bits oder binären Digitalsignalen, wie beispielsweise aus einem Datenstrom, einzufügen oder zu entfernen. Es kann in einigen Situationen auch wünschenswert sein, zwei getrennte Datenströme in einen einzelnen Datenstrom zu verschachteln. Ein Beispiel, wenn auch nicht das einzige Beispiel, bei dem es wünschenswert ist, die Fähigkeit einzuschließen, Gruppierungen an binären Digitalsignalen einzufügen oder zu extrahieren, tritt in Verbindung mit der Identifizierungskennzeichnung von binären Digitalsignalen in virtuellen lokalen Netzwerken (VLAN-tagging) auf, wie in einem Ethernet-konformen System. Das VLAN-Tagging ist als ein kürzlich erschienener Zusatz zu dem IEEE-Standard 802.1 vorgeschlagen worden.
Die WO 97/18657 beschreibt ein Verfahren und eine Vorrichtung zum Anbringen und/oder Entfernen einer virtuellen LAN(VLAN)-Identifizierung zu bzw. von einem Broadcast-Paket, welches von einem Switch zur weiteren Versendung zum gewünschten Empfänger empfangen wurde. Weiteres Hintergrundwissen ist darüber hinaus den Dokumenten DE 3248566 A1 , US 5291485 A , US 5566169 A , US 3781818 , US 5311519 A , US 5663910 A und WO 97/45965 A1 zu entnehmen.
Zusammenfassend kann gemäß einem Ausführungsbeispiel der Erfindung ein Verfahren zum Verschachteln eines Datenstroms wie folgt auftreten. Eine Sequenz an Gruppierungen von Bits oder binären Digitalsignalen aus einem Datenstrom, wobei die Gruppierungen eine vorbestimmte Größe haben, wird von einem Datenbus in einen Speicher geschrieben. Ausgewählte, in dem Speicher gespeicherte Gruppierungen werden einem ersten Multiplexer (MUX) zugeführt. Die dem ersten MUX zugeführten Gruppierungen werden dann einem zweiten MUX zugeführt. Wenigstens eine Gruppierung, die einem dritten MUX zugeführt wird, wird dem zweiten MUX zwischen dem Zuführen von Gruppierungen von dem ersten MUX zu dem zweiten MUX zugeführt.
Zusammenfassend weist gemäß einem anderen Ausführungsbeispiel der Erfindung eine integrierte Schaltung folgendes auf: einen Speicher, eine Vielzahl an Multiplexern und eine Zustandsmaschine. Der Speicher, die Multiplexer und die Zustandsmaschine sind so miteinander gekoppelt, daß ausgewählte Gruppierungen an Bits aus dem empfangenen Bitstrom extrahiert werden können, um einen anderen Bitstrom zu erzeugen, der unterschiedlich zu dem empfangenen Bitstrom ist.
Der als die Erfindung angesehene Gegenstand wird insbesondere in dem abschließenden Teil der Beschreibung herausgestellt. Die Erfindung wird jedoch sowohl hinsichtlich ihres Aufbaus als auch ihres Operationsverfahrens zusammen mit Aufgaben, Merkmalen und Vorteilen am besten unter Bezugnahme auf die folgende detaillierte Beschreibung mit Bezug auf die beigefügte Zeichnung verständlich, in der:
1 ein Blockdiagramm ist, das ein Ausführungsbeispiel einer Schaltung zum Verschachteln eines Datenstroms darstellt.
In der nachfolgenden detaillierten Beschreibung sind zahlreiche spezielle Details dargelegt, um ein gründliches Verständnis der Erfindung zu liefern. Es ist jedoch für den Durchschnittsfachmann selbstverständlich, daß die vorliegende Erfindung ohne diese speziellen Details ausgeführt werden kann.
Es ist manchmal wünschenswert, aus einem Datenstrom aufeinanderfolgende binäre Digitalsignale, die in dem vorliegenden Kontext als Bit-Gruppierungen bezeichnet werden, einzufügen und/oder zu entfernen. Auf gleiche Weise kann es wünschenswert sein, zwei Datenströme zu verschachteln, um einen einzelnen Datenstrom zu bilden. In einem noch anderen Beispiel kann es wünschenswert sein, ein Identifizierungskennzeichen in einem virtuellen lokalen Nezwerk (VLAN-tag) aus einem Datenstrom einzufügen oder zu entfernen, wie beispielsweise im Zusammenhang mit einem Ethernet-Switch oder einem ähnlichen Gerät. Das VLAN-Tagging ist als ein kürzlich erschienener Zusatz zu dem IEEE-Standard 802.1 vorgeschlagen worden. VLAN-Tags sind beispielsweise im Entwurf-Standard P802.1Q/D9, IEEE Standards for Local and Metropolitan Area Networks: Virtual Bridged Local Area Networks, verfügbar von dem Institute of Electrical and Electronic Engineers, Inc. (IEEE), 345 East 47^th Street, New York, N. Y., 10017, beschrieben.
1 ist ein Blockdiagramm, das ein Ausführungsbeispiel einer Schaltung zum Verschachteln eines Datenstroms gemäß der vorliegenden Erfindung darstellt. Diese Schaltung kann in einer integrierten Schaltung verkörpert sein. Auf gleiche Weise kann ein System einen Personalcomputer (PC) aufweisen, der beispielsweise zum Ankoppeln an ein Ethernet-konformes Netzwerk ausgestaltet ist. Das System kann eine integrierte Schaltung aufweisen, welche das in 1 dargestellte Ausführungsbeispiel aufweist. Wie in 1 dargestellt, durchlaufen binäre Digitalsignale oder Bits einen Datenbus 185. In diesem speziellen Ausführungsbeispiel wird eine Sequenz an Bit-Gruppierungen aus einem Datenstrom empfangen und aus dem Datenbus 185 in einen Speicher 110 geschrieben. In diesem speziellen Ausführungsbeispiel haben die Gruppierungen eine vorbestimmte Größe, wie ein Byte. In diesem speziellen Ausführungsbeispiel umfaßt der Speicher 110 einen FIFO-Speicher. Wie in 1 dargestellt, weist der FIFO-Speicher 110 einen FIFO-Lesezeiger 105 und einen FIFO-Schreibzeiger 115 auf. Diese können dazu verwendet werden, empfangene Bit-Gruppierungen aus dem Datenstrom in den FIFO-Speicher zu schreiben und Bit-Gruppierungen aus dem FIFO-Speicher zu lesen und diese einem MUX 120 zuzuführen, wie nachstehend detaillierter erläutert wird.
Wie in 1 dargestellt, können der Lese- und der Schreibzeiger des FIFO 110 dazu verwendet werden, wirksam empfangene Bit-Gruppierungen aus dem Datenstrom, die in dem FIFO gespeichert worden sind, zu überspringen oder zu extrahieren. Beispielsweise kann, nachdem eine Gruppierung binärer Digitalsignale, beispielsweise ein Byte, in den FIFO 110 geschrieben worden ist, der Lesezeiger 105 diese Gruppierung überspringen, so daß sie nicht aus dem FIFO 110 gelesen und dem MUX 120 zugeführt wird. Wie in 1 dargestellt, stellt eine Zustandsmaschine die Signale dem FIFO-Lesezeiger 105 so bereit, daß diese Extraktionsoperation durchgeführt werden kann. Auf gleiche Weise liefert, wie dargestellt, die Zustandsmaschine auch Signale an die MUX-Anschlüsse 125, 135, 145, um sicherzustellen, daß die bei den MUXs 120, 130 und 140 auftretenden Operationen mit der Operation des FIFO 110 koordiniert sind, wenn diese Extraktionsoperation durchgeführt wird. Es ist natürlich selbstverständlich, daß eine Vielzahl an Digitalschaltungen verwendet werden kann, die Operation der Zustandsmaschine durchzuführen. Daher ist die Erfindung vom Umfang her nicht auf einen speziellen Schaltungstyp oder eine spezielle Zustandsmaschine beschränkt. Wie zuvor beschrieben, werden ausgewählte Bit-Gruppierungen aus dem Datenstrom, die in dem FIFO gespeichert sind, aus dem FIFO gelesen und dem MUX 120 zugeführt. Wie in 1 dargestellt, wird bei diesem speziellen Ausführungsbeispiel diese Operation mit einer Gruppierung pro Zeiteinheit durchgeführt. Daher wird eine Gruppierung an binären Digitalsignalen, wie ein Byte, dem MUX 120 zugeführt, wobei all die Bits den Eingabeanschlüssen des MUX im wesentlichen gleichzeitig zugeführt werden. Ein Vorteil dieses Ansatzes liegt darin, daß er die Verwendung eines FIFOs mit niedrigerer Geschwindigkeit erlaubt, während eine hohe Ausgabetaktrate unterstützt wird. Genauer gesagt trennt, obwohl Bits mit einer relativ hohen Geschwindigkeit über einen Datenbus 185 empfangen werden können, mehr Zeit die Leseoperationen voneinander, da Bit-Gruppierungen aus dem FIFO 110 gelesen werden, was einen relativ langsameren Speicher erlaubt.
Zusätzlich zu der zuvor beschriebenen Extraktionsoperation weist dieses spezielle Ausführungsbeispiel einer Schaltung zum Verschachteln eines Datenstroms die Fähigkeit auf, eine Gruppierung oder Gruppierungen binärer Digitalsignale zu verschachteln. In diesem speziellen Ausführungsbeispiel wird diese Fähigkeit über die Anordnung der MUXs 120, 130 und 140 bereitgestellt, wie es nachstehend detaillierter erläutert wird. Wie in 1 dargestellt, wird der Ausgabedatenstrom bei einem Ausgabeanschluß 165 des MUX 140 erzeugt. In diesem speziellen Ausführungsbeispiel werden den Eingabeanschlüssen des MUX 140 von den Ausgabeanschlüssen der MUXs 120 bzw. 130 Signale zugeführt. Auf gleiche Weise steuert ein dem MUX-Auswahlanschluß 145 des MUX 140 zugeführtes Signal, welches der dem MUX 140 zugeführten Eingangssignale an dessen Ausgangsanschluß 165 erscheint.
In diesem speziellen Ausführungsbeispiel empfängt der MUX 130 Eingabesignale von einer alternativen Datenquelle. Diese Datenquelle oder dieser Datenstrom soll mit dem in den FIFO 110 geschriebenen Datenstrom verschachtelt werden, wie zuvor beschrieben. Daher steuert ein dem MUX-Auswahlanschluß 135 des MUX 130 zugeführtes Signal die Zufuhr von Signalen von dieser alternativen Datenquelle zu dem MUX 140. Auf gleiche Weise können ausgewählte, in dem FIFO 110 gespeicherte Gruppierungen dem Eingangsanschluß von MUX 140 über den MUX 120 zugeführt werden, indem dem MUX-Auswahlanschluß 125 des MUX 120 ein Steuerungssignal zugeführt wird. Daher kann, wie zuvor dargestellt, in diesem speziellen Ausführungsbeispiel das Steuern der den MUX-Auswahlanschlüssen 125, 135 und 145 der MUXs 120, 130 und 140 zugeführten Signale zu einer Verschachtelung des in den FIFO 110 geschriebenen Datenstroms mit dem dem MUX 130 zugeführten Datenstrom führen. Der alternative Datenstrom oder die alternative Datenquelle, die dem MUX 130 zugeführt wird, kann Bits von binären Digitalsignalen umfassen, die beispielsweise ein VLAN-Identifizierungskennzeichen (VLAN-tag) darstellen. Daher kann dieses Identifizierungskennzeichen mit den Datensignalen in dem FIFO 110 verschachtelt werden, da ein Datenstrom an dem Ausgabeanschluß 165 erzeugt wird.
In einem Ausführungsbeispiel können, binäre Digitalsignale über einen Datenbus 185 empfangen werden und in den FIFO 110 als geschlossene Übertragungsblöcke (bursts) an Datensignalen geschrieben werden. Beispielsweise kann, ein dynamischer Direktzugriffsspeicher (DRAM) mit dem Datenbus 185 gekoppelt werden und geschlossene Übertragungsblöcke an Bits oder binären Digitalsignalen liefern.
Ein Ausführungsbeispiel eines Verfahrens zum Verschachteln eines Datenstroms gemäß der Erfindung kann wie folgt durchgeführt werden. Eine Sequenz an Bit-Gruppierungen aus einem Datenstrom kann von einem Datenbus in einen Speicher geschrieben werden. Beispielsweise, wie in 1 dargestellt, mit dem Datenbus 185 und dem Speicher 110. Die Gruppierungen in diesem Ausführungsbeispiel haben eine vorbestimmte Größe. Ausgewählte Gruppierungen, die in dem Speicher gespeichert sind, können aus diesem gelesen und einem ersten Multiplexer (MUX) zugeführt werden. Dies ist wiederum in 1 durch den MUX 120 dargestellt. Die dem ersten MUX zugeführten Gruppierungen werden dann dem zweiten MUX, in diesem Ausführungsbeispiel, von dem ersten MUX zugeführt. Es wird jedoch zwischen der Zufuhr der Gruppierungen von dem ersten MUX zu dem zweiten MUX wenigstens eine Gruppierung dem zweiten MUX zugeführt.
In 1 wird dies durch die MUXs 140 und 130 erreicht. Falls die wenigstens eine Gruppierung von einem Datenstrom stammt, dann liefert dieses Ausführungsbeispiel ein Verfahren zum Verschachteln der Datenströme für das in 1 dargestellte Ausführungsbeispiel, wobei der Speicher einen FIFO-Speicher umfaßt. Auf gleiche Weise wird in diesem Ausführungsbeispiel die Sequenz an Bit-Gruppierungen nacheinander über einen Datenbus empfangen, wie zuvor erwähnt, und in den Speicher geschrieben. Die Gruppierungsgröße kann in einem Ausführungsbeispiel ein Byte umfassen. Eine der Gruppierungen kann ein Identifizierungskennzeichen in einem virtuellen lokalen Netzwerk (VLAN-tag) umfassen. Die Datensignale können auch in abgeschlossenen Übertragungsblöcken bereitgestellt werden, wie beispielsweise von einem dynamischen Burst-Modus-Direktzugriffsspeicher (burst mode DRAM).

Claims

Verfahren zum Verschachteln zweier Datenströme, welches folgende Schritte umfasst: Empfangen eines ersten Datenstroms Schreiben einer Sequenz an Bit-Gruppierungen aus dem empfangenen Datenstrom von einem Datenbus in einen Speicher, wobei die Gruppierungen eine vorbestimmte Größe haben: Extrahieren ausgewählter Gruppierungen aus dem Speicher, indem Gruppierungen in der Reihenfolge des in dem Speicher gespeicherten Datenstroms in Abhängigkeit von einem Signal übersprungen werden; Zuführen der extrahierten Gruppierungen zu einem ersten Multiplexer (MUX); Zuführen der dem ersten MUX zugeführten Gruppierungen zu einem zweiten MUX; Zuführen wenigstens einer weiteren Gruppierung aus dem zweiten Datenstrom zu dem zweiten MUX zwischen dem Zuführen von Gruppierungen von dem ersten MUX zu dem zweiten MUX, wobei wenigstens eine Gruppierung Bits umfasst, die ein Identifizierungskennzeichen in einem virtuellen lokalen Netzwerk darstellen; und Ausgeben aus dem zweiten MUX eines Datenstroms, der sich von in den Speicher geschriebenen Datenstrom unterscheidet.
Verfahren zum Einfügen in und/oder Entfernen aus einem Datenstrom von Gruppierungen an binären Digitalsignalen, welches folgende Schritte umfasst: Empfangen eines ersten Datenstroms; Schreiben einer Sequenz an Bit-Gruppierungen aus dem Datenstrom von einem Datenbus in einen Speicher, wobei die Gruppierungen eine vorbestimmte Größe haben; Extrahieren ausgewählter Gruppierungen aus dem Speicher in Abhängigkeit von einem Signal, das anzeigt, ob Gruppierungen aus dem Speicher ausgewählt oder übersprungen werden sollen; Zuführen der extrahierten Gruppierungen zu einem ersten Multiplexer (MUX); Zuführen der dem ersten MUX zugeführten Gruppierungen zu einem zweiten MUX; und Zuführen wenigstens einer Gruppierung zu dem zweiten MUX zwischen dem Zuführen von Gruppierungen von dem ersten MUX zu dem zweiten MUX, wobei wenigstens eine Gruppierung Bits umfasst, die ein Identifizierungskennzeichen in einem virtuellen lokalen Netzwerk darstellen; und Ausgehen aus dem zweiten MUX eines Datenstroms, der sich vom in den Speicher geschriebenen Datenstrom unterscheidet.
Verfahren nach Anspruch 1 oder 2, bei welchem der Speicher einen FIFO-Speicher umfasst.
Verfahren nach Anspruch 1 oder 2, bei welchem jede der Gruppierungen ein Byte umfasst.
Verfahren nach Anspruch 2, bei welchem die wenigstens eine Gruppierung Bits umfasst, die von einem anderen Datenstrom stammen.
Verfahren nach Anspruch 1 oder 2, bei welchem das Schreiben einer Sequenz an Bit-Gruppierungen in einen Speicher das Empfangen einer nachfolgenden Sequenz an Bit-Gruppierungen und das Schreiben der nachfolgenden Sequenz in den Speicher umfasst.
Verfahren nach Anspruch 6, bei welchem das Empfangen einer nachfolgenden Sequenz an Bit-Gruppierungen und das Schreiben der nachfolgenden Sequenz in den Speicher das Empfangen von abgeschlossenen Übertragungsblöcken an Datensignalen und das Schreiben der empfangenen abgeschlossenen Übertragungsblöcke an Datensignalen in den Speicher umfasst.
Verfahren nach Anspruch 7, bei welchem die abgeschlossenen Übertragungsblöcke an Datensignalen über den Datenbus von wenigstens einem Burst-Modus-Speicher bereitgestellt werden.
Verfahren nach Anspruch 8, bei welchem der wenigstens eine Burst-Modus-Speicher wenigstens einen dynamischen Burst-Modus-Direktzugriffsspeicher (DRAM) umfasst.
Verfahren nach Anspruch 1 oder 2, bei welchem das Zuführen von aus dem Speicher gelesener ausgewählter Gruppierungen zu einem ersten MUX das Auswählen von Gruppierungen aus den gespeicherten Gruppierungen umfasst, die eine Signalinformation darstellen, die unterschiedlich zu dem Identifizierungskennzeichen in dem virtuellen lokalen Netzwerk ist.
Verfahren nach Anspruch 1 oder 2, bei welchem das Zuführen von aus dem Speicher gelesener Gruppierungen zu dem ersten MUX mit einer Gruppierung pro Zeiteinheit stattfindet.
Integrierte Schaltung (IC), die zum Ausführen des Verfahrens nach Anspruch 1 oder 2 ausgelegt ist, mit: einem Speicher, mehreren Multiplexern und einer Zustandsmaschine; wobei der Speicher, die Multiplexer und die Zustandsmaschine so gekoppelt sind, dass, abhängig von zugeführten Steuerungssignalen, ausgewählte Bit-Gruppierungen aus einem empfangenen Bitstrom extrahierbar sind, um einen anderen, vom empfangenen Bitstrom abweichenden Bitstrom zu erzeugen.
Integrierte Schaltung nach Anspruch 12, bei welcher die Zustandsmaschine eine Speicherextraktions-Zustandsmaschine umfasst.
Integrierte Schaltung nach Anspruch 12, bei welcher der Speicher einen FIFO-Speicher umfasst.
Integrierte Schaltung nach Anspruch 12, bei welcher der Speicher und die MUXs ferner so gekoppelt sind, dass, abhängig von zusätzlich zugeführten Steuerungssignalen, wenigstens eine ausgewählte Gruppierungen aus einem anderen Datenstrom eingefügt werden kann, um einen Bitstrom zu erzeugen, der unterschiedlich zu dem empfangenen Bitstrom ist.
Integrierte Schaltung nach Anspruch 15, bei welcher der Speicher einen FIFO-Speicher umfasst und die Zustandsmaschine eine FIFO-Extraktions-Zustandsmaschine umfasst.
Integrierte Schaltung nach Anspruch 15, bei welcher der Speicher ausgeschaltet ist, den empfangenen Bitstrom in abgeschlossenen Übertragungsblöcken an Datensignalen zu empfangen.
System, welches folgendes aufweist: einen Computer, der zum Koppeln mit einem Ethernet-konformen Netzwerk ausgestaltet ist, wobei der Computer eine integrierte Schaltung gemäß Anspruch 12 aufweist.
System nach Anspruch 18, bei welchem der Speicher und die MUXs ferner so gekoppelt sind, dass, abhängig von zusätzlichen Steuerungssignalen, wenigstens eine ausgewählte Gruppierung aus einem anderen Datenstrom eingefügt werden kann, um einen noch anderen Bitstrom zu erzeugen, der unterschiedlich zu dem empfangenen Bitstrom ist.