DE19942688A1 - Verfahren zum Betrieb einer elektronischen Schaltung und elektronische Schaltung - Google Patents
Verfahren zum Betrieb einer elektronischen Schaltung und elektronische SchaltungInfo
- Publication number
- DE19942688A1 DE19942688A1 DE19942688A DE19942688A DE19942688A1 DE 19942688 A1 DE19942688 A1 DE 19942688A1 DE 19942688 A DE19942688 A DE 19942688A DE 19942688 A DE19942688 A DE 19942688A DE 19942688 A1 DE19942688 A1 DE 19942688A1
- Authority
- DE
- Germany
- Prior art keywords
- voltage level
- voltage
- level
- electronic circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011017 operating method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000001514 detection method Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000011664 signaling Effects 0.000 claims description 4
- 238000012423 maintenance Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 2
- 238000003708 edge detection Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/026—Arrangements for coupling transmitters, receivers or transceivers to transmission lines; Line drivers
Abstract
Die Erfindung betrifft eine elektronische Schaltung zur Informationsübertragung und ein Verfahren zum Betrieb dieser Schaltung, wobei bei einem Wechsel vom ersten Spannungspegel (U1) zum zweiten Spannungspegel (U2) kurzfristig zur Erkennung der Flanke der zweite Spannungspegel (U2) überschritten wird und anschließend eine Annäherung an den zweiten Spannungspegel (U2) stattfindet.
Description
Die Erfindung betrifft ein Verfahren zum Betrieb einer elek
tronischen Schaltung, welche intern oder extern Informationen
überträgt, wobei mindestens ein ersten Spannungspegel und ein
zweiter Spannungspegel vorgesehen sind.
Weiterhin betrifft die Erfindung eine elektronische Schal
tung, insbesondere ein ASIC, mit einer Vielzahl von elektri
schen Verbindungen zur Informationsübertragung, wobei zur Si
gnalisierung zwei unterschiedliche Spannungspegel durch zwei
Stromquellen erzeugt werden.
Eine derartige elektronische Schaltung und das Verfahren zum
Betrieb der Schaltung ist allgemein bekannt(LVDS = Low Vol
tage Differential Signals, CML = Current Mode Logic).
Ein Nachteil dieser Schaltung besteht darin, daß die Verlust
leistung solcher Schaltungen sehr hoch ist und daher aufwen
dige Kühlungssysteme erfordern, die meist bezüglich Gewicht
und Raumbedarf größer ausfallen als die Schaltungen selbst.
Es ist daher Aufgabe der Erfindung, ein Verfahren und eine
elektronische Schaltungsanordnung zu finden, das die abzufüh
rende Verlustleistung wesentlich reduziert.
Die Erfinder haben erkannt, daß bei den bekannten Schaltun
gen, insbesondere bei sogenannten "High Speed Interconnect"-
Verbindungen, ein wesentlicher Anteil der Verlustleistung da
durch anfällt, daß zur Erreichung ausreichend gut detektier
barer Flanken bei einen Bitwechsel, auch in Zeitabschnitten
in denen kein Bitwechsel stattfindet, ein unnötig hoher Span
nungspegel aufrechterhalten wird und dieser hohe Spannungspe
gel zu entsprechend unnötig hohen Verlustströmen und hoher
abzuführender Verlustwärme führt.
Um diese Verluste zu vermeiden, kann in Zeiten ohne Bitwech
sel, das heißt, ohne daß eine detektierbare Flanke erzeugt
wird, ein wesentlich geringerer Spannungspegel genutzt wer
den, während im Falle eines Bitwechsels zwischen den hohen
Spannungspegeln geschaltet wird.
Entsprechend diesem Erfindungsgedanken schlagen die Erfinder
vor, das Verfahren zum Betrieb einer elektronischen Schal
tung, welche intern oder extern Informationen überträgt, wo
bei mindestens ein ersten Spannungspegel und ein zweiter
Spannungspegel vorgesehen sind, dahingehend weiterzuentwickeln,
daß bei einem Wechsel vom ersten Spannungspegel zum
zweiten Spannungspegel kurzfristig zur Erkennung der Flanke
der zweite Spannungspegel überschritten wird und anschließend
eine Annäherung an den zweiten Spannungspegel stattfindet.
Eine vorteilhafte Ausgestaltung dieses Verfahrens sieht vor,
daß den beiden Spannungspegeln jeweils ein weiterer, vom Mit
telwert der Spannungspegel entfernter, zusätzlicher Span
nungspegel zugeordnet wird, die im Umschaltzeitpunkt zunächst
angesteuert werden.
Vorteilhaft kann hierbei der Spannungsabstand der beiden zu
sätzlichen Spannungspegel mindestens 2-fach, vorzugsweise 3-
fach, vorzugsweise 4-fach, so groß sein wie der Spannungsab
stand des ersten Spannungspegels zum zweiten Spannungspegel.
Weiterhin wird erfindungsgemäß vorgeschlagen, daß im Normal
betrieb, das heißt ohne Schalttätigkeit, zur Erhaltung der
Spannungspegel Erhaltungsstromquellen eingeschaltet sind, und
daß beim Umschalten zwischen den Spannungspegeln jeweils eine
zusätzliche Stromquelle zugeschaltet und danach wieder abge
schaltet wird.
Die zu übertragende Informationen kann als Bitsequenz über
tragen werden, wobei die zwei Spannungspegel eine 0 und 1
darstellen.
Besonders vorteilhaft kann die Informationen über eine "High
Speed Interconnect"-Verbindung, also eine Verbindung deren
notwendiger Pegel beim AC-Betrieb (= Datenwechsel) deutlich
über dem Pegel zur korrekten Erkennung des Dauersignales ge
genüber den Störsignalen liegt, übertragen werden. Die er
laubte Unsicherheit der Spannungsflanke (= Datenflanke) zur
Übertragungszeit des Signales ist dabei kleiner als 5%, z. B.
250 ps peak-to-peak bei einer Periodendauer von 5ns.
Weitere vorteilhafte Ausgestaltungen des erfindungsgemäßen
Verfahrens sehen vor, daß das Verfahren in einem ASIC-Bau
stein oder in einer Schnittstelle mit Stromschaltung
(CML = Current Mode Logic, LVDS = Low Voltage Differential Si
gnals) stattfindet.
Außerdem ist es vorteilhaft, wenn der erste Pegel ein High-
Pegel und der zweite Pegel ein Low-Pegel ist.
Entsprechend dem grundlegenden Erfindungsgedanken schlägt der
Erfinder auch vor, eine an sich bekannte elektronische Schal
tung, insbesondere ASIC, mit einer Vielzahl von elektrischen
Verbindungen zur Informationsübertragung, wobei zur Signali
sierung zwei unterschiedliche Spannungspegel durch zwei
Stromquellen erzeugt werden, dahingehend weiterzuentwickeln,
daß zwei weitere Spannungsquellen vorgesehen sind, die bei
einem Wechsel vom einem ersten Spannungspegel zu einem zwei
ten Spannungspegel kurzfristig zur Erkennung der Flanke zuge
schaltet werden können.
Diese erfindungsgemäße elektronische Schaltung kann auch eine
Flankenerkennungsschaltung enthalten, die vorzugsweise aus
einem FlipFlop und einem EXOR-Glied besteht.
Weiterhin können zwei Durchschalttransistoren vorgesehen
sein, die das Datensignal von einem Eingang zum Ausgang
durchschalten. Ebenso kann vorteilhaft ein Inverter zur An
steuerung eines Durchschalttransistors vorgesehen werden und
dem EXOR-Glied ein Verzögerungselement zugeordnet sein.
Besonders vorteilhaft kann die erfindungsgemäße elektronische
Schaltung in einer "High Speed Interconnect"-Verbindung ver
wendet werden.
Eine andere mögliche Nutzung dieser elektronischen Schaltung
ist in einer Schnittstelle mit Stromschaltung (CML = Current
Mode Logic) möglich.
Es versteht sich, daß die vorstehend genannten und nachste
hend noch zu erläuternden Merkmale der Erfindung nicht nur in
der jeweils angegebenen Kombination, sondern auch in anderen
Kombinationen oder in Alleinstellung verwendbar sind, ohne
den Rahmen der Erfindung zu verlassen.
Weitere Merkmale der Erfindung ergeben sich aus den Unteran
sprüchen und der nachfolgenden Beschreibung der Ausführungs
beispiele unter Bezugnahme auf die Zeichnungen.
Im folgenden wird die Erfindung anhand der Zeichnungen näher
beschrieben
Fig. 1 Beispiel einer Signalisierung gemäß dem Stand der
Technik;
Fig. 2 Beispiel einer erfindungsgemäßen Signalisierung;
Fig. 3 Beispiel einer Schaltungsimplementierung.
Die Fig. 1 zeigt den Verlauf des Spannungspegels einer Bit
sequenz entsprechend dem derzeitigen Stand der Technik. Hier
bei wechselt der Spannungspegel mit möglichst steiler Flanke
entsprechend der zu übertragenden Bitsequenz zwischen zwei
Zuständen, also zwei maximalen Spannungspegeln U1 und U2 hin
und her. Die Spannungsdifferenz der beiden Werte liegt hier
aus Gründen einer sicheren Flankenerkennung und zur Errei
chung eines geringen Jitters von ca. 140 ps bei 400 mV, obwohl
für die reine Erkennung einer logischen "1" am Eingang eines
LVDS (= Low Voltage Differential Signals) ein Hub von 100 mV
ausreichend wäre.
Hierdurch wird auch zu Zeiten in denen kein Bitwechsel statt
findet eine hohe Verlustleistung erzeugt.
Die Fig. 2 zeigt das Beispiel der Bitsequenz aus Fig. 1 mit
einem erfindungsgemäßen Spannungsverlauf. In Zeiten mit Bit
wechsel bleibt der große Hub von 400 mV zwischen dem ersten
Spannungspegel U1' und dem zweiten Spannungspegel U2' erhal
ten, während in den Zeitabschnitten ohne Bitwechsel die Span
nungspegel jeweils auf die korrespondierenden und reduzierten
Spannungspegel U1 und U2 zurückgeführt werden. Der Hub zwi
schen diesen reduzierten Spannungspegeln U1 und U2 beträgt
nun lediglich 100 mV, so daß eine wesentliche Reduktion der
Verlustleistung in diesen Zeiträumen erreicht werden kann.
Eine mögliche konkrete Ausgestaltung einer Schaltungsanord
nung zur Verwirklichung des oben beschriebenen Spannungsver
laufes ist in der Fig. 3 dargestellt.
Eine solche Flankenerkennungsschaltung enthält einen FlipFlop
FF1 und EXOR-Glied E1, vier Transistoren T1 bis T4 und vier
Stromquellen Q1 bis Q4.
Sind INPUT und getakteter INPUT D1 ungleich, so ist das
EXORSIGNAL S1 auf High Pegel, und schaltet damit über die
Transistoren T1 bzw. T4 die zusätzlichen Stromquellen Q1 be
ziehungsweise Q3 hinzu. Die zusätzlichen Stromquellen Q1 be
ziehungsweise Q3 garantieren im Schaltzeitpunkt für einen
ausreichend hohen Strom-/Spannungspegel und die Schaltflanke
erhält eine ausreichend hohe Steilheit.
Die Transistoren T2 beziehungsweise T3 schalten das eigentli
che Datensignal auf die Ausgangsleitung OUT durch.
Die Stromquellen Q2 beziehungsweise Q4 sorgen für den Erhalt
der Mindestpegel U1 beziehungsweise U2 bei einem statischen
Ausgangssignal.
Der Inverter I1 dient zur korrekten Ansteuerung des Transi
stors T3.
Optional kann das EXOR-Glied E1 mit einem Verzögerungsele
ment, z. B. T gleich Clock/2, versehen werden, um ein "sanf
tes" Zu- beziehungsweise Abschalten der Stromquellen Q1 und
Q3 zu gewährleisten.
Insgesamt wird also mit dem beschriebenen erfindungsgemäßen
Verfahren und der erfindunggemäßen Schaltungsanordnung eine
wesentliche Reduktion der entstehenden Verlustleistung in
einer Schaltung zur Übertragung von Daten erreicht.
Claims (16)
1. Verfahren zum Betrieb einer elektronischen Schaltung,
welche intern oder extern Informationen überträgt, wobei
mindestens ein erster Spannungspegel (U1) und ein zwei
ter Spannungspegel (U2) vorgesehen sind, dadurch ge
kennzeichnet, daß bei einem Wechsel vom ersten Span
nungspegel (U1) zum zweiten Spannungspegel (U2) kurzfri
stig zur Erkennung der Flanke der zweite Spannungspegel
(U2) überschritten wird und anschließend eine Annäherung
an den zweiten Spannungspegel (U2) stattfindet.
2. Verfahren gemäß dem voranstehenden Anspruch 1, dadurch
gekennzeichnet, daß den beiden Spannungspegeln (U1,
U2) jeweils ein weiter vom Mittelwert der Spannungspegel
entfernter zusätzlicher Spannungspegel (U1', U2') zuge
ordnet wird, die im Umschaltzeitpunkt zunächst angesteu
ert werden.
3. Verfahren gemäß dem voranstehenden Anspruch 2, dadurch
gekennzeichnet, daß der Spannungsabstand der beiden
zusätzlichen Spannungspegel (U1', U2') mindestens 2-
fach, vorzugsweise 3-fach, vorzugsweise 4-fach so groß
ist wie der Spannungsabstand des ersten Pegels (U1) zum
zweiten Pegel (U2).
4. Verfahren gemäß einem der voranstehenden Ansprüche 1 bis
3, dadurch gekennzeichnet, daß im Normalbetrieb
(= ohne Schalttätigkeit) zur Erhaltung der Spannungspe
gel Erhaltungsstromquellen (Q2, Q4) und beim Umschalten
zwischen den Spannungspegeln jeweils eine zusätzliche
Stromquelle (Q1, Q3) zugeschaltet und danach wieder ab
geschaltet wird.
5. Verfahren gemäß einem der voranstehenden Ansprüche 1 bis
4, dadurch gekennzeichnet, daß die Informationen
als Bitsequenz übertragen werden und die zwei Span
nungspegel eine 0 und 1 darstellen.
6. Verfahren gemäß einem der voranstehenden Ansprüche 1 bis
5, dadurch gekennzeichnet, daß die Informationen
über eine "High Speed Interconnect"-Verbindung übertra
gen werden.
7. Verfahren gemäß einem der voranstehenden Ansprüche 1 bis
6, dadurch gekennzeichnet, daß das Verfahren in
einem ASIC-Baustein stattfindet.
8. Verfahren gemäß einem der voranstehenden Ansprüche 1 bis
7, dadurch gekennzeichnet, daß das Verfahren in
einer Schnittstelle mit Stromschaltung (CML, LVDS)
stattfindet.
9. Verfahren gemäß einem der voranstehenden Ansprüche 1 bis
8, dadurch gekennzeichnet, daß der erste Pegel
ein High-Pegel und der zweite Pegel ein Low-Pegel ist.
10. Elektronische Schaltung, insbesondere ASIC, mit einer
Vielzahl von elektrischen Verbindungen zur Informations
übertragung, wobei zur Signalisierung zwei unterschied
liche Spannungspegel durch zwei Stromquellen (Q2, Q4)
erzeugt werden, dadurch gekennzeichnet, daß zwei
weitere Spannungsquellen vorgesehen sind, die bei einem
Wechsel vom einem ersten Spannungspegel (U1) zu einem
zweiten Spannungspegel (U2) kurzfristig zur Erkennung
der Flanke zugeschaltet werden können.
11. Elektronische Schaltung gemäß dem voranstehenden An
spruch 1, dadurch gekennzeichnet, daß eine F1 an
kenerkennungsschaltung vorgesehen ist, die vorzugsweise
aus einem FlipFlop (FF1) und einem EXOR-Glied (E1) be
steht.
12. Elektronische Schaltung gemäß einem der voranstehenden
Ansprüche 8 bis 9, dadurch gekennzeichnet, daß
zwei Durchschalttransistoren (T2, T3) vorgesehen sind,
die das Datensignal von einem Eingang zum Ausgang durch
schalten.
13. Elektronische Schaltung gemäß einem der voranstehenden
Ansprüche 8 bis 10, dadurch gekennzeichnet, daß
ein Inverter (I1) zur Ansteuerung eines Durchschalttran
sistors vorgesehen ist.
14. Elektronische Schaltung gemäß einem der voranstehenden
Ansprüche 8 bis 11, dadurch gekennzeichnet, daß
dem EXOR-Glied (E1) ein Verzögerungselement zugeordnet
ist.
15. Elektronische Schaltung gemäß einem der voranstehenden
Ansprüche 8 bis 12, dadurch gekennzeichnet, daß
sie für eine "High Speed Interconnect"-Verbindung ver
wendet wird.
16. Elektronische Schaltung gemäß einem der voranstehenden
Ansprüche 8 bis 12, dadurch gekennzeichnet, daß
sie für eine Schnittstelle mit Stromschaltung (CML) ver
wendet wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19942688A DE19942688C2 (de) | 1999-09-07 | 1999-09-07 | Verfahren zum Betrieb einer elektronischen Schaltung und elektronische Schaltung |
US09/657,192 US6573781B1 (en) | 1999-09-07 | 2000-09-07 | Method for the operation of an electronic circuit utilizing two different voltage levels and electronic circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19942688A DE19942688C2 (de) | 1999-09-07 | 1999-09-07 | Verfahren zum Betrieb einer elektronischen Schaltung und elektronische Schaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19942688A1 true DE19942688A1 (de) | 2001-03-15 |
DE19942688C2 DE19942688C2 (de) | 2001-11-29 |
Family
ID=7921094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19942688A Expired - Fee Related DE19942688C2 (de) | 1999-09-07 | 1999-09-07 | Verfahren zum Betrieb einer elektronischen Schaltung und elektronische Schaltung |
Country Status (2)
Country | Link |
---|---|
US (1) | US6573781B1 (de) |
DE (1) | DE19942688C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003028322A2 (en) * | 2001-09-28 | 2003-04-03 | Intel Corporation | Apparatus and method for power efficient line driver |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6798267B1 (en) * | 2003-03-03 | 2004-09-28 | Semiconductor Components Industries, L.L.C. | Buffer circuit with programmable switching thresholds |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3808737A1 (de) * | 1987-06-24 | 1989-01-05 | Philips Patentverwaltung | Verfahren und schaltungsanordnung zum vermindern von stoerungen |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4829199A (en) * | 1987-07-13 | 1989-05-09 | Ncr Corporation | Driver circuit providing load and time adaptive current |
JP2616142B2 (ja) * | 1990-05-31 | 1997-06-04 | 日本電気株式会社 | 出力回路 |
JPH04132309A (ja) * | 1990-09-22 | 1992-05-06 | Mitsubishi Electric Corp | 出力バッファ回路 |
US5122690A (en) * | 1990-10-16 | 1992-06-16 | General Electric Company | Interface circuits including driver circuits with switching noise reduction |
US5153450A (en) * | 1991-07-16 | 1992-10-06 | Samsung Semiconductor, Inc. | Programmable output drive circuit |
JPH09200031A (ja) * | 1996-01-19 | 1997-07-31 | Canon Inc | 相補型トランジスタ出力回路 |
US6265892B1 (en) * | 1999-08-10 | 2001-07-24 | Faraday Technology Corp. | Low noise output buffer |
-
1999
- 1999-09-07 DE DE19942688A patent/DE19942688C2/de not_active Expired - Fee Related
-
2000
- 2000-09-07 US US09/657,192 patent/US6573781B1/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3808737A1 (de) * | 1987-06-24 | 1989-01-05 | Philips Patentverwaltung | Verfahren und schaltungsanordnung zum vermindern von stoerungen |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003028322A2 (en) * | 2001-09-28 | 2003-04-03 | Intel Corporation | Apparatus and method for power efficient line driver |
WO2003028322A3 (en) * | 2001-09-28 | 2003-07-10 | Intel Corp | Apparatus and method for power efficient line driver |
US6633178B2 (en) | 2001-09-28 | 2003-10-14 | Intel Corporation | Apparatus and method for power efficient line driver |
US6970010B2 (en) | 2001-09-28 | 2005-11-29 | Intel Corporation | Apparatus and method for power efficient line driver |
Also Published As
Publication number | Publication date |
---|---|
US6573781B1 (en) | 2003-06-03 |
DE19942688C2 (de) | 2001-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69924173T2 (de) | Integrierte Halbleiterschaltung mit Schlafmodus mit geringem Stromverbrauch und geringem Flächenbedarf | |
DE102010039141B4 (de) | Halbleiterschaltung | |
DE112014001233T5 (de) | Treiberschaltkreis und Halbleitervorrichtung | |
CH620557A5 (de) | ||
DE2514462C3 (de) | Schaltungsanordnung zur Umwandlung eines Spannungspegels | |
DE3339264C2 (de) | ||
DE69635767T2 (de) | Cmos treiberschaltung | |
EP1926198B1 (de) | Ansteuerschaltung mit BOT-Levelshifter zur Übertragung eines Eingangssignals und zugeordnetes Verfahren | |
DE69735659T2 (de) | Differenzsignal-Generatorschaltung mit einer Schaltung zur Stromspitzenunterdrückung | |
DE2822835A1 (de) | Schaltungsanordnung zur eliminierung koinzidenter impulse | |
EP1653622A1 (de) | Schaltungsanordnung zur Pegelverschiebung | |
DE19942688A1 (de) | Verfahren zum Betrieb einer elektronischen Schaltung und elektronische Schaltung | |
DE3718001C2 (de) | ||
EP1432125B1 (de) | Ein Konverter von ECL nach CMOS für ein digitales Netzwerk | |
DE3729925A1 (de) | Pegelumsetzschaltung | |
DE102004015318B3 (de) | Eingangsschaltung für eine elektronische Schaltung | |
DE19733733C2 (de) | Verfahren und Schaltungsanordnung zur Bearbeitung digitaler Signale | |
EP0848500A1 (de) | Parallel/Seriell-Wandler | |
DE10065376C1 (de) | Verzögerungsschaltung mit einstellbarer Verzögerung | |
DE3215074A1 (de) | Anordnung zur anpassung einer pruefeinrichtung an einen pruefling | |
DE4430631C1 (de) | Schaltungsanordnung zur Leistungsreduzierung in integrierten Schaltkreisen | |
DE2548070C2 (de) | Anordnung zum Regenerieren von RZ (return-to-zero)-Signalfolgen | |
DE1275597B (de) | Elektronischer Schalter mit einem oberflaechenpotentialgesteuerten Transistor | |
DE3213726C1 (de) | Anordnung zum zeitweisen Abschalten eines Schaltungsblockes in einem integrierten Schaltkreis | |
DE2548158C2 (de) | Anordnung zur Impulsregeneration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |