DE19929675A1

DE19929675A1 - Verfahren zur Herstellung von ROM-Speicherzellen

Info

Publication number: DE19929675A1
Application number: DE19929675A
Authority: DE
Inventors: Peter Wawer; Olaf Heitzsch; Mayk Roehrich; Oliver Springmann; Kai Huckels; Von Kamienski Elard Stein; Konrad Wolf; Reinhold Rennekamp; Christoph Kutter; Christoph Ludwig
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 1999-06-28
Filing date: 1999-06-28
Publication date: 2001-04-12
Also published as: WO2001001482A1

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung von ROM-Speicherzellen, wobei unter Verwendung von Standardprozessen eine späte Programmierung im Prozeß ermöglicht ist. Die Programmierung erfolgt hierbei im wesentlichen durch selbstjustierendes Ausbilden von Punch-Through-Gebieten (111) in jeweils zu programmierenden ROM-Speicherzellen (121) unter Verwendung von Steuerelektroden (104) als Maske.

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung von ROM-Speicherzellen und insbesondere auf ein Verfahren zur Herstellung von nichtflüchtigen Nur-Lese- Speicherzellen (ROM, read only memory), die in einem späten Herstellungsschritt programmiert werden können.

Nichtflüchtige Nur-Lese- bzw. ROM-Speicherzellen werden in einer Vielzahl von integrierten Schaltungen zum Speichern von schaltungsimmanenten Daten verwendet. Derartige nicht flüchtige Speicherzellen werden in einer integrierten Schal tung üblicherweise in Verbindung mit elektrisch löschbaren Speicherzellen (sogenannten EPROMs, EEPROMs, FLASH-EPROMs) und Schreib/Lesespeicherzellen (RAMs) verwendet.

Die Fig. 6a bis 6d zeigen Schnittansichten zur Veran schaulichung von Herstellungsschritten für herkömmliche ROM- Speicherzellen mit einer sogenannten "Metallprogrammierung". In Fig. 6a wird zunächst auf einem Halbleitersubstrat 100 eine isolierende Oxidschicht 101 ausgebildet, auf der sich eine strukturierte Maskenschicht 102 zum Maskieren von akti ven Gebieten im Halbleitersubstrat 100 befindet. Gemäß Fig. 6b wird anschließend durch thermische Oxidation eine Fel doxidschicht 103 erzeugt, die die aktiven Gebiete voneinan der trennt. Gemäß Fig. 6c wird nach dem Ausbilden von Steu erelektroden 104 und einer Source/Drain-Implantationsmaske 107 eine Source/Drain-Implantation I_S/D durchgeführt, wobei unter Verwendung der Steuerelektroden 104 Source/Drain- Gebiete 105 selbstjustierend im aktiven Gebiet ausgebildet werden. Auf diese Weise werden eine Vielzahl von zunächst nicht programmierten Transistor-Speicherzellen im Halblei tersubstrat 100 ausgebildet, die üblicherweise matrixförmig angeordnet sind und über entsprechende nicht dargestellte Wort- und Bitleitungen angesteuert werden. Zur Programmie rung der ROM-Speicherzellen wird gemäß Fig. 6d nach Ausbil den einer Passivierungsschicht 106 das Source- und Drain- Gebiet der rechten ROM-Speicherzelle über eine Metallisie rung M kurzgeschlossen, wodurch diese ROM-Speicherzelle beim Auslesen immer als leitend (logisch 1) ausgewertet wird. Demgegenüber besitzt die linke ROM-Speicherzelle beim Ausle sen einen nicht-leitenden Zustand (logisch 0).

Obwohl bei dem herkömmlichen Herstellungsverfahren gemäß Fig. 6a bis 6d die Programmierung der ROM-Speicherzellen zu einem sehr späten Zeitpunkt hergestellt werden kann, besitzt dieses Verfahren insbesondere bei Herstellung von sicher heitsrelevanten Schaltungen einen Nachteil dahingehend, daß die Programmierung der ROM-Speicherzellen durch Auswertung der Metallisierungen M relativ leicht ermittelt werden kann.

Zum Verhindern einer derartigen nachträglichen Auswertung einer abgelegten ROM-Programmierung mittels Metallisierungen M besteht ferner die Möglichkeit, die Source/Drain-Gebiete direkt im Halbleitersubstrat kurzzuschließen. Ein derartiges herkömmliches Herstellungsverfahren zur Realisierung der Programmierung mittels einer leitenden Schicht im Halblei tersubstrat ist in den Fig. 7a bis 7d dargestellt.

Gemäß Fig. 7a wird wiederum auf einem Halbleitersubstrat 100 eine isolierende Oxidschicht 101 mit einer darüberlie genden Maske 102 zum Maskieren von aktiven Gebieten bereit gestellt. In einem Verfahrensschritt gemäß Fig. 7b wird ei ne Feldoxidschicht 103 zum Trennen der aktiven Gebiete im Halbleitersubstrat 100 thermisch ausgebildet. Gemäß Fig. 7c wird nunmehr eine Programmier-Maske 108 auf dem Halbleiter substrat 100 abgeschieden, wobei an den zu programmierenden aktiven Gebieten die Programmier-Maske 108 freigeätzt wird. In einer nachfolgend durchgeführten Programmier-Implantation aus I*_P1 werden die derart freigelegten aktiven Gebiete do tiert, wodurch eine leitendes Implantationsgebiet 109 im Halbleitersubstrat 100 ausgebildet wird. Gemäß Fig. 7d wer den anschließend Steuerelektroden 104 über den aktiven Ge bieten ausgebildet und unter Verwendung einer nicht darge stellten Source/Drain-Implantation Source/Drain-Gebiete 105 selbstjustierend im Halbleitersubstrat 100 erzeugt. Eine Passivierungs- bzw. Isolierschicht 106 schützt schließlich die derart hergestellten ROM-Speicherzellen 720 und 721. Ge mäß Fig. 7d werden die Source/Drain-Gebiete 105 in der ROM- Speicherzelle 721 durch das leitende Implantationsgebiet 109 elektrisch verbunden, weshalb man beim Auslesen dieser ROM- Speicherzelle 721 den logischen Wert 1 erhält. Demgegenüber besitzt die ROM-Speicherzelle 720 kein leitendes Implantati onsgebiet 109, weshalb sie beim Auslesen den logischen Wert 0 erzeugt.

Gemäß Fig. 7a bis 7d kann somit eine ROM-Speicherzelle derart programmiert werden, daß ein Auslesen bzw. Analysie ren des Speicherinhalts nur sehr schwer möglich ist. Nach teilig bei dieser herkömmlichen Herstellung von ROM- Speicherzellen ist jedoch der relativ frühe Zeitpunkt für die Programmierung. Genauer gesagt erfolgt die Programmie rung der ROM-Speicherzelle gemäß Fig. 7c in einem frühen Prozeßstadium, das von einer Vielzahl von weiteren notwendi gen Verfahrensschritten gefolgt wird. Da die Durchführung der beschriebenen Herstellungsschritte bzw. die Herstellung von komplexen integrierten Schaltungen typischerweise mehre re Monate bis zu einem halben Jahr dauert, bedeutet dies für den Kunden eine relativ frühzeitige Abgabe der zu realisie renden Programmcodes.

Zur Beseitigung dieses Nachteils bei einer frühen Program mierung von ROM-Speicherzellen ist aus der Druckschrift US 5,736,420 ein Verfahren zur Herstellung von ROM-Speicher zellen bekannt, bei dem die Programmierung der ROM-Speicher zellen zu einem relativ späten Zeitpunkt erfolgt. Die Fig. 8a bis 8e zeigen Schnittansichten zur Veranschaulichung der einzelnen Verfahrensschritte zur Realisierung dieser späten Programmierung.

In Fig. 8a bis 8e bezeichnen gleiche Bezugszeichen glei che oder entsprechende Schichten bzw. Komponenten wie in Fig. 1 und 7, weshalb auf ihre Beschreibung nachfolgend verzichtet wird.

Gemäß Fig. 8a wird wiederum auf einem Halbleitersubstrat 100 eine isolierende Oxidschicht 101 mit einer Maskenschicht 102 zum Maskieren von aktiven Gebieten aufgebracht. In einem Verfahrensschritt gemäß Fig. 8b werden die aktiven Gebiete durch Ausbilden einer thermischen Feldoxidschicht 103 elek trisch voneinander getrennt. In einem Verfahrensschritt ge mäß Fig. 8c werden anschließend auf einer Gateoxidschicht 110 Steuerelektroden 104 über den aktiven Gebieten ausgebil det und eine Source/Drain-Implantationsmaske 107 zum Ausbil den von Source/Drain-Gebieten an der Oberfläche abgeschie den. Die Source/Drain-Implantationsmaske 107 wirkt hierbei in Verbindung mit den Steuerelektroden 104 als Implantati onsmaske für eine Source/Drain-Implantation I_S/D. Auf diese Weise werden im Halbleitersubstrat 100 Source/Drain-Gebiete 105 selbstjustierend ausgebildet.

In einem Schritt gemäß Fig. 8d erfolgt nunmehr die eigent liche Programmierung der zu programmierenden ROM- Speicherzellen. Hierbei wird eine Programmier-Maske 108 ganzflächig abgeschieden und nur über den zu programmieren den ROM-Speicherzellen derart freigeätzt, daß die dazugehö rige Steuerelektrode 104 freiliegt. Mit einer nachfolgend durchgeführten Programmier-Implantation I*_P2 wird mit einer typischen Energie von ca. 240 keV ein leitendes Implantati onsgebiet 109 zwischen den Source/Drain-Gebieten 105 ausge bildet, wodurch gemäß Fig. 8e nach Entfernen der Program mier-Maske 108 und Abscheiden einer Isolierschicht 106 die leitende ROM-Speicherzelle 821 (logisch 1) und die nicht leitende ROM-Speicherzelle 820 (logisch 0) ausgebildet wird. Auf diese Weise kann eine späte Programmierung von ROM- Speicherzellen realisiert werden, die auch zur Herstellung von sicherheitsrelevanten Schaltungen geeignet ist.

Nachteilig bei diesen herkömmlichen Herstellungsverfahren ist jedoch die Verwendung der hochenergetischen Programmier- Implantation I*_P2, bei der durch die Steuerelektrode 104 hin durch das Implantationsgebiet 109 erzeugt wird. Insbesondere bei der Herstellung von hochintegrierten Schaltungen mit sehr kleinen Strukturgrößen (0,25 µm) bereiten derartige hochenergetische Implantationen insbesondere aufgrund von Ausdiffusionen Isolationsprobleme. Darüber hinaus können derartige hochenergetische Implantationen nicht in neuarti gen Standardprozessen zur Herstellung von dünnen Gateoxid schichten (typ. <= 5 nm) verwendet werden, da eine derartige Implantation zu massiven Beschädigungen der Gateoxidschicht führt die nicht tolerierbare Leckströme zur Folge hat.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfah ren zur Herstellung von ROM-Speicherzellen zu schaffen, bei der unter Verwendung von Standardprozessen eine späte Pro grammierung kostengünstig realisiert wird.

Erfindungsgemäß wird diese Aufgabe durch die Maßnahmen der Patentansprüche 1 und 7 gelöst.

Insbesondere durch ein wahlweises Durchführen von Source/ Drain-Implantationen und von Programmier-Implantationen un ter Verwendung der Steuerelektroden als Masken zum selbstju stierenden Ausbilden von Source/Drain-Gebieten und von Punch-Through-Gebieten in ausgewählten aktiven Gebieten, kann die Programmierung von ROM-Speicherzellen unter Verwen dung von Standard-Implantationen zu einem späten Zeitpunkt erfolgen.

Vorzugsweise werden bei der Source/Drain-Implantation alle aktiven Gebiete ausgewählt, während bei der Programmier- Implantation nur die zu programmierenden aktiven Gebiete ausgewählt werden, wodurch sich in den zu programmierenden aktiven Gebieten eine mehrfach implantierte Struktur ein stellt, die bei Anlegen einer Betriebsspannung einen Punch- Through-Effekt aufweist.

Alternativ kann durch entsprechende Maskenwahl jedoch auch nur eine Source/Drain-Implantation oder eine Programmier- Implantation für die jeweiligen aktiven Gebiete angewendet werden, wobei wiederum die Programmier-Implantation derart durchgeführt wird, daß sich der Punch-Through-Effekt ein stellt.

Zum Ausbilden der Source/Drain-Implantation kann vorzugswei se eine LDD-Implantation (LDD, lightly doped drain) zum Festlegen der elektrischen Eigenschaften der ROM- Speicherzelle verwendet werden, während zum Ausbilden von ohmschen Kontaken für die Anschlußleitungen der Sour ce/Drain-Gebiete hochdotierte Anschluß-Implantationen durch geführt werden. In Kombination mit der Programmier- Implantation ergibt sich dadurch eine dreifache Implantation in den zu programmierenden aktiven Gebieten.

Vorzugsweise wird die Programmier-Implantation schräg unter die Steuerelektroden durchgeführt, wodurch sich die unter die Steuerelektrode schiebenden Implantationsgebiete hin sichtlich des Punch-Through-Effekts weiter verbessern.

Ersatzweise zur Programmier-Implantation mit einem Dotier stoff können jedoch auch sowohl p- als auch n-Dotierstoffe derart implantiert werden, wodurch eine Ladungsträgerkonzen tration unter der Steuerelektrode derart kompensiert bzw. verringert wird, daß ein Punch-Through-Effekt bereits mit einer "normalen" Source/Drain-Implantation auftritt.

Alternativ zur zusätzlichen Programmier-Implantation kann bei Verwendung von Standardprozessen, die eine Pocket- Implantation beinhalten, eine Programmierung von ROM- Speicherzellen dadurch herbeigeführt werden, daß in den zu programmierenden ROM-Speicherzellen diese zusätzliche Poc ket-Implantation durch eine entsprechende Maske ausgeblendet wird. Auf diese Weise entfällt die schützende Wirkung eines durch die Pocket-Implantation dotierten Schutzgebietes, wo durch sich der Punch-Through-Effekt insbesondere bei Kurz- Kanal-Transistoren automatisch einstellt.

Die Erfindung wird nachstehend anhand von Ausführungsbei spielen unter Bezugnahme auf die Zeichnung näher beschrie ben.

Es zeigen:

Fig. 1a bis 1e Schnittansichten zur Veranschaulichung eines Herstellungsverfahrens von ROM-Speicherzellen gemäß einem ersten Ausführungsbeispiel;

Fig. 2a bis 2c Schnittansichten zur Veranschaulichung eines Herstellungsverfahrens von ROM-Speicherzellen gemäß einem zweiten Ausführungsbeispiel;

Fig. 3 eine Schnittansicht zur Veranschaulichung einer schrägen Programmier-Implantation;

Fig. 4 eine Schnittansicht zur Veranschaulichung eines Herstellungsverfahrens von ROM-Speicherzellen gemäß einem dritten Ausführungsbeispiel;

Fig. 5 eine Schnittansicht zur Veranschaulichung eines Herstellungsverfahrens von ROM-Speicherzellen gemäß einem vierten Ausführungsbeispiel;

Fig. 6a bis 6d Schnittansichten zur Veranschaulichung eines herkömmlichen Herstellungsverfahrens von ROM- Speicherzellen;

Fig. 7a bis 7d Schnittansichten zur Veranschaulichung eines weiteren herkömmlichen Herstellungsverfahrens von ROM- Speicherzellen; und

Fig. 8a bis 8e Schnittansichten zur Veranschaulichung eines weiteren Herstellungsverfahrens von ROM- Speicherzellen.

Die Fig. 1a bis 1e zeigen Schnittansichten zur Veran schaulichung der wesentlichen Verfahrensschritte zur Her stellung von ROM-Speicherzellen gemäß einem ersten Ausfüh rungsbeispiel. Gleiche Bezugszeichen bezeichnen gleiche oder ähnliche Schichten bzw. Komponenten wie in den Fig. 6 bis 8, weshalb auf eine detaillierte Beschreibung nachfolgend verzichtet wird.

Gemäß Fig. 1a wird zunächst ein Halbleitersubstrat 100 be reitgestellt, auf dessen Oberfläche eine isolierende Oxid schicht 101 ausgebildet wird. Zur Ausbildung der aktiven Ge biete wird eine Maskenschicht 102 strukturiert und gemäß Fig. 1b eine Feldoxidschicht 103 zum Trennen der aktiven Ge biete mittels thermischer Oxidation ausgebildet.

Alternativ kann die Feldoxidschicht 103 auch durch flache Grabenisolation (STI, shallow trench isolation) hergestellt werden, wobei eine Oxidschicht in einem Abscheideverfahren in freigeätzten Gräben ausgebildet wird. Vorzugsweise wird für das Halbleitersubstrat 100 Si verwendet, es kann jedoch auch SOI oder ein III-V-Halbleiter als Substrat verwendet werden.

Im Verfahrensschritt gemäß Fig. 1c werden ROM-Transis torspeicherzellen im Halbleitersubstrat 100 ausgebildet. Vorzugsweise sind diese ROM-Transistorspeicherzellen matrix förmig im Substrat angeordnet. Gemäß Fig. 1c werden zu nächst Steuerelektroden (Gate-Elektroden) 104 über den je weiligen aktiven Gebieten ausgebildet, wobei lediglich eine Gate-Oxidschicht 110 zwischen dem Halbleitersubstrat 100 und der Steuerelektrode 104 vorhanden ist. Anschließend wird ei ne weitere Source/Drain-Maskenschicht ganzflächig auf dem Halbleitersubstrat 100 fotolithographisch erzeugt, so daß die Steuerelektroden 104 vollkommen frei liegen (Sour ce/Drain-Implantationsmaske 107). Zum Ausbilden von Sour ce/Drain-Gebieten 105 im Halbleitersubstrat 100 wird an schließend eine Source/Drain-Implantation I_S/D durchgeführt, wobei sowohl die Source/Drain-Implantationsmaske 107 als auch die Steuerelektroden 104 als Implantationsmasken ver wendet werden. Durch diese Source/Drain-Implantation werden folglich die Source/Drain-Gebiete 105 selbstjustierend seit lich unter den Steuerelektroden 104 ausgebildet.

Zur Programmierung der einzelnen ROM- Transistorspeicherzellen wird anschließend die Source/Drain- Implantationsmaske 107 entfernt und eine Programmier-Maske 108 aufgebracht und strukturiert. Gemäß Fig. 1d wird hier bei an den zu programmiernden ROM-Transistorspeicherzellen die Programmier-Maske 108 freigeätzt, und eine Programmier- Implantation IP durchgeführt. Bei der Programmier- Implantation IP werden hierbei in gleicher Weise wie bei der Source/Drain-Implantation I_S/D die Steuerelektroden 104 als Maske mitverwendet.

Vorzugsweise wird bei der Programmier-Implantation I_P als Do tierstoff ein Material verwendet, das gegenüber dem der Source/Drain-Implantation I_S/D ein größeres Diffusionsvermö gen bei gleicher Leitfähigkeit aufweist. Vorzugsweise wird als Programmier-Implantation Ph mit einer Dosis von ca. 2 × 10¹⁵ und einer Energie von ca. 30 keV verwendet, während bei der Source/Drain-Implantation As als Dotierstoff mit einer Dosis von ca. 5 × 10¹⁵ und einer Energie von ca. 40 keV ver wendet wird. Auf diese Weise erzeugt die Programmier- Implantation I_P ein Punch-Through-Gebiet 111 selbstjustierend seitlich unter der Steuerelektrode 104 im Halbleitersubstrat 100, welches weit unter die Steuerelektrode 104 reicht und sich in einem Kanalgebiet nahezu oder ganz berührt. Im we sentlichen wird demzufolge die Programmierung der ROM- Speicherzelle durch den sogenannten "Punch-Through-Effekt" erzielt, der sich spätestens beim Anlegen einer Betriebs spannung an die Transistorzelle durch Zusammenstoßen der Raumladungszonen der jeweiligen Punch-Through-Gebiete 111 einstellt.

In einem Schritt gemäß Fig. 1e wird die Programmier-Maske 108 entfernt und eine Isolationsschicht 106 gemeinsam mit nicht dargestellten Anschlußleitungen für die Source/Drain- Gebiete 105 und die Steuerelektroden 104 ausgebildet. Auf diese Weise wird unter Verwendung von in Standardprozessen ohnehin vorhandenen Implantations- und Maskenschritten eine nicht programmierte ROM-Speicherzelle 120 und eine program mierte ROM-Speicherzelle 121 hergestellt. Insbesondere bei der Herstellung von ROM-Speicherzellen in integrierten Schaltungen, die zusätzlich elektrisch löschbare Speicher zellen aufweisen, wie z. B. EEPROMs, EPROMs und FLASH- EPROMs, kann eine späte Programmierung von ROM-Spei cherzellen unter Verwendung von Standardprozessen gleichzei tig mit der Herstellung von anderen Komponenten der Schal tung (EEPROMS, . . .) kostengünstig hergestellt werden.

Fig. 2a bis 2c zeigen Schnittansichten zur Veranschauli chung eines Herstellungsverfahrens von ROM-Speicherzellen gemäß einem zweiten Ausführungsbeispiel, wobei die Sour ce/Drain-Implantation ferner eine LDD-Implantation (lightly doped drain) aufweist.

Die Fig. 2a entspricht einem Herstellungsschritt gemäß Fig. 1c wobei die Bereitstellung des Halbleitersubstrats 100 und die Ausbildung der aktiven Gebiete bereits erfolgt ist. Gemäß Fig. 2a wird unter Zuhilfenahme einer LDD-Maske 107' und der Steuerelektrode 104 zunächst eine LDD-Implantation von beispielsweise As mit einer Dosis von 1 × 10¹⁴ und einer Energie von ca. 30 keV durchgeführt. Die Strukturgröße be trägt ca. 0,25 Mikrometer, d. h. die Breite der Steuerelek trode 104 ist typischerweise 0,25 Mikrometer groß. Unter Verwendung der LDD-Maske 107' und der Steuerelektrode 104 werden demzufolge LDD-Gebiete 112 selbstjustierend im akti ven Gebiet großflächig im ganzen Halbleitersubstrat 100 aus gebildet. Die LDD-Implantation I_LDD zum Ausbilden der LDD- Gebiete 112 bestimmt hierbei wesentlich die elektrischen Ei genschaften der Transistor-Speicherzellen.

Gemäß Fig. 2b wird nach Entfernen der LDD-Maske 107' eine Programmier-Maske 108 fotolithografisch erzeugt und an den jeweils zu programmierenden aktiven Gebieten freigelegt. Ge mäß Fig. 2b stellt die rechte ROM-Speicherzelle eine zu programmierende Speicherzelle dar, während die linke ROM- Speicherzelle durch die Programmier-Maske 108 geschützt ist. Bei einer nachfolgend durchgeführten Programmier- Implantation I_P erfolgt unter Verwendung der Steuerelektrode 104 und der Programmier-Maske 108 als Masken das selbstju stierend Ausbilden von Punch-Through-Gebieten 111 im ausge wählten aktiven Gebiet. Vorzugsweise wird bei dieser Pro grammier-Implantation I_P Ph als Dotierstoff mit einer Dosis von 2 × 10¹⁵ bei einer Energie von ca. 20 keV verwendet. Auf grund der größeren Eindringtiefe von Phosphor und der weite ren Diffusion schiebt sich das Punch-Through-Gebiet 111 weit unter die Steuerelektrode 104, wobei es sich nahezu oder ganz berührt.

In den weiteren Verfahrensschritten gemäß Fig. 2c werden anschließend die Programmier-Maske 108 entfernt und eine weitere Source/Drain-Implantationsmaske 107 ausgebildet, die durch fotolithografische Strukturierung über allen aktiven Gebieten ein Erzeugen von stark dotierten Source/Drain- Gebieten 105 ermöglicht. Genauer gesagt werden gemäß Fig. 2c nach dem Freiätzen der aktiven Gebiete (Source/Drain- Implantationsmaske 107) an den Seiten der Steuerelektroden 104 jeweils Spacer bzw. Hilfsschichten 113 ausgebildet und anschließend eine Source/Drain-Implantation I_S/D durchge führt. Vorzugsweise wird diese Source/Drain-Implantation I_S/D mit As bei einer Energie von ca. 40 keV und einer Dosis von 5 × 10¹⁵ durchgeführt. Auf diese Weise erhält man ein relativ stark dotiertes Source/Drain-Gebiet 105, das mit nicht dar gestellten Anschlußleitungen einen ohmschen Kontakt auf weist. Die weiteren Verfahrensschritte entsprechen den mit Fig. 1e beschriebenen Verfahrensschritten, weshalb auf ihre Beschreibung nachfolgend verzichtet wird.

Gemäß Fig. 2a bis 2c werden somit ROM-Speicherzellen 220 und 221 ausgebildet, die unter Verwendung von Standardpro zessen in einem späten Programmierschritt programmiert wer den können. Insbesondere aufgrund der stark ausdiffundieren den Punch-Through-Gebiete 111, die sich weit unter die Steu erelektroden 104 der jeweiligen programmierten Speicherzel len schieben, erfolgt unter Ausnutzung des "Punch-Through- Effekts" spätestens bei Anlegen einer Betriebsspannung an die ROM-Speicherzellen eine Kontaktierung der jeweils pro grammierten Source/Drain-Gebiete 105. Demgegenüber sind die nicht programmierten ROM-Speicherzellen 220 zuverlässig nicht-leitend.

Anstelle von As kann bei der LDD-Implantation I_LDD auch Sb verwendet werden, wobei bei der nachfolgend durchgeführten Programmier-Implantation I_P vorzugsweise Ph oder/und As ver wendet wird. Dies liegt insbesondere daran, daß sowohl Ph als auch As weiter in das Halbleitersubstrat eindringen als Sb und eine größere Diffusion aufweisen. Demzufolge sind für die Programmier-Implantation alle Dotierstoffe geeignet, die gegenüber der "eigentlichen" Source/Drain-Implantation (I_LDD und I_S/D) eine größere Eindringtiefe und ein stärkeres Diffu sionsverhalten aufweisen.

Zur Verbesserung der Unterdiffusion für die Punch-Through- Gebiete 111 kann gemäß Fig. 3 eine Programmier-Implantation I_Ps auch schräg unter die Steuerelektrode 104 gerichtet sein, wodurch die Punch-Through-Gebiete 111' noch weiter unter die Steuerelektrode 104 reichen. Auf diese Weise kann das Auf treten des Punch-Through-Effekts noch leichter erreicht wer den. Insbesondere bei Standardprozessen zur Herstellung von FLASH-EPROMs sind derartige schräge Implantationen I_Ps ohne hin vorhanden, weshalb die Programmierung ohne den Einsatz zusätzlicher Implantationsschritte im Prozeß durchgeführt werden kann. Gemäß Fig. 3 besitzt eine nicht programmierte ROM-Speicherzelle 320 lediglich Source/Drain-Gebiete 105, während eine programmierte ROM-Speicherzelle 321 Sour ce/Drain-Gebiete 105 und die zusätzlichen Punch-Through- Gebiete 111' aufweist. Auf die LDD-Implantation sowie die Ausbildung von Hilfsschichten kann demzufolge auch verzich tet werden.

Fig. 4 zeigt eine Schnittansicht zur Veranschaulichung ei nes Herstellungsverfahrens von ROM-Speicherzellen gemäß ei nem dritten Ausführungsbeispiel, wobei keine zusätzliche oder ersatzweise Programmier-Implantation zum Programmieren einer ROM-Speicherzelle durchgeführt wird.

Das Verfahren zur Herstellung von ROM-Speicherzellen gemäß dem dritten Ausführungsbeispiel eignet sich insbesondere bei Verwendung von Standardprozessen mit sogenannter Pocket- Implantation. Derartige Pocket-Implantationen werden insbe sondere bei hochintegrierten Schaltungen verwendet, bei de nen aufgrund von Kurzkanaleffekten der normalerweise uner wünschte Punch-Through-Effekt automatisch auftritt. Zur Ver hinderung des Punch-Through-Effekts wird demzufolge zusätz lich zur eigentlichen Source/Drain-Implantation eine Pocket- Implantation zum Ausbilden von Pocket-Gebieten 113 mit ent gegengesetzter Leitfähigkeit zu Source/Drain-Gebieten 112 erzeugt, wodurch der Punch-Through-Effekt zuverlässig ver hindert wird. Diese Erkenntnis macht sich nunmehr die vor liegende Erfindung zunutze, wobei zur Programmierung von leitenden ROM-Speicherzellen diese ohnehin vorhandene und notwendige Pocket-Implantation (p⁺-Implantation) in den aus gewählten ROM-Speicherzellen weggelassen wird. Auf diese Weise entfällt der durch die Pocket-Gebiete 113 entstehende Schutz, weshalb die in Fig. 4 dargestellte ROM- Speicherzelle 420 spätestens beim Anlegen der Betriebsspan nungen einen Punch-Through-Effekt aufgrund von sich berüh renden Raumladungszonen aufweist.

Die Pocket-Implantation gemäß Fig. 4 besteht vorzugsweise aus einer schrägen Implantation mit B als Dotierstoff bei einem Winkel von ca. 10 Grad. Als Source/Drain-Implantation zur Ausbildung des Source/Drain-Gebiets 112 wird hierbei vorzugsweise eine LDD-Implantation mit As durchgeführt.

Fig. 5 zeigt eine Schnittansicht zur Veranschaulichung ei nes Herstellungsverfahren von ROM-Speicherzellen gemäß einem vierten Ausführungsbeispiel, wobei das Durchführen der Pro grammier-Implantation weniger einem unmittelbaren Ausbilden von Punch-Through-Gebieten als vielmehr einem mittelbaren Begünstigen des Punch-Through-Effekts dient.

Das Herstellungsverfahren gemäß Fig. 5 wird vorzugsweise bei Herstellung von CMOS-Schaltungen verwendet, da hierbei ohnehin sowohl p- als auch n-Implantationen zum Ausbilden der komplementären MOS-Strukturen verwendet werden. Gemäß Fig. 5 werden diese ohnehin vorhandenen komplementären p- und n-Implantationen zur Programmierung von ROM- Speicherzellen derart genutzt, daß an der Oberfläche eines aktiven Gebiets die Dotierkonzentration im Halbleitersub strat 100 gezielt verringert wird, wodurch sich die Raumla dungszonen RLZ von implantierten n⁺-Source/Drain-Gebieten 105 automatisch stärker ausbreiten. In Fig. 5 bezeichnet das gestrichelte Gebiet 114 ein derartiges schwach dotiertes p^-- Oberflächengebiet, das sich durch Implantation von p- und n- Dotierstoffen in nahezu gleicher Größenordnung an der Ober fläche unterhalb der Steuerelektrode 104 ausbildet. Demzu folge ist das p-Substrat 100 ein stark neutralisiertes p- Gebiet an der Oberfläche zur Steuerelektrode 104, weshalb sich die Raumladungszone RLZ der stark dotierten n⁺- Source/Drain-Gebiete 105 weit in diesen schwach dotierten p^-- Gebieten 114 ausbreiten und schließlich den Punch-Through- Effekt hervorrufen. Demzufolge wird beim Herstellungsverfah ren gemäß dem vierten Ausführungsbeispiel eine Kompensa tions-Programmier-Implantation durchgeführt, wodurch sich die Dotierkonzentration insbesondere in einem Kanalgebiet unterhalb der Steuerelektrode 104 stark verringert.

Die Erfindung wurde vorstehend unter Verwendung eines p- Halbleitersubstrats beschrieben. Sie ist jedoch nicht darauf beschränkt und kann auch in einem n-Halbleitersubstrat rea lisiert werden. Hierbei sind lediglich entsprechende p- und/oder n-Wannen vom Fachmann vorzusehen. Ferner kann die vorliegende Erfindung nicht nur auf NMOS- sondern auch auf PMOS- oder CMOS-Schaltungen angewendet werden, wobei die Im plantationen und Dotierstoffe entsprechend angepaßt werden.

Claims

1. Verfahren zur Herstellung von ROM-Speicherzellen beste hend aus den Schritten:

a) Vorbereiten eines Halbleitersubstrats (100);
b) Ausbilden von aktiven Gebieten im Halbleitersubstrat (100), die mit einer Isolierschicht (110) bedeckt sind;
c) Ausbilden von Steuerelektroden (104) zum Ansteuern von Kanalgebieten in den aktiven Gebieten;
d) wahlweises Durchführen von Source/Drain-Implantationen unter Verwendung der Steuerelektroden (104) zum selbstju stierenden Ausbilden von Source/Drain-Gebieten (105; 112) in ausgewählten aktiven Gebieten;
e) wahlweises Durchführen von Programmier-Implantationen unter Verwendung der Steuerelektroden (104) als Maske zum selbstjustierenden Ausbilden von Punch-Through-Gebieten (105; 112; 111) in ausgewählten aktiven Gebieten; und
f) Ausbilden von Anschlußleitungen für die Source/Drain- Gebiete (105) und Steuerelektroden (104) zum Ansteuern der ROM-Speicherzellen (120, 121; 220, 221; 320, 321).

2. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, daß
in Schritt d) alle aktiven Gebiete für die Source/Drain- Implantation ausgewählt werden; und
in Schritt e) nur die zu programmierenden aktiven Gebiete für die Programmier-Implantation (IP) ausgewählt werden.

3. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, daß
in Schritt d) nur die nicht zu programmierenden aktiven Ge biete für die Source/Drain-Implantation ausgewählt werden; und
in Schritt e) nur die zu programmierden aktiven Gebiete für die Programmier-Implantation (I_P) ausgewählt werden.

4. Verfahren nach einem der Patentansprüche 1 bis 3, dadurch gekennzeichnet, daß die Sour ce/Drain-Implantation eine schwache LDD-Implantation (I_LDD) zum Festlegen der elektrischen Eigenschaften der ROM- Speicherzellen (120, 121; 220, 221) und eine starke An schluß-Implantation (I_S/D) zum Ausbilden von ohmschen Kontak ten für die Anschlußleitungen der Source/Drain-Gebiete auf weist.

5. Verfahren nach einem der Patentansprüche 1 bis 4, dadurch gekennzeichnet, daß die Pro grammier-Implantation (I_Ps) schräg unter die Steuerelektroden (104) durchgeführt wird.

6. Verfahren nach Patentanspruch 2, dadurch gekennzeichnet, daß die Pro grammier-Implantation eine Kompensations-Implantation dar stellt, bei der sowohl p- als auch n-Dotierstoffe derart in das aktive Gebiet implantiert werden, daß zumindest ein Teil der Oberfläche des Halbleitersubstrats (114) unter der Steu erelektrode (104) eine geringere Dotierung als das restliche Halbleitersubstrat (100) aufweist.

7. Verfahren zur Herstellung von ROM-Speicherzellen beste hend aus den Schritten:

a) Vorbereiten eines Halbleitersubstrats (100);
b) Ausbilden von aktiven Gebieten im Halbleitersubstrat (100), die mit einer Isolierschicht (110) bedeckt sind;
c) Ausbilden von Steuerelektroden (104) zum Ansteuern von Kanalgebieten in den aktiven Gebieten;
d) Durchführen einer Source/Drain-Implantation unter Ver wendung der Steuerelektroden (104) zum selbstjustierenden Ausbilden von Source/Drain-Gebieten (112);
e) wahlweises Durchführen einer Pocket-Implantation unter Verwendung der Steuerelektroden (104) zum Erzeugen von Poc ket-Gebieten (113) mit gegenüber den Source/Drain-Gebieten (112) entgegengesetzter Leitfähigkeit, die in nicht zu pro grammierenden aktiven Gebieten einen Punch-Through-Effekt verhindern; und
f) Ausbilden von Anschlußleitungen für die Source/Drain- Gebiete (112) und die Steuerelektroden (104) zum Ansteuern der ROM-Speicherzellen (420).

8. Verfahren nach Patentanspruch 7, dadurch gekennzeichnet, daß die Sour ce/Drain-Implantation eine senkrechte LDD-Implantation und die Pocket-Implantation eine schräge Implantation darstellt.

9. Verfahren nach Patentanspruch 8, dadurch gekennzeichnet, daß die LDD- Implantation As und die schräge Pocket-Implantation B als Dotierstoffe ausweist.