DE19920992A1

DE19920992A1 - Verfahren für einen Zugriff auf eine Speichereinrichtung

Info

Publication number: DE19920992A1
Application number: DE19920992A
Authority: DE
Inventors: Peter Schicklinski; Christian Hoffmann; Harald Gericke
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1999-05-06
Filing date: 1999-05-06
Publication date: 2000-11-16
Anticipated expiration: 2019-05-07
Also published as: DE19920992B4; EP1050822A2; EP1050822A3; DE50008936D1; EP1050822B1

Abstract

Die Speichereinrichtung (SE) ist über einen ersten Anschluß (R/W1) mit einer ersten Zugriffseinrichtung (CPU1) und über einen zweiten Anschluß (R/W2) mit einer zweiten Zugriffseinrichtung (CPU2). Infolge eines Lese- bzw. Schreibzugriffs auf eine Speicherzelle (SZ1, ..., SZn) der Speichereinrichtung (SE) durch die erste und/oder die zweite Zugriffseinrichtung (CPU1, CPU2) wird eine, in der Speicherzelle (SZ1, ..., SZn) gespeicherte Information zeitlich nacheinander n-mal ausgelesen und anschließend verglichen, wobei die Information als korrekt ausgelesen bzw. eingeschrieben gilt, wenn die n ermittelten Informationen identisch sind.

Description

Die Erfindung betrifft ein Verfahren für einen Lese- bzw. Schreibzugriff auf eine Speichereinrichtung gemäß dem Oberbe griff des Patentanspruchs 1 bzw. 2.

Aus der Produktschrift der Fa. Siemens "ISDN im Büro - HICOM", Sonderausgabe telcom report und Siemens-Magazin COM, 1985, ISBN 3-8009-3849-9, insbesondere der Seiten 58 bis 66, ist eine modular aufgebaute private Kommunikationsanlage be kannt. Die Kommunikationsanlage weist eine Vielzahl von, ei nem Anschluß von Teilnehmerendgeräten an die Kommunikations anlage dienende Teilnehmeranschlußbaugruppen auf, wobei eine vorgegebene Anzahl von Teilnehmeranschlußbaugruppen jeweils in einer Anschlußeinheit zusammengefaßt sind. Hierbei ist den Anschlußeinheiten jeweils eine anschlußeinheitenindividuelle Steuerungseinrichtung zugeordnet.

Zur Speicherung von Daten auf den jeweiligen Teilnehmeran schlußbaugruppen weisen diese jeweils eine Speichereinrich tung auf, die in der Regel als sogenannter "Dual Ported RAM (Random Access Memory)" ausgebildet ist, d. h. die Speicher einrichtung weist zwei voneinander unabhängige Anschlüsse für Lese- bzw. Schreibzugriffe auf die Speichereinrichtung auf. Über die beiden Anschlüsse des "Dual Ported RAMs" sind somit gleichzeitige Zugriffe auf die Speichereinrichtung ausgehend von einem auf der Baugruppe angeordneten Prozessor, als auch von einem der Steuerungseinrichtung der jeweiligen Anschluß einheit zugeordneten Prozessor möglich.

Aus dem Datenblatt "CMOS DUAL-PORT RAM", der Firma Integrated Device Technology Inc., November 1993, ist beispielsweise ein 'Dual Ported RAM' bekannt, das bei einem gleichzeitigen Zu griff auf dieselbe Speicherzelle dieser Speichereinrichtung für einen gesicherten Zugriff auf die Speicherzelle, d. h. für ein korrektes Auslesen einer Information aus der Speicherzel le bzw. ein korrektes Einspeichern einer Information in die Speicherzelle, die beiden gleichzeitigen Zugriffe in zwei se quentielle Zugriffe aufspaltet. Hierzu weist die Speicherein richtung eine Arbitrierungslogik auf, die bei zwei gleichzei tigen, ausgehend von den beiden Anschlüssen erfolgenden Zu griffen auf dieselbe Speicherzelle der Speichereinrichtung einen ersten Anschluß der Speichereinrichtung für einen Schreib- bzw. Lesezugriff auf die Speichereinrichtung frei gibt und einen zweiten Anschluß durch das Setzen eines soge nannten BUSY-Signals für einen gleichzeitigen Zugriff sperrt. Nach Beendigung des, über den ersten Anschluß erfolgenden Zu griffs wird der zweite Anschluß durch das Zurücksetzen des BUSY-Signals für einen nachfolgenden Lese- bzw. Schreibzu griff freigegeben.

Derartige, eine Arbitrierungslogik aufweisende 'Dual Ported RAMs' sind jedoch in der Regel teuer und benötigen zudem eine zusätzliche Signalisierung auf der Baugruppe - z. B. das BUSY- Signal - um zwei gleichzeitige Zugriffe auf dieselbe Spei cherzelle der Speichereinrichtung in zwei sequentielle Zu griffe aufspalten zu können.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, durch welches ein gesichertes Auslesen bzw. Einschreiben von Daten aus bzw. in eine Speichereinrich tung, insbesondere ein 'Dual Ported RAM' auf einfache Weise sichergestellt werden kann.

Gelöst wird die Aufgabe ausgehend von den Merkmalen des Ober begriffs des Patentanspruchs 1 bzw. 2 durch deren kennzeich nenden Merkmale.

Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens be steht nun darin, daß durch ein n-maliges Lesen der in einer Speicherzelle gespeicherten Information bzw. der in eine Speicherzelle eingeschriebenen Information und ein nachfol gendes Vergleichen der n ausgelesenen Informationen auf ein fache Weise gewährleistet wird, daß die, im Rahmen eines Le sezugriffs aus der Speicherzelle gelesene Information bzw. die, im Rahmen eines Schreibzugriffs in die Speicherzelle eingeschriebene Information korrekt ausgelesen bzw. einge speichert wurde. Somit können durch das erfindungsgemäße Ver fahren 'Dual Ported RAMs' verwendet werden, die keine Arbi trierungslogik für ein Aufspalten zweier gleichzeitiger Zu griffe in zwei sequentielle Zugriffe auf dieselbe Speicher zelle aufweisen und somit kostengünstiger sind.

Vorteilhafte Weiterbildungen der Erfindung sind in den Un teransprüchen angegeben.

Ein Vorteil von in den Unteransprüchen definierten Ausgestal tungen der Erfindung besteht darin, daß durch eine Erhöhung der Anzahl n der Lesevorgänge nach einem, im Rahmen eines Schreib- bzw. Lesezugriffs aufgetretenen Fehlers, die Wahr scheinlichkeit für ein Erkennen einer fehlerhaften ausgelese nen bzw. eingespeicherten Information erhöht wird.

Ein weiterer Vorteil von in den Unteransprüchen definierten Ausgestaltungen der Erfindung besteht darin, daß durch ein zufälliges variieren der Zeitabstände zwischen den n Lesevor gänge die Wahrscheinlichkeit für einen gleichzeitigen Zugriff auf dieselbe Speicherzelle ausgehend von beiden Anschlüssen der Speichereinrichtung verringert wird, und somit die Wahr scheinlichkeit für ein korrektes Auslesen einer, in einer Speicherzelle gespeicherten bzw. in eine Speicherzelle einge schriebenen Information erhöht wird.

Ein Ausführungsbeispiel der Erfindung wird im folgenden an hand der Zeichnung näher erläutert.

Dabei zeigen:

Fig. 1 ein Blockschaltbild zur schematischen Darstellung der am erfindungsgemäßen Verfahren beteiligten we sentlichen Funktionseinheiten;

Fig. 2 ein Ablaufdiagramm zur Veranschaulichung der im Rahmen eines Lesezugriffs ablaufenden wesentlichen Verfahrensschritte;

Fig. 3 ein Ablaufdiagramm zur Veranschaulichung der im Rahmen eines Schreibzugriffs ablaufenden wesentli chen Verfahrensschritte.

Fig. 1 zeigt eine schematische Darstellung einer, als 'Dual Ported RAM' ausgestalteten Speichereinrichtung SE die über einen ersten Schreib-Lese-Anschluß R/W1 mit einem ersten Pro zessor CPU1 und über einen zweiten Schreib-Lese-Anschluß R/W2 mit einem zweiten Prozessor CPU2 verbunden ist. Des weiteren weist die Speichereinrichtung SE mehrere Speicherzellen SZ1, . . ., SZn zur Speicherung von, z. B. jeweils 8-Bit langen Datenblöcken auf.

Durch eine Übermittlung einer entsprechenden, eine Speicher zelle SZ1, . . ., SZn identifizierenden Lese-Anforderungsmeldung READ(SZ) von einem der Prozessoren CPU1, CPU2 an die Spei chereinrichtung SE werden die, in der adressierten Speicher zelle SZ1, . . ., SZn gespeicherte Information ausgelesen und über den entsprechenden Schreib-Lese-Anschluß R/W1, R/W2 an den, die Lese-Anforderungsmeldung READ(SZ) sendenden Prozes sor CPU1, CPU2 übermittelt. Analog werden durch eine Über mittlung einer entsprechenden, eine Speicherzelle SZ1, . . ., SZn identifizierenden Schreib-Anforderungsmeldung WRITE(SZ) von einem der Prozessoren CPU1, CPU2 an die Speichereinrichtung SE nachfolgend von diesem Prozessor CPU1, CPU2 über den ent sprechenden Schreib-Lese-Anschluß R/W1, R/W2 übermittelte Da ten in der adressierten Speicherzelle SZ1, . . ., SZn eingespei chert.

Bei einem gleichzeitigen Lese- bzw. Schreibzugriff des ersten und des zweiten Prozessors CPU1, CPU2 auf dieselbe Speicher zelle SZ1, . . ., SZn der Speichereinrichtung SE ist das Ergebnis undefiniert, d. h. die Korrektheit der aus der entsprechenden Speicherzelle SZ1, . . ., SZn ausgelesenen bzw. in die Speicher zelle SZ1, . . ., SZn eingespeicherten Information ist nicht ge währleistet. Hierbei ist jedoch nur ein gleichzeitiger Lese zugriff bzw. ein gleichzeitiger Lese- und Schreibzugriff durch die beiden Prozessoren CPU1, CPU2 auf dieselbe Spei cherzelle SZl, . . ., SZn der Speichereinrichtung SE möglich. Ein gleichzeitiger Schreibzugriff auf dieselbe Speicherzelle SZl, . . ., SZn durch die beiden Prozessoren CPU1, CPU2 wird durch die Speichereinrichtung SE automatisch unterbunden.

Da die Prozessoren CPU1, CPU2 im Rahmen eines Lese- bzw. Schreibzugriffs auf eine Speicherzelle SZ1, . . ., SZn der Spei chereinrichtung SE keine Information darüber erhalten, ob der jeweils andere Prozessor CPU1, CPU2 gleichzeitig auf dieselbe Speicherzelle SZ1, . . ., SZn der Speichereinrichtung SE zu greift, erfolgt beim erfindungsgemäßen Verfahren im Rahmen eines Lese- bzw. Schreibzugriffs auf die Speichereinrichtung SE ein mehrfacher Zugriff auf die Speicherzelle SZ1, . . ., SZn, so daß eine Überprüfung der aus einer Speicherzelle SZ1, . . ., SZn gelesenen bzw. der in die Speicherzelle SZ1, ..., SZn ein gespeicherten Information durch den jeweiligen den Zugriff initialisierenden Prozessor CPU1, CPU2 erfolgen kann.

Fig. 2 zeigt ein Ablaufdiagramm zur Veranschaulichung der im Rahmen eines Lesezugriffs auf eine erste Speicherzelle SZ1 der Speichereinrichtung SE ablaufenden wesentlichen Verfah rensschritte. Für einen Lesezugriff auf die erste Speicher zelle SZ1 der Speichereinrichtung SE wird in einem ersten Schritt eine Anzahl n der, für eine Überprüfung der Korrekt heit einer aus eine Speicherzelle SZ1, . . ., SZn gelesenen In formation zu erfolgenden Lesezugriffe ermittelt. Beim vorlie genden Ausführungsbeispiel wird die Anzahl n der zu erfolgen den Lesezugriffe standardmäßig auf den Wert n = 3 gesetzt. Gleichzeitig wird eine verfahrensindividuelle Laufvariable x auf den Wert x = 1 gesetzt. In einem nächsten Schritt wird durch die Übermittlung einer entsprechenden Lese-Anforde rungsmeldung READ(SZ1) die in der ersten Speicherzelle SZ1 gespeicherte Information ausgelesen und durch den, den Lese zugriff initialisierenden Prozessor CPU1, CPU2 gespeichert. Anschließend wird überprüft, ob die Laufvariable x kleiner als die Anzahl n der zu erfolgenden Lesezugriffe ist. Ist dies der Fall, wird die Laufvariable x um den Wert 1 erhöht und der beschriebene Lesezugriff wird solange wiederholt, bis die Laufvariable x gleich der Anzahl n der zu erfolgenden Le sezugriffe, also n = 3 ist.

Ist die Laufvariable x größer oder gleich der Anzahl n der zu erfolgenden Lesezugriffe werden in einem nächsten Schritt die n - in diesem Fall n = 3 - durch den Prozessor CPU1, CPU2 ge speicherten Informationen miteinander verglichen. Stimmen die gespeicherten Informationen nicht überein, wird die Anzahl n der zu erfolgenden Lesezugriffe auf den Wert 5 erhöht und die Laufvariable wird auf den Wert 1 zurückgesetzt. Um die Kor rektheit der gelesenen Information gewährleisten zu können, kann die Anzahl n der zu erfolgenden Lesezugriffe von einen Benutzer auf einen beliebigen, von ihm als optimal ermittel ten Wert gesetzt werden. Anschließend wird das beschriebene Verfahren wiederholt, bis die n - in diesem Fall n = 5 - ge speicherten Informationen übereinstimmen.

Stimmen die n gespeicherten Informationen überein, gilt die ausgelesene Information als korrekt und es wird abschließend überprüft, ob die Anzahl n der, für eine Überprüfung der Kor rektheit der aus einer Speicherzelle SZ1, . . ., SZn gelesenen Information zu erfolgenden Lesezugriffe größer als n = 3 ist. Ist dies der Fall, wird die Anzahl n der zu erfolgenden Lese zugriffe um den Wert 1 dekrementiert.

Fig. 3 zeigt ein Ablaufdiagramm zur Veranschaulichung der im Rahmen eines Schreibzugriffs auf die erste Speicherzelle SZ1 der Speichereinrichtung SE ablaufenden wesentlichen Verfah rensschritte. Nach einen Einspeichern einer einzuspeichernden Information in die erste Speicherzelle SZ1 der Speicherein richtung SE wird in einem nächsten Schritt die Anzahl n der, für eine Überprüfung der Korrektheit einer in eine Speicher zelle SZ1, . . ., SZn eingespeicherten Information zu erfolgenden Lesezugriffe ermittelt. Beim vorliegenden Ausführungsbeispiel wird die Anzahl n der zu erfolgenden Lesezugriffe standardmä ßig auf den Wert n = 3 gesetzt. Gleichzeitig wird die verfah rensindividuelle Laufvariable x auf den Wert x = 1 gesetzt. In einem nächsten Schritt wird durch die Übermittlung einer entsprechenden Lese-Anforderungsmeldung READ(SZ1) die in der ersten Speicherzelle SZ1 gespeicherte Information ausgelesen und durch den, den Lesezugriff initialisierenden Prozessor CPU1, CPU2 gespeichert. Anschließend wird überprüft, ob die Laufvariable x kleiner als die Anzahl n der zu erfolgenden Lesezugriffe ist. Ist dies der Fall, wird die Laufvariable x um den Wert 1 erhöht und der beschriebene Lesezugriff wird solange wiederholt, bis die Laufvariable x gleich der Anzahl n der zu erfolgenden Lesezugriffe, also x = 3 ist.

Ist die Laufvariable x größer oder gleich der Anzahl n der zu erfolgenden Lesezugriffe werden in einem nächsten Schritt die n - in diesem Fall n = 3 - durch den Prozessor CPU1, CPU2 ge speicherten Informationen jeweils mit der in die erste Spei cherzelle SZ1 einzuschreibenden Information verglichen. Stim men die gespeicherten Informationen nicht mit der in die er ste Speicherzelle SZ1 einzuschreibenden Information überein, wird die Anzahl n der zu erfolgenden Lesezugriffe auf den Wert 5 erhöht und die Laufvariable wird auf den Wert 1 zu rückgesetzt. Um die Korrektheit der gelesenen Information ge währleisten zu können, kann die Anzahl n der zu erfolgenden Lesezugriffe von einen Benutzer auf einen beliebigen, von ihm als optimal ermittelten Wert gesetzt werden. Anschließend wird die einzuschreibende Information erneut in die erste Speicherzelle SZ1 eingespeichert und das beschriebene Verfah ren wird solange wiederholt, bis die n - in diesem Fall n = 5 - gespeicherten Informationen übereinstimmen.

Stimmen die n gespeicherten Informationen mit der in die er ste Speicherzelle SZ1 einzuschreibenden Information überein, gilt die Information als korrekt eingespeichert und es wird abschließend überprüft, ob die Anzahl n der, für eine Über prüfung der Korrektheit einer, in einer Speicherzelle SZ1, . . ., SZn eingespeicherten Information zu erfolgenden Lese zugriffe größer als n = 3 ist. Ist dies der Fall, wird die Anzahl n der zu erfolgenden Lesezugriffe um den Wert 1 dekre mentiert.

Beim erfindungsgemäßen Verfahren wird die Zeitspanne zwischen zwei, zur Überprüfung der Korrektheit einer, in eine Spei cherzelle SZ1, . . ., SZn eingeschriebenen bzw. aus einer Spei cherzelle SZl, . . ., SZn ausgelesenen Information erfolgenden Lesevorgänge auf eine Speicherzelle SZ1, . . ., SZn der Spei chereinheit SE variabel gehalten. Hierbei wird die Zeit zwi schen zwei Lesevorgänge beispielsweise durch einen Zufallsge nerator innerhalb einer vorgegebenen Zeitspanne zufällig be stimmt. Dadurch wird gewährleistet, daß in Fällen, in denen durch die beiden Prozessoren CPU1, CPU2 ein gleichzeitiger Zugriff auf eine Speicherzelle SZ1, . . ., SZn der Speicherein richtung SE erfolgt, ein zweiter, der Überprüfung der Kor rektheit dienender Lesezugriff nicht erneut zur gleichen Zeit erfolgt und somit eine unbestimmte Information ausgelesen wird.

Claims

1. Verfahren für einen Lesezugriff auf eine Speichereinrich tung (SE), wobei eine erste Zugriffseinrichtung (CPU1) über einen ersten Anschluß (R/W1) der Speichereinrichtung (SE) und eine zweite Zugriffseinrichtung (CPU2) über einen zweiten An schluß (R/W2) der Speichereinrichtung (SE) mit der Spei chereinrichtung (SE) verbunden sind, dadurch gekennzeichnet, daß bei dem Lesezugriff auf eine Speicherzelle (SZ1, . . ., SZn) der Speichereinrichtung (SE) durch die erste und/oder die zweite Zugriffseinrichtung (CPU1, CPU2) eine, in der Spei cherzelle (SZ1, . . ., SZn) gespeicherte Information zeitlich nacheinander n-mal ausgelesen und anschließend verglichen wird, und daß

- in Fällen, in denen die n ermittelten Informationen iden tisch sind, die ausgelesene Information als korrekt aus gelesen gilt,
- in Fällen, in denen die n ermittelten Informationen nicht identisch sind, die in der Speicherzelle (SZl, . . ., SZn) gespeicherte Information erneut zeitlich nacheinander n-mal ausgelesen und anschließend verglichen wird.

2. Verfahren für einen Schreibzugriff auf eine Speicherein richtung (SE), wobei eine erste Zugriffseinrichtung (CPU1) über einen ersten Anschluß (R/W1) der Speichereinrichtung (SE) und eine zweite Zugriffseinrichtung (CPU2) über einen zweiten Anschluß (R/W2) der Speichereinrichtung (SE) mit der Speichereinrichtung (SE) verbunden sind, dadurch gekennzeichnet, daß bei dem Schreibzugriff auf eine Speicherzelle (SZ1, . . ., SZn) der Speichereinrichtung (SE) durch die erste und/oder die zweite Zugriffseinrichtung (CPU1, CPU2) eine, im Rahmen des Schreibzugriffs in der Speicherzelle (SZ1, . . ., SZn) ge speicherte Information zeitlich nacheinander n-mal ausgelesen und diese Informationen anschließend mit der in die Speicher zelle (SZ1, . . ., SZn) einzuspeichernden Information verglichen wird, und daß

- in Fällen, in denen die n ermittelten Informationen je weils mit der in die Speicherzelle (SZ1, . . ., SZn) einzu schreibenden Information identisch sind, die in der Spei cherzelle (SZ1, . . ., SZn) gespeicherte Information als kor rekt eingeschrieben gilt,
- in Fällen, in denen die n ermittelten Informationen nicht mit der in die Speicherzelle (SZ1, . . ., SZn) einzuschrei benden Information identisch sind, die Information erneut in die Speicherzelle (SZl, . . ., SZn) eingeschrieben wird und die gespeicherte Information erneut zeitlich nachein ander n-mal ausgelesen und diese Informationen anschlie ßend mit der in die Speicherzelle (SZ1, . . ., SZn) einzu speichernden Information verglichen wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in Fällen, in denen die n ermittelten Informationen nicht identisch sind, die Anzahl der Lesezugriffe n auf einen vor gebbaren Wert erhöht wird, und daß nachfolgend infolge eines korrekten Lese- bzw. Schreibzu griffs auf eine Speicherzelle (SZ1, . . ., SZn) die Anzahl n der Lesevorgänge um den Wert 1 solange dekrementiert wird, bis die ursprünglich Anzahl n der Lesevorgänge erreicht ist.

4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die n Lesevorgänge in variablen Zeitabständen voneinander erfolgen.