DE19914384A1 - Digitale Zwischenfrequenzstufe - Google Patents
Digitale ZwischenfrequenzstufeInfo
- Publication number
- DE19914384A1 DE19914384A1 DE19914384A DE19914384A DE19914384A1 DE 19914384 A1 DE19914384 A1 DE 19914384A1 DE 19914384 A DE19914384 A DE 19914384A DE 19914384 A DE19914384 A DE 19914384A DE 19914384 A1 DE19914384 A1 DE 19914384A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- bit
- filter
- stage
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
- H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/26—Circuits for superheterodyne receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
Abstract
Die digitale Zwischenfrequenzstufe (Quadratur-System, Tiefpaß-Variante) ist besonders durch den Einsatz eines speziellen, linearphasigen Tiefpaßfilters, eines sogenannten Spalttiefpaß-Filters zweiter Ordnung, gekennzeichnet, welches sich mit sehr geringem technischen Aufwand realisieren läßt. Ebenfalls sind die beiden, digitalen Quadratur-Mischstufen des Systems einschließlich der beiden digital geregelten Oszillatoren (DCO), die zur Erzeugung der Mischfrequenzen erforderlich sind, mit einfachen Logikbausteinen und Speicherelementen ausführbar. Zur Wortbreiten-Begrenzung des Ausgangssignals, dessen Wortbreite infolge der Filterung und Mischung erheblich anwächst, wird noch ein ebenfalls sehr einfaches Schaltungsbeispiel eines sogenannten Gray-Code-Formatierers angegeben.
Description
Die Erfindung betrifft eine digitale Zwischenfrequenzstufe nach dem Oberbegriff des
Patentanspruches 1.
Zum Empfang der in der modernen Satellitenkommunikation verwendeten "Spread
Speetrum Signale" sind Hochfrequenz-Empfänger erforderlich, die für diese Signale
eine entsprechend breitbandige Filterung im RF-Frontend und den Zwischenfrequenz-
Stufen (ZF-Stufen) durchführen, sowie eine relativ breitbandige, digitale
Signalweiterverarbeitung (Demodulation, Korrelation, Daten/Bit-Synchronisation und
Datenauswertung) im Basisband-Prozessor realisieren. Zusätzlich wird ein ausreichend
guter, linearer Phasengang der Mischstufen und der Filter vorausgesetzt. Insbesondere
bei den Satelliten-Navigations-Empfängern (GNSS-Empfängern) für GPS und
GLONASS ist diese Linearphasigkeit der Signalübertragung (konstante
Gruppenlaufzeit) in den Filtern und Mischstufen unabdingbar, da andernfalls erhebliche
Fehler in den Navigationsergebnissen auftreten können.
Nur ein weitgehend digitaler ausgeführter Hochfrequenz-Empfänger kann diese
Kriterien erfüllen. Jedoch benötigt jeder Hochfrequenz-Empfänger ein minimales,
analoges RF-Frontend, das die extrem schwachen Empfangssignale vorfiltert und für
die nachfolgende digitale Signalverarbeitung entsprechend aufbereitet
(Abwärtsmischung, Signal-Abtastung, A/D-Umsetzung, usw.). Eine technisch
besonders günstige Lösung für ein solches RF-Frontend ergibt sich wenn die
Empfangssignale bereits in einer sehr hohen ZF-Lage digitalisiert werden und zur
Weiterverarbeitung in einen nachfolgenden voll digitalen ZF-Empfänger eingespeist
werden. Auf Grund der hohen Bandbreite und Taktrate kann der Basisband-Prozessor
des ZF-Empfängers in der Regel diese Breitbandsignale in der hohen ZF-Lage nicht in
Echtzeit verarbeiten. Deshalb muß zuvor noch eine entsprechende digitale
Abwärtsmischung, digitale Filterung und Abtastraten-Reduktion (Dezimation) mittels
einer mehrkanaligen, digitalen ZF-Stufe (Digitaler Abwärtsmischer) erfolgen.
Die Aufgabe der Erfindung ist es eine mit minimalem Aufwand zu realisierende digitale
Zwischenfrequenzstufe auszuarbeiten, die sich durch ihre digitale Abwärtsmischung,
ihre digitale Filterung und ihre Abtastraten-Reduktion besonders für die Anwendung bei
mehrkanaligen Hochfrequenz-Empfängern eignet.
Die Aufgabe wird durch eine Zwischenfrequenzstufe gelöst, bei welchem das komplexe
Frequenzabtastfilter einen Tiefpaß 2. Ordnung mit einer sin(x)2/x2-
Übertragungscharakteristik im Frequenzbereich darstellt. Hierbei wird das
Frequenzabtastfilter mittels einer Hintereinanderschaltung zweier Elementarfilter
bestehend aus einem Integrators 2. Ordnung (Akkumulator) und einem Differentiator
2. Ordnung (Kammfilter) gebildet und an der gemeinsamen Verbindungsstelle dieser
beiden Elementarfilter die Abtastraten-Reduktion der Ausgangsdaten des Integrators yn
um den Faktor R mit Hilfe eines sogenannten Dezimators vorgenommen. Die
Ausgangsdaten um des Dezimators, die im den Faktor R in der Taktrate verringert sind,
werden in den nachfolgenden Differentiator eingespeist.
Ein weiterer Vorteil der Erfindung ist die Möglichkeit die eingangsseitige Quadratur-
Mischerstufe mit einem einfachen kombinatorischen Netzwerk zu realisieren. Dies wird
durch die Beschränkung des Eingangswortes auf 2 Bit Breite und dessen Darstellung im
2-er-Komplement besonders einfach. Auch ist es in vorteilhafter Weise möglich die
Trägersignale für die Mischerfrequenz fb der zweiten, ausgangsseitigen Quadratur-
Mischerstufe in einem durch ein einfaches kombinatorisches Netzwerk zu ausführbaren
2-bit Johnson-Zähler (2-bit Ringzähler) zu realisieren. Weiter läßt sich bei der
erfindungsgemäßen Zwischenfrequenzstufe auch das Ausgangssignal des Realteil-
Imaginärteil-Addierers mittels eines Gray-Code-Formatierers in seiner Wortbreite ohne
Informationsverlust reduzieren.
Anhand der nachfolgenden Ausführungsbeispiele und Zeichnungen wird der
erfindungsgemäße Gegenstand näher erläutert. Die Zeichnungen zeigen:
Fig. 1 zeigt ein Blockdiagramm eines herkömmlichen auf einem komplexen Tiefpaß
beruhenden Quadratur-System-Konzept.
Fig. 2 zeigt ein schematisches Blockdiagramm der ZF-Stufe 12.
Fig. 3 zeigt schaltungstechnische Detail zu dem in Fig. 2 gezeigten schematischen
Blockdiagramm der erfindungsgemäßen ZF-Stufe 12.
Fig. 4 zeigt die Struktur des Tiefpaßfilters
Fig. 5 zeigt exemplarisch ein schematisches Blockdiagramm eines der beiden
identisch ausgeführten Zweige der komplexen 1. Mischerstufe 13.
Fig. 6 stellt die sehr einfachen, kombinatorischen Schaltung zur Erzeugung der
erforderlichen, binären Mischsignale dar.
Fig. 7 zeigt die kombinatorische Schaltung für den Gray-Code-Formatierers 21.
Fig. 8 zeigt eine alternative Schaltung für den Gray-Code-Formatierers 21 auf.
Zum Verdeutlichung der Vorteile der nachfolgend beschriebenen erfindungsgemäßen
digitalen ZF-Stufe, die eine Quadratur-System-Variante darstellt, wird kurz ein
herkömmliches auf einem komplexen Tiefpaß beruhendes Quadratur-System-Konzept
aufgezeigt. Fig. 1 zeigt ein Blockdiagramm dieses komplexen Quadratur-System-
Konzepts. Das vorverstärkte analoge Empfangssignal s(t) wird im Analog-Digital-
Umsetzer 1 mit der Abtastfrequenz fa digitalisiert und der nachfolgenden ZF-Stufe 2
zugeführt. Die ZF-Stufe 2 kann in vier wesentliche Bestandteile gegliedert werden.
Erstens, der 1. Mischstufe 3 die im wesentlichen aus einem eingangsseitigen
90°-Phasenschiebernetzwerk (π/2) 4 und sowie einem digitalen, variablen Oszillator 5,
der die Mischfrequenz fc erzeugt, besteht. Zweitens, dem komplexen Tiefpaß-Filter
bzw. dem komplexen Frequenzabtast-Filter 6. Drittens, dem 2. Abtaster 7 der die
erforderliche Abtastraten-Reduktion des mit fa abgetasteten Summensignals sa(n) auf
die Abtastrate fb mit dem ganzzahligen Abtastraten-Reduktionsfaktor R = fa/fb (mit
fb < fa) Abtast-Taktfolge m.Tb durchführt. Viertens, einer 2. komplexen Mischstufe,
die aus einem 90°-Phasenschiebernetzwerk (π/2) 9, einem digitalen Oszillator 10, der
die feste Mischfrequenz fc=fb/4 erzeugt sowie einem Realteil-Imaginärteil-Addierer 11
zur Reellmachung des komplexen Ausgangssignals z(m) besteht. Da die Abtastraten-
Reduktion erst nach durchlaufen des komplexen Tiefpaßfilters durchgeführt wird, ist die
gesamte Signalverarbeitung in der ZF-Stufe mit einer hohen Taktrate f0 <= fa
auszuführen. Dies stellt an die digitalen Bauteile des Systems erhebliche Anforderungen
bezüglich Verarbeitungsbandbreite, Taktraten und Signallaufzeiten.
Das schematische Blockdiagramm der ZF-Stufe 12 das in Fig. 2 gezeigt wird zeichnet
sich vor allem durch ein neuartiges I-Q-Kanal-Tiefpaß-Filter 14 aus. Dieses stellt einen
Sonderfall eines reellen Frequenzabtastfilters dar, das durch seine sin2x/x2-
Übertragungscharakteristik (Spalttiefpaß-Filter 2. Ordnung) im Frequenzbereich
besonders gut an "Spread-Spectrum-Signale" angepaßt werden (Optimal-Filter) kann.
Hierbei gliedert sich das Filter 14 nach Fig. 2 in zwei Funktionsblöcke, dem
Integrator 2-ter Ordnung (Akkumulator) 15 und dem nachgeschalteten Differentiator 2-
ter Ordnung (Kammfilter) 17. Genau zwischen diesen beiden Filterblöcken, also in der
Mitte der Filterstruktur, wird mittels eines Abtasters 16 die Reduzierung (Dezimation)
der Abtastrate von fa auf fb um den ganzzahligen Reduktionsfaktor R vorgenommen.
Damit ist die Signalverarbeitung pro Quadraturkanal nur zur Hälfte (1. I-Q-Mischung
und Akkumulator) bei der hohen Abtastfrequenz fa auszuführen. Dagegen kann die
zweite Hälfte des Abwärtsmischers (Differentiator und 2. I-Q-Mischung) mit der
erheblich reduzierten Abtastrate fb arbeiten. Dies stellt an einen Großteil der
Verarbeitungsbausteine des Systems wesentlich geringere Anforderungen bezüglich
Verarbeitungsbandbreite, Taktraten und Signallaufzeiten. Demzufolge ist dieses
Abwärtsmisch-Verfahren besonders für die technische Realisierung von digitalen,
mehrkanaligen ZF-Stufen mit preiswerten "ASIC's" und/oder "FPGA's" geeignet.
Durch die Wahl der Wortbreite a = 2 des Eingangssignals sa(n) und dessen Kodierung
im 2-er-Komplement kann die eingangsseitige Quadratur-Mischerstufe 13 mit einem
einfachen kombinatorischen Netzwerk realisiert werden. Ebenso lassen sich mittels
eines einfachen kombinatorischen Netzwerkes die Trägersignale für die
Mischerfrequenzen fc der 2. Mischerstufe 18 von den Ausgängen eines 2-bit Johnson-
Zählers (2-bit Ringzähler) 19 herleiten. Um die Wortbreite des Ausgangssignal z(m) der
ZF-Stufe in seiner Wortbreite zu minimieren, wird das Ausgangssignal des Realteil-
Imaginärteil-Addierers 20 sb(m) mittels eines Gray-Code-Formatierers 21 in seiner
Wortbreite reduziert.
Die nachfolgenden Beispiele beschreiben vorteilhafte Ausgestaltungen der Erfindung.
Fig. 3 zeigt schaltungstechnische Detail zu dem in Fig. 2 gezeigten schematischen
Blockdiagramm der erfindungsgemäßen ZF-Stufe. Mit dem 1. I-Q-Mischer 4, der seine
digitale Mischfrequenz fc (Wortbreite b Bit) vom einem einstellbaren digital
steuerbaren Oszillator (Phasenakkumulator) 22 zur Frequenz-Selektion des
Empfangskanals bezieht, wird das reelle Eingangssignal sa(n) (Wortbreite a Bit) in den
komplexen Tiefpaßbereich symmetrisch zur Frequenz-Nullage abgemischt.
Anschließend führt das digitale I-Q-Tiefpaßfilter 14 die erforderliche Bandbegrenzung
des abgemischten Signals (Wortbreite c Bit) sowie die Abtastraten-Reduktion um den
Faktor R aus. Um den "Prozeßgewinn" G des Filters zu berücksichtigen, muß das Filter
für eine erweiterte Verarbeitungswortbreite von d Bit ausgelegt werden. Zur
Reellmachung des komplexen Filterausgangssignal (Wortbreite d Bit bzw. e Bit) ist
dann der 2-te I-Q-Mischer 18 mit der festen Mischfrequenz fc = fb/4 (Wortbreite 2 Bit)
notwendig. Die Mischfrequenz fc wird von einem Johnson-Zähler mit einem
nachgeschalteten kombinatorischen Netzwerk 19 erzeugt. Dem I-Q-Mischer 18 ist ein
Realteil-Imaginärteil-Addierers 20 nachgeschaltet. Die für die digitale
Signalverarbeitung im Basisband-Prozessor erforderliche Begrenzung der Wortbreite
des reellen, digitalen ZF-Kanal-Ausgangssignals sb(m) von f Bit auf g Bit wird mit
einem Gray-Code-Formatierer 21 vor dem Ausgang der ZF-Stufe 14 vorgenommen.
Das Tiefpaß-Filter entspricht einem modifiziertes Frequenzabtast-Tiefpaßfilter von
2. Ordnung das eine sin2x/x2-Übertragungscharakteristik im Frequenzbereich
(Spalttiefpaß 2. Ordnung) aufweist. Es kann dementsprechend an das "Spread
Spectrum" der modernen Satelliten-Kommunikationssignale (MSS, INMARSAT usw.)
und der Satelliten-Navigations-Signale (GPS, GLONASS usw.) optimal angepaßt
werden (Optimal-Filter). Wie bereits erwähnt besteht das Tiefpaß-Filter 14 nach
Fig. 4 aus der Hintereinanderschaltung eines Integrators 2. Ordnung
(Akkumulator) 15 mit einem Differentiator 2. Ordnung (Kammfilter) 17. An dem
gemeinsamen Verbindungsstelle der beiden Elementarfilter 15 und 17 wird die
Abtastraten-Reduktion der Integrator-Ausgangsdaten y(n) um den Faktor R mit Hilfe
des sogenannten Dezimators 16 vorgenommen. Die resultierenden Daten u(m), die um
den Faktor R in der Taktrate verringert sind, werden dann in den nachfolgenden
Differentiator 17 eingespeist. Somit kann die Abtastraten-Reduktion technisch sehr
einfach mit einem Abtast-Register an den Integrator-Ausgangsdaten y(n) vorgenommen
werden. Hierbei bedeutet die Größe T die Abtastperiodendauer der Abtastfrequenz fa
bzw. die Verzögerung des Datensignals durch die Datenspeicher um die Zeitdauer T,
was sich mit entsprechenden Registern realisieren läßt. Dementsprechend gilt für die
Größe R.T bzw. 4.R.T im Differentiatorteil 17 eine Signalverzögerung von der Dauer
R.T bzw. 4.R.T und bezieht sich hiermit auf die reduzierte Abtastfrequenz fb = 1/R.T.
Dadurch kann das gesamte Tiefpaß-Filter mittels einfacher Logikbausteine, wie
Datenregistern, Addierern und Subtrahierern, realisiert werden. Es sind keine
Koeffizienten-Multiplizierer notwendig, da es auch möglich ist die erforderlichen
Multiplikationen mit dem Faktor 2 durch weitere Additionen oder Linksverschiebung
entsprechender Bitstellen im Datenwort durchzuführen.
Anhand der in Fig. 3 bzw. Fig. 4 aufgezeigten, funktionalen Filterstruktur können
nun die einzelnen z-Übertragungsfunktionen für die beiden Elementarfilter Integrator 15
und Differentiator 17 sowie für das gesamte Tiefpaßfilter 14 unter Berücksichtigung des
Abtastraten-Reduktionsfaktors R aufgestellt werden. Daraus ergibt sich für den
Integrator 15, der eine rein rekursive Filterstruktur (Polstellen-Filter) besitzt, eine
Übertragungsfunktion entsprechend eines Akkumulators 2. Ordnung zu:
Jedoch weist in diesem Fall der Integrator 15 bei seiner alleinigen Verwendung, infolge
seiner rein rekursiven Filterstruktur, einen schwerwiegenden Nachteil auf. Er ist so
nicht stabil, d. h. bei Eingangssignalsprüngen von xn kann das Ausgangssignal yn des
Integrators exponentiell über alle Grenzen wachsen. Nur in Verbindung mit dem
nachgeschalteten Differentiator 17, der eine rein nicht-rekursive Filterstruktur
(Nullstellen-Filter) besitzt und unter Verwendung einer speziellen 2-er-Komplement-
Zahlendarstellung für die gesamte Filter-Arithmetik ist diese Filter-Instabilität
vollständig vermeidbar. Daraus resultiert für den Differentiator 17 folgende
Übertragungsfunktion die dem eines Kammfilters 2-ter Ordnung entspricht:
Auf diese Weise wird der Pol bei 1/4.R2 des Integrators, der im wesentlichen für
Instabilität des Integrators 15 verantwortlich ist, durch eine der 4 Nullstellen des
Differentiators 17 auf dem Einheitskreis kompensiert. Folglich ergibt sich dann die
Übertragungsfunktion H(z) für das gesamte Tiefpaßfilter zu:
H(z)=HI(z).HD(z) Gleichung 3
Zur Dimensionierung der Verarbeitungswortbreite (Signaldynamik) der Filter-
Arithmetik ist der sogenannte "Prozeßgewinn" G der Tiefpaßfilterung von
entscheidender Bedeutung, der sich wie folgt darstellt:
G=16.R2 Gleichung 5
Unter Einbezug des Filtergrades N eines äquivalenten FIR-Elementarfilters ergibt sich
für G folgende Beziehung:
G=N2 mit N = 4.R Gleichung 6
Dazu müssen für eine stabile Tiefpaßfilterung alle internen arithmetischen Operationen
im 2-er-Komplement-Code ohne Werteüberlauf (Modulo-2-er-Komplement-Code,
Stibitz-Code) mindestens eine ganzzahlige Wortbreite d aufweisen (Fig. 3). Daraus
ergibt sich für d:
d≧(1 + c + 1d(G)) Gleichung 7
Nur so kompensiert der Differentiator 17 exakt die nicht vermeidbaren Grenzwert-
Zyklusschwingungen des Integrators 15. In diesem Zusammenhang ist es zweckmäßig
für die Zahlen im 2-er-Komplement-Code den Zahlenbereich von -1 bis +1 zu wählen,
d. h. mit Fraktional-Arithmetik zu rechnen. Hierbei erfolgt eine eventuell notwendige
Erweiterung des Zahlenbereichs an den Addier- und Subtrahiereingängen durch eine
entsprechende Rechtsverschiebung der Binärstellen. Die binäre Zahlendarstellung wird
damit LSB-bündig. Frei werdende MSB-Stellen werden dann mit dem gleichen
Vorzeichenbit belegt. Die Weiterverarbeitung des Filterausgangssignals vm innerhalb
der digitalen ZF-Stufe kann dann entsprechend Fig. 3 im 2. Mischer 18 und im
Realteil-Imaginärteil-Addierer 20 in der Regel mit einer reduzierten Wortbreite von e
Bit bzw. f Bit erfolgen. In diesem Fall ist die entsprechende Rundung bzw.
Abschneiden von Bitstellen MSB-bündig auszuführen. Zur Dimensionierung dieser
Wortbegrenzung ist natürlich der noch zulässige Quantisierungsfehler für die
Signalweiterverarbeitung zu berücksichtigen.
Der technische Schaltungsaufwand für die erste Mischstufe 13 und für die beiden
Phasen/Amplituden-Codierer des zugehörigen digitalen, variablen Oszillators 22 hängt
sehr stark von der verwanden Wortbreite a des Eingangssignals sa(n), der Wortbreite b
des Mischersignals der Frequenz fm sowie von deren Code-Darstellungen ab. Dagegen
wird die Wortbreite von L Bit des Phasenakkumulators des digitalen, variablen
Oszillators 22 nur von der gewünschten Genauigkeit ΔF (Frequenzschrittweite) der
Frequenzeinstellung F für die Frequenz-Kanalselektion Cn und von der Abtastfrequenz
fa bestimmt. Damit gilt allgemein für die vom digitalen, variablen Oszillators 22
generierte Trägerfrequenz:
Üblicherweise ist eine Quantisierung des Eingangssignals sa(n) mit einer
Wortbreite a = 2 Bit für den digitalen Abwärtsmischer vollkommen ausreichend. Der
Vorteil des erfindungsgemäßen Mischerkonzeptes liegt in der Codierung von sa(n) im
2-er-Komplement, das damit nur die folgenden 4 Werte in dezimaler Schreibweise
annimmt:
sa(n)-Werte: 1, 0, -1, -2.
Dadurch reduzieren sich die beiden Multiplizierer 30 und PA-Codierer 31 in der 1-ten
Quadratur-Mischerstufe auf einfache kombinatorische Netzwerke. Fig. 5 zeigt
exemplarisch ein schematisches Blockdiagramm eines der beiden identisch
ausgeführten Zweige der komplexen 1. Mischerstufe 13. Da die Signalverarbeitung in
der 1. Mischerstufe 13 grundsätzlich im 2-er-Komplement-Code ohne Überlauf (Stibitz-
Code) erfolgt, können die Multiplikationen des 2 Bit Wortes A vom Analog-Digital-
Umsetzer 1 mit einem 3 Bit Mischer-Wort B vom PA-Codierer 31 ausgeführt werden,
das sich nur durch 4 verschiedene Pegelwerte für die 8 Cosinus-Sinus-Phasen des
Mischsignals B der Frequenz fm darstellt. Damit ergeben sich für die Wertfolge von B
folgende Sequenzen in dezimaler Darstellung:
I-Kanal (Cosinus-Signal BI): . . ., +2, +2, +1, -1, -2, -2, -1, +1, +2, +2, . . .
Q-Kanal (Sinus-Signal BQ): . . ., +1, -1, -2, -2, -1, +1, +2, +2, +1, -1, . . .
x-------8-Werte-Zyklus-------x
Q-Kanal (Sinus-Signal BQ): . . ., +1, -1, -2, -2, -1, +1, +2, +2, +1, -1, . . .
x-------8-Werte-Zyklus-------x
Mit diesem Multiplikator-Code für fm, dessen Signalsequenz folglich eine zur Nullage
symmetrische, trapezförmige Einhüllende besitzt, ergibt sich so nur eine Wortbreite
c = 4 Bit des Produktes C (Eingangswort zu den Tiefpaßfiltern). Deshalb kann der
Produktcode C der Mischstufen nur die 7 Werte in dezimaler Darstellung annehmen:
Produktcode-Werte C: -4, -2, -1, 0, +1, +2, +4.
Der symmetrische Produktcode C verringert somit den Quantisierungsfehler im
Mischprodukt für I-Kanal und Q-Kanal des um 1 LSB unsymmetrischen Eingangscodes
A. Ein "Offset-Fehler" von 1/4 des Aussteuerbereichs bezüglich der 2 Bit Wortbreite
von A wird dadurch vermieden. Ebenfalls werden durch diese symmetrische
Darstellung des Mischfrequenz-Codes die quadratischen und höher-quadratischen
Anteile von Störfrequenzen in den Mischsignalspektren (Quantisierungsfehler-
Spektren) erheblich verringert, d. h. das Ausgangssignal des Produktes C weist somit
einen kleineren Quantisierungsfehler auf als dies seiner Wortbreite c nach der Theorie
entspricht.
Eine vorteilhafte Ausführung der Quadratur-Mischstufe 13 mit einfachen,
kombinatorischen Netzwerken wird im Folgenden aufgezeigt. Die 3 Bit Phasen-
Amplituden-Codierung des I-Kanal- und Q-Kanal-Mischsignals B(b0, b1, b2) aus dem
gemeinsamen 3-bit Phasensignal P(p0, p1, p2), Fig. 5, des Phasenakkumulators 31
gründet sich damit auf die nachfolgende Zuordnungstabelle Tabelle 1, wobei von dem
L Bit breiten Phasenwort PA des Phasenakkumulators 31 nur die 3 höchstwertigsten
Bits zu verwenden sind. So stellen die b0- bzw. p0-Stellen die Most-Significant-Bit-
Stellen (MSB)der 2-er-Komplement-Codewörter B bzw. P dar. Die Wertigkeiten der
Bitstellen werden hierbei nach fallenden Potenzen geordnet. Das MSB, das der
Vorzeichenstelle entspricht, besitzt somit die Wertigkeit -2°.
Anhand von Tabelle 1 sind damit die Schaltungen der kombinatorischen Netzwerke des
PA-Codierers 31 für T- und Q-Kanal eindeutig festgelegt. Die minimierten Boolschen
Gleichungen zur Erzeugung der 3 Bit Amplituden-Ausgangsdaten B(b0, b1, p2) aus den
3 Bit Phaseneingangsdaten P(p0, p1, p2) können dazu wie folgt angegeben werden:
I-Kanal-Amplitudenwort BI:
bO = (p0Λp1)V(p0Λp2)V(p0Λp1Λp2) MSB (VZ)
b1 = p1V(p0Λp2)V(p0Λp2) bzw. b1 = p1V(p0"+"p2)
b2 = p1 LSB
bO = (p0Λp1)V(p0Λp2)V(p0Λp1Λp2) MSB (VZ)
b1 = p1V(p0Λp2)V(p0Λp2) bzw. b1 = p1V(p0"+"p2)
b2 = p1 LSB
Q-Kanal-Amplitudenwort BQ:
bO = (p0Λp1)V(p0Λp2)V(p0Λp1Λp2) MSB (VZ)
b1 = p1V(p0Λp2)V(p0Λp2) bzw. b1 = p1V(p0"+"p2)
b2 = p1 LSB
(Das Zeichen "+" steht hier für die EXKLUSIV-ODER-FUNKTION bzw. Modulo- Addition ohne Überlauf; Unterstreichungen der Variablen stehen für Variablennegation).
bO = (p0Λp1)V(p0Λp2)V(p0Λp1Λp2) MSB (VZ)
b1 = p1V(p0Λp2)V(p0Λp2) bzw. b1 = p1V(p0"+"p2)
b2 = p1 LSB
(Das Zeichen "+" steht hier für die EXKLUSIV-ODER-FUNKTION bzw. Modulo- Addition ohne Überlauf; Unterstreichungen der Variablen stehen für Variablennegation).
Dem entsprechend kann auch das kombinatorische Netzwerk der Multiplizierer 30 der
1. Mischstufe 13 aus der Zuordnung des 4 Bit Produkt-Code-Wortes C(c0, c1, c2, c3,)
zu dem 2 Bit Eingangswort A(a0, a1) und dem 3 Bit PA-Codierer-Ausgangswort B(b0,
b1, b2) hergeleitet werden. Damit gilt hier folgende Zuordnungstabelle für die
Codewörter der beiden identischen Multiplizierer 30 der 1-ten Mischstufe:
Aus der Tabelle 2 ergeben sich dann die minimierten Boolschen Gleichungen für den
4 Bit Produktcode C(c0, c1, c2, c3) der Multiplizierer 30 der 1. Quadratur-Mischstufe
aus dem 2 Bit Eingangswort A(a0, a1) und dem 3 Bit Eingangswort B(b0, b1, b2) wie
folgt:
Produktcode C:
c0 = (a1Λb2)V(a1Λa0Λb2) MSB(VZ)
c1 = (a1Λa0Λb0)V(a1Λb2)V(a1Λa0Λb0)
c2 = (a0Λb0)V(a1Λa0Λb0)V(a1Λa0Λb2)V(a1Λa0Λb1)
c3 = (a0Λb0) LSB
c0 = (a1Λb2)V(a1Λa0Λb2) MSB(VZ)
c1 = (a1Λa0Λb0)V(a1Λb2)V(a1Λa0Λb0)
c2 = (a0Λb0)V(a1Λa0Λb0)V(a1Λa0Λb2)V(a1Λa0Λb1)
c3 = (a0Λb0) LSB
Dies erfordert zur technischen Realisierung der Multiplizierer einen nur sehr geringen
technischen Aufwand. D. h. die Multiplizierer können mit wenigen, logischen
Grundbausteinen, wie z. B. mit UND-Gatter, ODER-Gatter und Inverter, ausgeführt
werden.
Vor der Reellmachung des komplexen Filterausgangssignals v(m), Fig. 3 und Fig.
4, ist allgemein bei der Tiefpaß-Lösung ein zweites Abwärtsmischen in einer
zweiten, komplexen Mischerstufe 18 bei einer Mischfrequenz von fT = fb/4 notwendig.
Fig. 6 zeigt schematisch das kombinatorische Netzwerk mittels dessen diese
komplexe Mischerstufe 18 vorteilhaft realisiert wird. Die Erzeugung der Mischfrequenz
fT erfolgt mit einem einfachen 2 Bit Johnson-Zähler (2 Bit Ringzähler) 19, der direkt
durch seine 1 : 4 Teilung der 2-ten Abtastfrequenz fb, die an seinem Eingang anliegt, die
erforderlichen um 90° verschobenen Mischfrequenzen fT und jfT bereit stellt. Damit
kann diese 2-te Mischung durch eine ganz triviale Signalmultiplikation ausgeführt
werden, da die Amplitude der Mischfrequenz nur aus den 3 Werten -1, 0, +1 besteht.
Wie folgt stellen sich dann die Trägersequenzen als 4-Werte-Zyklen dar:
I-Kanal (Cosinus-Signal): . . ., +1, 0, -1, 0, +1, 0, -1, . . .
Q-Kanal (Sinus-Signal): . . ., 0, -1, 0, +1, 0, -1, 0, . . .
x--Zyklus--x
Q-Kanal (Sinus-Signal): . . ., 0, -1, 0, +1, 0, -1, 0, . . .
x--Zyklus--x
Um nicht unnötige Phasenfehler in der Modulation des Realteils und Imaginärteils des
Mischer-Ausgangsignals w(m) (Einseitenband-Signal) beim Loslaufen (Einschalten)
der ZF-Stufe hervorzurufen, muß der Johnsohn-Zähler 19 für diese Mischung noch in
eine feste Phasenlage relativ zum Oszillator 22 der 1-ten Mischstufe 13 gebracht
werden. Mit der Annahme, die willkürliche Phasenlage des Oszillators 22 sei ψ und die
des Johnson-Zählers 19 ε, muß gelten:
- a) für das obere Seitenband: ψ = ε, d. h. der Oszillator 22 und der Johnson-Zähler 19 müssen beim Einschalten gleichzeitig mit ψ-ε = 0 (gleiche Phasenlage) loslaufen.
- b) für das untere Seitenband: ψ = -ε, d. h. der Oszillator 22 und der Johnson-Zähler 19
müssen beim Einschalten nur an ihrem Cosinusausgang (Realteil) gleichzeitig mit ψ = ε
(gleiche Phasenlage) loslaufen, am Sinusausgang (Imaginärteil) muß der Johnson-
Zähler 19 dagegen mit ψ-ε = 180° (180° Phasenlage gegenüber dem Oszillator 22)
gestartet werden. Jedoch im Fall einer reinen BPSK-Modulation des Empfangssignals
sa(n), wie dies bei GPS- und GLONASS-Navigationsempfängern immer gegeben ist,
sind diese obigen Einschaltbedingungen des Oszillators 22 und des Johnson-Zählers 19
belanglos. Hiermit wird nur bestimmt, ob das Modulationsergebnis w(m) am
Mischerausgang mit 0° oder 180° Phasenlage zum DCO2-Signal (Anfangsphase)
erscheint. Aus den 2 binären Zustandsfolgen des Johnson-Zählers 19:
Q1-Zustandsfolge: . . ., 0, 0, 1, 1, 0, 0, . . .
Q2-Zustandsfolge: . . ., 1, 0, 0, 1, 1, 0, . . .
x--Zyklus--x
können mit Hilfe der in Fig. 6 dargestellten sehr einfachen, kombinatorischen Schaltung die erforderlichen, binären Mischsignale (Trägersignale) INVI, NULI bzw. INVQ, NULQ für die Trägerfrequenz fT bzw. für die Trägerfrequenz jfT (90°- phasenverschoben) gewonnen werden. Dem entsprechend stellt sich die Zuordnungstabelle Tabelle 3 der Codierschaltung für die Ausgangsvariablen INVI, NULI und INVQ, NULQ bezüglich der Zustandsfolge des Johnson-Zählers Q1, Q2, wie folgt dar:
Damit ergeben sich dann für diese Codierschaltung der Trägeramplituden INVI, NULI
und INVQ, NULQ bezüglich der Zustandsfolge des Johnson-Zählers Q1, Q2 die
folgenden Boolschen Gleichungen:
I-Kanal-Amplitudenwort:
INVI = Q1V Q2
NULI = Q1"+"Q2 = NUL Q
INVI = Q1V Q2
NULI = Q1"+"Q2 = NUL Q
Q-Kanal-Amplitudenwort:
INVQ = Q1VQ2
NULQ = Q1"+"Q2 = NUL I
INVQ = Q1VQ2
NULQ = Q1"+"Q2 = NUL I
(Das Zeichen "+" steht hier für die EXKLUSIV-ODER-FUNKTION bzw. Modulo-
Addition ohne Überlauf; Unterstreichungen der Variablen stehen für Variablennegation)
Mit jeweils diesen Bitsignalpaaren INV, NUL werden nach Fig. 6 die Multiplikation
der komplexen Ausgangssignale des Tiefpaßfilters 14 v(m) in der 2. Mischstufe 18
derart ausgeführt, daß gemäß der Multiplikationsfolge: 1, 0, -1 des Trägersignals die
Signale vR(m) (Realteil) und vI(m) (Imaginärteil) entweder unverändert
durchgeschaltet, auf den Wert Null gesetzt oder invertiert werden. Diese
Signalmultiplikationen sind damit sehr einfach aus der Hintereinanderschaltung von
EXKLUSIV-ODER-Gatter 42a und 42b mit UND-Gatter 41c und 41d realisierbar.
Ebenfalls kann die restliche Schaltung der 2-ten Mischstufe 18 aus einfachen
Logikbausteinen und Speicherelementen aufgebaut werden. So ist z. B. der Johnson-
Zähler 18 mit zwei D-Flip-Flops 40a und 40b besonders einfach zu realisieren. Dies gilt
gleichermaßen für die Codierschaltung der Bitsignale INVI, NULI und INVQ, NULQ,
die mit EXKLUSIV-ODER-Gatter bzw. deren Negation 41a und mit ODER-Gatter
41b und 41c vollständig ausgeführt werden können. Die oben erwähnte, binäre Signal-
Invertierung von v(m) im Fall der Signalmultiplikation mit dem Faktor -1 ergibt eine
1-er-Komplement-Code-Darstellung von v(m) für das Ausgangssignal w(m). Diese
Codedarstellung ist hier jedoch zulässig, da für die nachfolgende digitale
Weiterverarbeitung nach der Realteil-Imaginärteil-Addition eine entsprechende
Wortbreiten-Reduzierung von sb(m) mit Hilfe eines Gray-Code-Formatierers 21
erfolgen muß. Hierbei sind die Fehler, die durch den um 1 LSB sich vom 2-er-
Komplement-Code unterscheidenden 1-er-Komplement-Code hervorgerufen werden,
entweder vernachlässigbar oder können bei der Signal-Skalierung im nachfolgenden
Formatierer 21 berücksichtigt werden.
Die durch die Tiefpaß-Filterungen und Signalmischungen in dem ZF-Quadratur-Kanal
der digitalen ZF-Stufe bedingten Vergrößerung der Signaldynamik von a Bit bis f Bit,
muß an die wesentlich kleinere Wortbreite von g Bit der nachfolgenden
Signalverarbeitung, z. B. mit entsprechenden Mikroprozessoren, angepaßt werden. Vor
allem bestimmt der Prozeßgewinn G = 784 der Tiefpaßfilterung die Wortbreite der
komplexen Ausgangssignale v(m) und w(m). So ergibt sich z. B. bei einer Wortbreite
der Tiefpaß-Eingangssignale x(n) von c = 4 Bit bereits eine erforderliche
Verarbeitungswortbreite d = 15 Bit für die Tiefpaßfilterung. Etwa die gleiche Größe von
12 Bit bis 15 Bit müssen auch die Wortbreiten e und f der 2. Mischstufe 18 sowie des
Realteil-Imaginärteil-Addierers 20 dessen Ausgang aufweisen. Die genau erforderlichen
Wortbreiten e bzw. f sind eine Funktion der Signalstatistik des Eingangssignals sa(n)
und müssen im Einzelfall berechnet werden.
Damit entspricht dieser Wortbreiten-Reduktion des Ausgangssignals sb(m) von f auf g
Bit einer Signal-Skalierung mit dem Faktor «1 bzw. einer ganzzahligen
Signaldivision mit dem Wert »1. Folglich kann auch diese Wortbreiten-Reduktion als
eine Art einer zweiten "Signal-Quantisierung" des Signals sb(m) betrachtet werden.
Außerdem muß diese Skalierung bzw. Division gemäß der vorliegenden Signalstatistik
von sa(n) variabel ausführbar sein. D. h. die Werte für die Skalierung bzw. Division sind
von extern einstellbar zu halten, da infolge einer in der Praxis nur gegebenen teilweisen
Aussteuerung durch sa(n), die Signaldynamik der Tiefpaßfilterung von d Bit nicht voll
ausgenutzt wird. Demzufolge werden bei der 2-er-Komplement-Darstellung der
Filterworte die oberen nicht genutzten Bitstellen durch gleiche Vorzeichenbits
aufgefüllt. So kann eine einfache Skalierung des Ausgangssignals sb(m) nicht durch
Weglassen (Abschneiden) von oberen Bitstellen realisiert werden. Denn im Fall einer
Reduzierung der Ausgangswortbreite auf g = 2 Bit, wie dies bei den meisten GPS- und
GLONASS-Anwendungen erforderlich ist, würde das in der Regel den Verlust der
gesamten Signalinformation bis auf das Vorzeichenbit bedeuten. Nach Fig. 7 ergibt
sich mittels eines so genannten Gray-Code-Formatierers 21 eine technisch besonders
einfache und vorteilhafte Lösung der Wortbreiten-Reduktion für das Ausgangssignal
sb(m) des Realteil-Imaginärteil-Addierers auf ein 2 Bit Signal sr(m) im Gray-Code.
Falls erforderlich, ist dieses 2 Bit Gray-Code-Signal mit einem einfachen EXKLUSIV-
ODER-Gatter in das entsprechende 2 Bit Binär-Code-Signal zu konvertieren. Gemäß
Fig. 7, wird zur Realisierung des Gray-Code-Formatierers direkt nach dem Realteil-
Imaginärteil-Addierer 20 die höchstwertigste Bitstelle MSB (Vorzeichenbit) von den
restlichen Bitstellen (f-1 Rumpfbits) des Summensignals sb(m) abgetrennt und ergibt
somit über eine Zwischenspeicherung von der Periodendauer eines Taktes R.T das
höchstwertigste Gray-Code-Signal SIGN (MSB) des Ausgangssignals sr(m). SIGN
entspricht ebenfalls im Gray-Code dem Vorzeichenbit des 2-er-Komplement-Codes.
Dagegen werden die Rumpf-Bitsignale von sb(m) der Wortbreite f-1 Bit einer
Betragsbildung unterzogen und damit wird anschließend eine f-1 Bit breite
Schwellwert-Addition mit dem einstellbaren Schwellwert LIMIT von der Wortbreite h
Bit ausgeführt. Hierbei stellt bereits das Bereichs-Überlauf-Bitsignal ÜB dieser
Addition (entspricht einer digitalen Komparatorfunktion) das 2. Bitsignal MAGN des
Gray-Code-Signals sr(m) dar. Es wird ebenfalls wie im Fall des SIGN-Signals über eine
Zwischenspeicherung der Dauer R.T an den Ausgang des Formatierers geführt. Die
Zwischenspeicherungen mit R.T der Bitsignale SIGN und MAGN sind funktional nicht
notwendig, sind jedoch in der technischen Realisierung zur Datensynchronisation
meistens von Vorteil.
Das Summensignal sb(m) wird durch eine Realteil-Imaginärteil-Addition der Signale
wR(m) + wI(m) der ausgangsseitigen, zweiten Quadratur-Mischstufe 8 erzeugt.
sb(m) = wR(m) + wI(m) im 2-er-Komplement-Code
Damit gelten zur Bildung der beiden Gray-Code-Bitsignale SIGN und MAGN folgende
Logikbedingungen:
Ein erfindungsgemäßes Schaltungsbeispiel eines solchen 2 Bit Gray-Code-Formatierers,
realisierbar mit 2-er-Komplement-Addierern 53, wird in Fig. 8 aufgezeigt. Hierbei
ist noch eine zusätzliche, technisch nicht unbedingt notwendige Zwischenspeicherung
des Summensignals sb(m) des Realteil-Imaginärteil-Addierers 20 mit einem
D-Register 50 vorgesehen. Damit unterscheidet sich für die technische Ausführung des
2 Bit Gray-Code-Formatierers Fig. 8 gegenüber Fig. 7 in folgenden, wesentlichen
Punkten:
- a) Die Betragsbildung des Rumpf-Bitsignals der Breite f-1 aus sb(m) geschieht hier durch eine einfache Invertierung der Rumpfbits in Abhängigkeit des invertierten Vorzeichenbits VZ des Summensignals sb(m) mittels EXKLUSIV-ODER-Gatter 52. Diese liefern somit im Fall von VZ = -1 von sb(m) das Rumpf-Bitsignal im 1-er- Komplement-Code an den nachfolgenden fBit breiten Schwellwert-Addierer 53.
- b) Die 1-er-Komplement-Code-Darstellung des Rumpf-Bitsignals der Breite f-1 wird zur Schwellwert-Addition durch die Belegung des "Carry In" am Überlaufeingang C0 des Schwellwert-Addierers 53 mit dem invertierten Vorzeichenbit VZ von sb(m) in das notwendige 2-er-Komplement-Codesignal intern umgesetzt (korrigiert).
- c) Damit erfolgt die Schwellwert-Addition der Rumpf-Bitsignale mit dem Schwellwert- Signal LIMIT grundsätzlich im f Bit breiten 2-er-Komplement-Code ohne Überlauf. Hierbei ist die höchstwertigste Bitstelle (MSB) des Ausgangssignals ss(m) des Schwellwert-Addierers 53 identisch mit dem zweiten Bitsignal des Gray-Codes MAGN (2-1, LSB) am Formatierer-Ausgang. Da die erste Bitstelle des Gray-Codes SIGN (20, MSB) identisch bzw. invertiert zum Vorzeichenbit (VZ) des Eingangssignals des Formatierers sb(m) vorliegt, wird sie unverändert über das D-Register 54 zum Formatierer-Ausgang durchgeschaltet.
- d) Der Schwellwert LIMIT mit der Wortbreite h < = f-1 muß hierbei als positiver Komplement bezüglich der positiven Bereichsgrenze der Schwellwert-Addition vorliegen. Die Darstellung des Schwellwertes LIMIT erfolgt somit im natürlichen Binär-Code.
- e) Die Bitstellen des Ausgangssignals sr(m) bzw. ss(m) (WORD) nach dem D- Register 54 mit der geringeren Stellenwertigkeit < 20 (unterhalb des MSB's von ss(m)), die unter anderem keinen Beitrag mehr zum 2 Bit Gray-Code-Signal sr(m) am Ausgang liefern, geben den Wert bzw. dessen Komplement der Abweichung (Differenz) des Schwellenwertes LIMIT vom Betrag des Signalwertes sb(m) an.
Dieses f-1 Bit breite Binärsignal WORD kann somit als Berechnungsgrundlage
(Signalstatistik) für eine automatische, adaptive Schwelleneinstellung mit LIMIT am
Schwellwert-Addierer 53 dienen.
Claims (8)
1. Vorrichtung zur Realisierung einer digitalen Zwischenfrequenzstufe, bestehend
- 1. aus einem Abtaster zur Digitalisierung eines analogen Eingangssignals,
- 2. aus einer ersten, eingangsseitigen Quadratur-Mischerstufe,
- 3. aus einem komplexen Frequenzabtastfilter,
- 4. und aus einer zweiten Quadratur-Mischstufe mit einem nachgeschalteten Realteil- Imaginärteil-Addierer, dadurch gekennzeichnet,
- 5. daß das komplexen Frequenzabtastfilter dergestalt ausgeführt ist, daß es einem Tiefpaß 2. Ordnung mit einer sin(x)2/x2-Übertragungscharakteristik im Frequenzbereich entspricht,
- 6. daß das komplexe Frequenzabtastfilter mittels einer Hintereinanderschaltung zweier Elementarfilter bestehend aus einem Integrators 2. Ordnung (Akkumulator) und einem Differentiator 2. Ordnung (Kammfilter) gebildet wird,
- 7. daß an der gemeinsamen Verbindungsstelle zwischen dem Akkumulator und dem Differentiator ein Abtastratendezimator eingefügt ist,
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die eingangsseitige
Quadratur-Mischerstufe mit einem einfachen kombinatorischen Netzwerk realisiert
werden kann, welches darauf ausgerichtet ist das digitalisierte Eingangssignals, das mit
einer Wortbreite von 2 Bit im 2-er-Komplement beschrieben ist, zu verarbeiten.
3. Vorrichtung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß sie zur
Erzeugung der Trägersignale für die Mischerfrequenzen der zweiten Quadratur-
Mischerstufe einen 2-bit Johnson-Zählers (2-bit Ringzähler) enthält, der durch ein
einfaches kombinatorisches Netzwerk realisiert ist.
4. Vorrichtung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß der
Realteil-Imaginärteil-Addierer einen Gray-Code-Formatierer enthält.
5. Verfahren für die Datenverarbeitung in einer digitalen Zwischenfrequenzstufe nach
den Ansprüchen 1 bis 4,
- 1. bei welchem das digitalisierte Eingangssignal in einer eingangsseitigen Quadratur- Mischerstufe in den komplexen Tiefpaßbereich symmetrisch zur Frequenz-Nullage abgemischt wird,
- 2. bei welchem das abgemischte Signal in einem nachfolgenden, komplexen Frequenzabtastfilter gefiltert wird,
- 3. und bei welchem das gefilterte, komplexe Signal in einer zweiten, ausgangsseitigen Quadratur-Mischerstufe mit einem nachgeschalteten Realteil-Imaginärteil-Addierer wieder reell gemacht wird, dadurch gekennzeichnet,
- 4. daß mittels eines an der gemeinsamen Verbindungsstelle zwischen dem Akkumulator und dem Differentiator eingefügten Abtastratendezimators die Ausgangsdaten des Integrators in der Taktrate verringert werden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Eingangssignal eine
Wortbreite von 2 Bit aufweist und im 2-er-Komplement dargestellt wird.
7. Verfahren nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, daß das
Trägersignal für die ausgangsseitige Quadratur-Mischerstufe von den Ausgängen eines
2-bit Johnson-Zählers (2-bit Ringzähler) hergeleitet wird.
8. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß das
Ausgangssignal des Realteil-Imaginärteil-Addierers mittels eines Gray-Code-
Formatierers in seiner Wortbreite ohne Informationsverlust reduziert wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19914384A DE19914384A1 (de) | 1998-05-30 | 1999-03-30 | Digitale Zwischenfrequenzstufe |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19824392 | 1998-05-30 | ||
DE19914384A DE19914384A1 (de) | 1998-05-30 | 1999-03-30 | Digitale Zwischenfrequenzstufe |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19914384A1 true DE19914384A1 (de) | 1999-12-02 |
Family
ID=7869513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19914384A Withdrawn DE19914384A1 (de) | 1998-05-30 | 1999-03-30 | Digitale Zwischenfrequenzstufe |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19914384A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2429349A (en) * | 2005-08-16 | 2007-02-21 | Zarlink Semiconductor Ltd | Quadrature frequency changer comprising two mixers having two mixer stages |
-
1999
- 1999-03-30 DE DE19914384A patent/DE19914384A1/de not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2429349A (en) * | 2005-08-16 | 2007-02-21 | Zarlink Semiconductor Ltd | Quadrature frequency changer comprising two mixers having two mixer stages |
US7609776B2 (en) | 2005-08-16 | 2009-10-27 | Intel Corporation | Quadrature frequency changer, tuner and modulator |
CN1917500B (zh) * | 2005-08-16 | 2010-05-12 | 英特尔公司 | 正交变频器、调谐器和调制器 |
GB2429349B (en) * | 2005-08-16 | 2010-09-01 | Zarlink Semiconductor Ltd | Quadrature frequency changer, tuner and modulator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0080014B1 (de) | Digitaler Demodulator frequenzmodulierter Signale | |
DE69928934T2 (de) | Verfahren und gerät zur korrektur des gleichspannungsversatzes in digital-analog-wandlern | |
DE69938338T2 (de) | Direct-digital-synthetisierer für winkelmodulation | |
DE2721850C2 (de) | Filter- und Demodulationsanordnung | |
DE60310569T2 (de) | Mischeranordnung unter verwendung von einigen oszillatoren und darauf basierenden systemen | |
DE69917514T2 (de) | Filterung für Übertragung mittels Quadraturmodulation | |
DE2627446C2 (de) | Anordnung zur Kompensation des Trägerphasenfehlers in einem Empfänger für diskrete Datenwerte | |
DE19651720A1 (de) | Digitalmodulator und Digitaldemodulator | |
DE2646255A1 (de) | Digitales detektorsystem fuer differentielle phasenshift-umtastsignale | |
EP0201758B1 (de) | Demodulator für frequenzmodulierte Signale in digitaler Form | |
DE69838216T2 (de) | Datenwandler | |
WO2000041322A1 (de) | Schaltungsanordnung für ein mehrstandard-kommunikationsendgerät | |
DE2657153B2 (de) | Verfahren und Vorrichtung für die adaptive Phasenkorrektur bei der kohärenten Demodulation eines digitalen Signals | |
DE2831059C2 (de) | Integrierender Kodeumsetzer | |
EP0215810B1 (de) | Schaltungsanordnung zur mittelwertbildung | |
DE3030145C2 (de) | Phasensynchronisationsschaltkreis für die Übertragung von Signalen mit mehrstufiger, mehrphasiger Überlagerungsmodulation | |
DE60303998T2 (de) | Wandlerschaltung, Tunerschaltung und Demodulator | |
DE3823374A1 (de) | Vorrichtung zur entzerrung und demodulation winkelmodulierter datensignale | |
EP0579100A1 (de) | Verfahren und Einrichtung zur Phasenkorrektur im Basisband eines PSK-Empfängers | |
DE102013103452B4 (de) | Abtastempfänger mit inhärenter Mischerfunktionalität im diskreten Zeitbereich - Mischer-Filter-Schaltung, Empfängersystem und Verfahren zum Filtern und Mischen | |
DE19914384A1 (de) | Digitale Zwischenfrequenzstufe | |
DE102006030582B4 (de) | Verfahren zur Kompensation eines Phasen- und/oder Amplitudenfehlers in einem Empfänger | |
DE3935911C2 (de) | ||
DE3736124A1 (de) | Verfahren und anordnung zur bestimmung der momentanfrequenz eines signals | |
EP0609707A1 (de) | Verfahren zur Momentanfrequenz-Detektion |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: EADS DEUTSCHLAND GMBH, 80995 MUENCHEN, DE |
|
8127 | New person/name/address of the applicant |
Owner name: EADS DEUTSCHLAND GMBH, 85521 OTTOBRUNN, DE |
|
8139 | Disposal/non-payment of the annual fee |