DE19846261C2 - Halbleiterspeicher und Verfahren zu dessen Herstellung - Google Patents
Halbleiterspeicher und Verfahren zu dessen HerstellungInfo
- Publication number
- DE19846261C2 DE19846261C2 DE19846261A DE19846261A DE19846261C2 DE 19846261 C2 DE19846261 C2 DE 19846261C2 DE 19846261 A DE19846261 A DE 19846261A DE 19846261 A DE19846261 A DE 19846261A DE 19846261 C2 DE19846261 C2 DE 19846261C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- electrode
- semiconductor memory
- paraelectric
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Description
Die Erfindung betrifft einen Halbleiterspeicher sowie Verfahren zu dessen
Herstellung. Spezieller betrifft die Erfindung einen Halbleiterspeicher und
Verfahren zu dessen Herstellung, bei denen die Anhaftung der unteren
Elektrode eines ferroelektrischen Planarkondensators verbessert ist und
Interdiffusion zwischen einer als Kondensatorelektrode zu verwenden Pt-
Shcicht und einer unter derselben liegenden Adhäsionsshccht verhindert
ist.
Aus der US 5,475,248 ist bereits ein Halbleiterspeicher bekannt, bei dem
auf einer Isolierschicht übereinanderliegend eine paraelektrische
Schicht, eine leitende Schicht, eine ferroelektrische Schicht sowie eine
weitere leitende Schicht vorgesehen sind.
Zudem ist es aus der US 5,099,305 bereits bekannt, eine ferroelektrische
Schicht eines Kondensators für eine Halbleiterspeicherzelle gitterange
paßt zu den Elektroden vorzusehen.
Im allgemeinen verringert sich die Fläche von Kondensatoren in einem
Halbleiterspeicher, wenn die Integrationsdichte desselben zunimmt. Um
eine Verringerung der Kapazität aufgrund einer Flächenverringerung ei
nes Kondensators zu verhindern, wurde allmählich die Dicke der dielektri
schen
Schicht der Kondensatoren verringert. Jedoch bewirkt eine Ver
ringerung der Dicke der dielektrischen Schicht eine Zunahme
des Leckstroms durch Tunneln, was zu einer Beeinträchtigung
der Zuverlässigkeit des Kondensators führt. Um eine extreme
Verringerung der Dicke der dielektrischen Schicht zu verhin
dern, wird in weitem Umfang ein Verfahren verwendet, bei dem
der Speicherknoten des Kondensators über eine ungleichmäßige
Oberfläche verfügt, um seine wirksame Fläche zu erhöhen.
Außerdem wird als dielektrische Schicht des Kondensators
eine Laminatstruktur aus Nitrid/Oxid oder Oxid/Nitrid/Oxid
verwendet, wobei die jeweiligen Materialien eine hohe Di
elektrizitätskonstante aufweisen. Jedoch führt diese Technik
zu einer starken Stufenüberdeckung auf einem Substrat, was
Photolithographie erschwert und die Herstellkosten erhöht.
So kann das obige herkömmliche Verfahren schlecht bei hoch
integrierten Bauteilen wie einem DRAM über 256 M angewandt
werden.
Demgemäß wurde zum deutlichen Erhöhen der Kapazität eines
Kondensators unter Vermeidung einer unebenen Oberfläche ein
Verfahren vorgeschlagen und untersucht, bei dem die dielek
trische Schicht des Kondensators aus einem Material mit ho
her Dielektrizitätskonstante besteht. Vor allem wurde Ta2O5,
ein Material mit hoher Dielektrizitätskonstante für Konden
satoren, häufig untersucht. Dieses Material trägt zu einer
Verringerung der Dicke der dielektrischen Schicht eines Kon
densators, zu einer Verbesserung der Eigenschaften und zu
einer Vergrößerung der Integration von Halbleiterspeichern
bei. Jedoch kann nicht erwartet werden, dass Ta2O5 in weitem
Umfang verwendet wird, da seine wirksame Dielektrizitätskon
stante nicht ausreichend hoch ist. Demgemäß haben in jünge
rer Zeit Ferroelektrika zunehmendes Interesse als in Halb
leiterbauteilen verwendbares dielektrisches Material gefun
den. Es existieren BTO(BaTiO3), PZT[(Pb(Zr,Ti)O3] und
PLZT[(Pb,La)(Zr,Ti)O3] als ferroelektrische Materialien.
Jedoch reagieren diese Materialien leicht mit Silizium oder
Polysilizium. Ferner wird der Speicherknoten des Kondensa
tors bei stark oxidierender Umgebung beim Prozess des Her
stellens der dielektrischen Schicht des Kondensators aus dem
oben genannten ferroelektrischen Material oxidiert. So exis
tieren viele Forschungsvorhaben zum Lösen der Probleme, wie
sie bei den aktuellen Fertigungsprozessen vorliegen.
Die Fig. 1A bis 1F sind Schnittansichten, die einen Her
stellprozess für einen herkömmlichen Halbleiterspeicher ver
anschaulichen. Gemäß Fig. 1A wird eine Feldoxidschicht 3 un
ter Verwendung eines herkömmlichen Prozesses auf einem Halb
leitersubstrat 1 hergestellt, in dem eine p-Wanne 2 ausge
bildet ist, um das Substrat in einen aktiven Bereich und
einen Feldbereich zu unterteilen. Gemäß Fig. 1B wird auf
einem vorbestimmten Teil des aktiven Bereichs des Halblei
tersubstrats 1 eine Gateelektrode 4 hergestellt, und in der
p-Wanne 2, die zu beiden Seiten der Gateelektrode 4 liegt,
werden stark n-dotierte Fremdstoffbereiche 5 ausgebildet,
die als Source und Drain zu verwenden sind. In Fig. 1B be
zeichnet die Bezugszahl 6 einen Seitenwand-Abstandshalter
zum Schützen oder Isolieren der Gateelektrode 4.
Gemäß Fig. 1C wird auf der Gesamtfläche des Halbleitersub
strats 1 einschließlich der Gateelektrode 4 eine erste Oxid
schicht 7 hergestellt, und es werden eine Ti-Schicht 8 und
eine untere Elektrode 9 aufeinanderfolgend auf einem vorbe
stimmten Teil der ersten Oxidschicht 7, der auf der Feld
oxidschicht 3 liegt, hergestellt. Die untere Elektrode 9
dient als erste Elektrode eines Kondensators, und sie wird
aus Pt hergestellt, während die Ti-Schicht 8 dazu dient, die
Adhäsion zwischen der unteren Elektrode 9 und der ersten
Oxidschicht 7 zu verbessern. Anstelle der Ti-Schicht 7 kann
eine Ta-Schicht verwendet werden. Die als untere Elektrode 9
verwendete Pt-Elektrode hat schlechte Adhäsion zur Oxidschicht.
Daher wird zwischen dieser Pt-Elektrode und der
Oxidschicht die Adhäsionsschicht aus Ti oder Ta hergestellt,
um die Adhäsion zu verbessern.
Gemäß Fig. 1D wird auf der unteren Elektrode 9 eine ferro
elektrische Schicht 10 hergestellt, auf der eine obere Elek
trode 11 hergestellt wird, wodurch ein ferroelektrischer
Planarkondensator erhalten ist. Danach wird auf der ersten
Oxidschicht 7 einschließlich der oberen Elektrode 11 eine
zweite Oxidschicht 12 hergestellt. Hierbei wird die ferro
elektrische Schicht 10 aus BST[(Ba,Sr)TiO3] hergestellt, und
die obere Elektrode 11 wird aus Pt hergestellt. Gemäß Fig.
1E wird auf die zweite Oxidschicht 12 ein Photoresist PR
aufgetragen, und dieser wird durch Belichtung und Entwick
lung strukturiert, wodurch ein Teil des Photoresists ent
fernt wird, der auf der oberen Elektrode 11 und den stark
dotierten Fremdstoffbereichen 5 liegt. Dann werden ein Teil
der zweiten Oxidschicht 12, die auf der oberen Elektrode 11
liegt, und Teile der ersten und zweiten Oxidschicht 12 und
7, die auf den stark dotierten Fremdstoffbereichen 5 liegen,
selektiv mittels eines Ätzprozesses unter Verwendung des
strukturierten Photoresists PR als Maske entfernt, wodurch
die Oberflächen der oberen Elektrode 11 und der stark do
tierten Fremdstoffbereiche 5 freigelegt werden.
Gemäß Fig. 1F wird, nachdem der Photoresist PR entfernt wur
de, eine Sperrmetallschicht 13 auf der oberen Elektrode 11
einschließlich der zweiten Oxidschicht 12 und den stark do
tierten Fremdstoffbereichen 5 hergestellt, und darauf wird
eine Al-Schicht 14 hergestellt. Danach werden Teile der
Sperrmetallschicht und der Al-Schicht 14, die auf der Gate
elektrode 4 liegen, selektiv durch Photolithographie- und
Ätzprozesse entfernt. Die Sperrmetallschicht 13 dient zum
Verringern des Widerstands, wie er aufgrund eines direkten
Kontakts zwischen der Al-Schicht 14 und dem Halbleitersubstrat
1 erzeugt würde.
Fig. 2A ist eine Schnittansicht eines anderen herkömmlichen
Halbleiterspeichers, und Fig. 2B ist ein Schaltbild dessel
ben. Gemäß Fig. 2A ist dieser Halbleiterspeicher so aufge
baut, dass als Source- und Drainbereiche dienende stark do
tierte Fremdstoffbereiche 21 in vorbestimmten Teilen eines
Halbleitersubstrats 20 ausgebildet sind, eine Gateoxid
schicht 23 als paraelektrische Schicht auf einem Kanalbe
reich 22 ausgebildet ist, der zwischen den stark dotierten
Fremdstoffbereichen 21 liegt, eine untere Elektrode 24 auf
der Gateoxidschicht 23 ausgebildet ist, eine ferroelektri
sche Schicht 25 auf der unteren Elektrode 24 ausgebildet ist
und eine obere Elektrode 26 auf dieser ausgebildet ist. Die
obere Elektrode 26 steht in Kontakt mit einer Gateelektrode
(nicht dargestellt), die die Wortleitung des Halbleiterspei
chers bildet.
Bei diesem Halbleiterspeicher muss die Betriebsspannung des
selben für eine Polarisationsumkehr der ferroelektrischen
Schicht 25 erhöht werden, da die Kapazitätsdifferenz zwi
schen der Gateoxidschicht (paraelektrische Schicht) 23 und
der ferroelektrischen Schicht 25 groß ist, wenn die Gate
elektrode (nicht dargestellt) und der Kondensator mit Sta
pelstruktur ausgebildet werden. Wenn eine hohe Spannung in
einer Richtung an das Ferroelektrikum angelegt wird, wird
sein Kristall polarisiert. Dieser Effekt verbleibt selbst
dann, wenn keine Spannung mehr an das Ferroelektrikum ange
legt ist.
Die Fig. 3A bis 3D sind Schnittansichten, die einen Her
stellprozess für einen anderen herkömmlichen Halbleiterspei
cher veranschaulichen. Dieser Halbleiterspeicher wurde vor
geschlagen, um die Probleme beim oben genannten, in Fig. 2A
dargestellten Halbleiterspeicher zu überwinden, und er ist
auf solche Weise aufgebaut, dass die ferroelektrische
Schicht kleiner als die Gateelektrode ausgebildet ist, um
dem ferroelektrischen Kondensator und der Gateoxidschicht
selbst bei niedriger Betriebsspannung eine für die Polarisa
tionsumkehr ausreichende Spannung zuzuführen. Gemäß Fig. 3A
wird eine Oxidschicht 31 auf einem Halbleitersubstrat 30
hergestellt und durch Photolithographie- und Ätzprozesse
strukturiert, um ein Kontaktloch 32 auszubilden, das einen
Teil des Halbleitersubstrats 30 freilegt. Hierbei wird ein
als Source oder Drain dienender Fremdstoffbereich (nicht
dargestellt) in einem Teil des Halbleitersubstrats 30 ausge
bildet, der durch das Kontaktloch 32 freiliegt.
Gemäß Fig. 3B wird im Kontaktloch 32 ein Polysiliziumstopfen
33 hergestellt, auf dem ein Ti-Stopfen 34 hergestellt wird.
Danach wird auf der gesamten Oberfläche der Oxidschicht 31
einschließlich dem Ti-Stopfen 34 eine TiN-Schicht 35 herge
stellt und durch Photolithographie- und Ätzprozesse so
strukturiert, dass sie nur auf einem Kondenatorbereich ver
bleibt. Der Kondensatorbereich entspricht dem Kontaktloch 32
und einem Teil der Oxidschicht in unmittelbarer Nachbar
schaft des Kontaktlochs. Die TiN-Schicht 35 ist eine Sperr
metallschicht zum Verhindern von Siliziumdiffusion ausgehend
vom Polysiliziumstopfen 33. Siliziumdiffusion bildet auf der
unteren Elektrode des Kondensators, die im folgenden Prozess
hergestellt wird, eine dünne Oxidschicht, was den Widerstand
der unteren Elektrode erhöht und die Eigenschaften der fer
roelektrischen Schicht beeinträchtigt. Um diese Probleme zu
verhindern, werden der Polysiliziumstopfen 33 und der Ti-
Stopfen 34 hergestellt, woraufhin auf dem letzteren eine
Sperrmetallschicht wie die TiN-Schicht 35 hergestellt wird,
bevor die untere Elektrode hergestellt wird.
Gemäß Fig. 3C wird auf der Oxidschicht 31 einschließlich der
TiN-Schicht 35 eine Pt-Schicht hergestellt und so strukturiert,
dass sie nur auf der TiN-Schicht 35 verbleibt, wo
durch eine untere Elektrode 36 gebildet ist. Gemäß Fig. 3D
wird auf der unteren Elektrode 36 und der Oxidschicht 31
eine ferroelektrische Schicht 37 hergestellt, und auf dieser
wird eine obere Elektrode 38 aus Pt hergestellt, wodurch ein
Stapelkondensator unter Verwendung eines Polysiliziumstop
fens fertiggestellt ist. Hierbei wird die ferroelektrische
Schicht 37 aus BST[(Ba,Sr)TiO3] hergestellt. Der obengenann
te herkömmliche Halbleiterspeicher verwendet eine ferroelek
trische Schicht mit einer Dielektrizitätskonstante von unge
fähr 2000 zusammen mit Pt-Elektroden, die kaum Leckstrom er
zeugen, wodurch gute Eigenschaften erhalten sind.
Wie oben beschrieben, wird bei herkömmlichen Halbleiterspei
chern eine Adhäsionsschicht aus Ti oder Ta zwischen der un
teren Pt-Elektrode und der Oxidschicht hergestellt, um die
Adhäsion zwischen diesen zu verbessern. Jedoch bestehen bei
diesen Bauteile die folgenden Probleme. Erstens diffundiert
Ti oder Ta, das die Sperrmetallschicht bildet, während eines
Wärmezyklus bei über 600°C durch Korngrenzen in der unteren
Elektrode (Pt), wodurch sich auf dieser TiO2 ausbildet. Fer
ner diffundiert O2 in der ferroelektrischen Schicht, das die
Korngrenzen in der Pt-Elektrode durchläuft, zwischen der aus
Ti bestehenden Sperrmetallschicht und der unteren Elektrode,
um zwischen diesen TiO2 auszubilden. D. h., dass Interdiffu
sion erzeugt wird, was den Widerstand der Pt-Elektrode und
der Sperrmetallschicht erhöht und die ferroelektrischen
Eigenschaften beeinträchtigt, was zu einer Verringerung der
Zuverlässigkeit des Halbleiterspeichers führt. Darüber hin
aus wird die Zwischenfläche der Pt-Elektrode in der stark
oxidierenden Umgebung beim Prozess des Abscheidens des Fer
roelektrikums oxidiert, wodurch eine Volumenexpansion der
Pt-Elektrode auftritt. Bei diesem Prozess erzeugte Spannun
gen in der Zwischenschicht könnten ein Ablösen der Pt-Elek
trode hervorrufen, was ebenfalls die Zuverlässigkeit des
Halbleiterspeichers beeinträchtigt.
Der Erfindung liegt die Aufgabe zugrunde, einen Halbleiter
speicher und Verfahren zu dessen Herstellung zu schaffen,
die sich durch gute Adhäsion zwischen Schichten und geringe
Interdiffusion auszeichnen.
Diese Aufgabe ist hinsichtlich des Halbleiterspeichers durch
die Lehre von Anspruch 1 und hinsichtlich der Verfahren
durch die Lehren der unabhängigen Ansprüche 11 und 23 ge
löst.
Gemäß der Erfindung wird unter der ersten Elektrode eine
paraelektrische Schicht hergestellt, die hinsichtlich einer
Gitteranpassung in Beziehung zur ersten Elektrode steht, die
als Speicherknoten eines Kondensators dient. Durch diese
paraelektrische Schicht ist die Adhäsion von Schichten eines
ferroelektrischen Planarkondensators verbessert, und es ist
Interdiffusion zwischen einer als Elektrode des Kondensators
dienenden Pt-Schicht und einer unter dieser liegenden Adhä
sionsschicht verhindert, wodurch insgesamt die Zuverlässig
keit des Halbleiterspeichers verbessert ist.
Die Erfindung wird aus der nachfolgenden detaillierten Be
schreibung und den beigefügten Zeichnungen, die nur zur Ver
anschaulichung dienen und demgemäß für die Erfindung nicht
beschränkend sind, vollständiger zu verstehen sein.
Fig. 1A bis 1F sind Schnittansichten zum Veranschaulichen
eines Herstellprozesses für einen herkömmlichen Halbleiter
speicher;
Fig. 2A ist eine Schnittansicht eines anderen herkömmlichen
Halbleiterspeichers;
Fig. 2B ist ein Schaltbild des Halbleiterspeichers von Fig.
2A;
Fig. 3A bis 3D sind Schnittansichten zum Veranschaulichen
eines Herstellprozesses für einen anderen herkömmlichen
Halbleiterspeicher;
Fig. 4 ist eine Schnittansicht eines erfindungsgemäßen Halb
leiterspeichers;
Fig. 5A bis 5F sind Schnittansichten, die einen Herstellpro
zess für einen erfindungsgemäßen Halbleiterspeicher veran
schaulichen;
Fig. 6 ist ein Röntgenbeugungs(XRD = X-Ray Diffraction)-Dia
gramm, das ein Ergebnis zeigt, wie es dadurch erhalten wur
de, dass Gitteranpassung mittels Rutherford-Streuspektrome
trie (RBS = Rutherford Backscattering Spectrometry) gemessen
wurde, wenn eine Pt-Elektrode auf einer Siliziumoxidschicht
ausgebildet war;
Fig. 7 ist ein XRD-Diagramm, das ein Ergebnis zeigt, wie es
dadurch erhalten wurde, dass Gitteranpassung mittels RBS ge
messen wurde, wenn eine paraelektrische Schicht aus BSTO auf
einer Siliziumoxidschicht hergestellt war;
Fig. 8 ist ein XRD-Diagramm, das ein Ergebnis zeigt, wie es
dadurch erhalten wurde, dass Gitteranpassung mittels RBS ge
messen wurde, wenn eine paraelektrische Schicht aus BSTO auf
einer Siliziumoxidschicht hergestellt und eine Pt-Schicht
auf dieser BSTO-Schicht ausgebildet waren; und
Fig. 9 ist ein XRD-Diagramm, das ein Ergebnis zeigt, wie es
dadurch erhalten wurde, dass Gitteranpassung mittels RBS ge
messen wurde, wenn eine paraelektrische Schicht aus BSTO auf
einer Siliziumoxidschicht hergestellt, eine als erste Elek
trode eines Kondensators zu verwendende Pt-Schicht auf der
BSTO-Schicht und eine ferroelektrische Schicht auf der Pt-
Schicht ausgebildet war.
Nun wird auf die bevorzugten Ausführungsformen der Erfindung
Bezug genommen, von denen Beispiele in den beigefügten
Zeichnungen dargestellt sind.
Gemäß Fig. 4 umfasst der erfindungsgemäße Halbleiterspeicher
eine auf einem Substrat 40 hergestellte Isolierschicht 41,
eine auf dieser hergestellte paraelektrische Schicht 42,
eine wiederum auf dieser hergestellte erste Elektrode 43,
eine auf dieser hergestellte ferroelektrische Schicht 44 so
wie eine auf dieser hergestellte zweite Elektrode 45.
Die Isolierschicht 41 besteht aus einem amorphen Isolator,
vorzugsweise aus einem Oxid und/oder einem Nitrid. Die erste
und die zweite Elektrode 43 und 45 bestehen aus Pt oder Ir.
Dies, da diese Materialien die Erzeugung von Leckströmen
eingrenzen. Die paraelektrische Schicht 42 besteht aus einem
Material, das hinsichtlich der Gitteranpassung in Beziehung
zu Pt oder Ir steht, und vorzugsweise besteht sie aus
STO(SrTiO3) oder BSTO[(Ba,Sr)TiO3]. Wenn Materialien, die
hinsichtlich einer Gitteranpassung in Beziehung zueinander
stehen, sequentiell hergestellt werden, ist die Adhäsion
zwischen ihnen aufgrund der Anpassungsbeziehung gut. Diese
Gitteranpassungsbeziehung wird unten im Einzelnen erläutert.
Die ferroelektrische Schicht 44 besteht aus einem ferroelek
trischen Material wie PZT[(Pb(Zr,Ti)O3], PLZT[(Pb,La)
(Zr,Ti)O3], BTO(BaTiO3) oder BST[(Ba,Sr)TiO3]. Hierbei sind
BSTO, eines der Materialien zum Herstellen der paraelektri
schen Schicht 42, sowie BST, das zum Herstellen der ferro
elektrischen Schicht 44 verwendet wird, identische Verbin
dungen, und sie dienen entsprechend ihrer jeweiligen Zusam
mensetzung als Ferroelektrikum oder Paraelektrikum. Die Zu
sammensetzung von BST, einer Verbindung aus (Ba,Sr)TiO3 be
stimmt, ob es sich um ein Ferroelektrikum oder ein Paraelek
trikum handelt, genauer gesagt, hat hierauf der jeweilige
Anteil von Ba und Sr Einfluss. Wenn Ba und Sr insgesamt 1
ausmachen, wird BST als Ferroelektrikum verwendet, wenn der
Anteil von Ba über 0,5 beträgt, und es wird als Paraelektri
kum verwendet, wenn der Anteil unter 0,5 beträgt, wobei die
Eigenschaften bei normaler Volumentemperatur gelten. Bei der
Erfindung wird die Abkürzung BSTO im Fall des Paraelektri
kums verwendet, während die Abkürzung BST im Fall des Ferro
elektrikums verwendet wird. Die paraelektrische Schicht 42
wird, wie es in Fig. 4 dargestellt ist, als Material verwen
det, das hinsichtlich der Gitteranpassung in Beziehung zu Pt
oder Ir steht, wobei die paraelektrische Eigenschaft unter
geordnet ist. Anders gesagt, hat die paraelektrische Schicht
keine Beziehung zu den im Kondensator verwendeten dielektri
schen Eigenschaften, da sie eine unten liegende, amorphe
Schicht ist.
Nachfolgend wird unter Bezugnahme auf die Fig. 5A bis 5F ein
Herstellverfahren für den erfindungsgemäßen Halbleiterspei
cher erläutert. Gemäß Fig. 5A wird eine Feldoxidschicht 52
unter Verwendung eines herkömmlichen Prozesses auf einem
Halbleitersubstrat 50 hergestellt, in dem eine Wanne 51 aus
gebildet ist, wodurch das Substrat in einen aktiven Bereich
und einen Feldbereich unterteilt wird. Gemäß Fig. 5B wird
auf einem vorbestimmten Teil des aktiven Bereichs des Halb
leitersubstrats 50 eine Gateelektrode 53 hergestellt, und zu
beiden Seiten derselben werden in der Wanne 51 stark dotier
te Fremdstoffbereiche 5 ausgebildet, die als Source und
Drain zu verwenden sind. In Fig. 5B bezeichnet die Bezugs
zahl 55 einen Seitenwand-Abstandshalter zum Schützen oder
Isolieren der Gateelektrode 53.
Gemäß Fig. 5C wird auf der gesamten Oberfläche des Halblei
tersubstrats 50 einschließlich der Gateelektrode 53 eine
erste Isolierschicht 56 hergestellt, und auf einem vorbe
stimmten Teil derselben, der auf der Feldoxidschicht 52
liegt, werden eine paraelektrische Schicht 57 und eine erste
Kondensatorelektrode 58 aufeinanderfolgend hergestellt. Die
erste Isolierschicht 56 wird aus einem Oxid und/oder einem
Nitrid hergestellt, und die erste Elektrode 58 wird aus Pt
oder Ir hergestellt. Die paraelektrische Schicht 57 dient
zum Verbessern der Adhäsion zwischen der ersten Elektrode 58
und der ersten Isolierschicht 56, und sie wird aus einem
paraelektrischen Material wie BSTO[(Ba,Sr)TiO3] oder
STO(SrTiO3) hergestellt. Der Grund, weswegen die paraelek
trische Schicht 57 zum Verbessern der Adhäsion zwischen der
ersten Elektrode 58 und der ersten Isolierschicht herge
stellt wird, besteht darin, dass STO oder BSTO leicht auf
epitaktische Weise mit einer Dicke über 60 nm (600 Å) aufge
wachsen werden kann und ausreichende Gitteranpassung zu Pt
hat, um die Adhäsion zwischen der ersten Elektrode und der
ersten Isolierschicht zu verbessern.
Nun wird die Gitteranpassung grob erläutert. Ein Gitter ist
eine regelmäßige Anordnung von einen Kristall bildenden Ato
men. Im Allgemeinen werden Feststoffe in kristallin, wie
einkristallin oder polykristallin, und amorph eingeteilt.
Eine periodische Anordnung von Atomen im kristallinen Material
wird als Gitter bezeichnet. Die Gitterstruktur bestimmt
nicht nur die mechanischen Eigenschaften eines Kristalls,
sondern auch seine elektrischen Eigenschaften. Im Fall elek
tronischer Bauteile bestimmen Eigenschaften des periodischen
Kristallgitters die Energie, die von Elektronen aufgenommen
wird, die am Leitungsprozess teilnehmen. Eine Kennzeichnung
von Flächen oder Richtungen in einem Gitter ist zur Be
schreibung eines Kristalls von Hilfe. Beim herkömmlichen
Kennzeichnungsverfahren wird ein System mit drei ganzen Zah
len (Millerindex) verwendet, das Orte von Ebenen und Rich
tungen von Vektoren im Gitter bezeichnet. D. h., dass die
Würfelflächen einer kubischen Gitterstruktur sechs dreidi
mensionale Flächen sind, wobei viele Ebenen in einem Gitter
identisch sind und Richtungen im Gitter durch drei ganze
Zahlen gekennzeichnet werden, da sie in Beziehung zu einem
Vektor stehen.
Diese drei ganze Zahlen kennzeichnen Koordinatenwerte x, y
und z, die Vektorrichtungen im Gitter beschreiben. Die Kris
tallrichtung in einer Gitterstruktur wird allgemein als Aus
richtung (100) oder (111) angegeben. Die Ausrichtung (100)
zeigt an, dass die sechs kubischen Flächen hinsichtlich der
vertikalen und horizontalen Richtung äquivalent sind. Im
Fall der Ausrichtung (111) entsprechen die Vektorrichtungen
im Gitter, x, y und z, einem diagonalen Dreieck mit dem Ba
sispunkt (0). Demgemäß ist die stabilste Gitterstruktur die
jenige mit der Ausrichtung (100). Diese stabile Gitterstruk
tur steht in Zusammenhang mit der Existenzzeit von Ladungs
trägern und der Stabilität elektrischer Eigenschaften (Wi
derstandsänderung oder Polaritätsumkehr während eines Wärme
zyklus). Die Ausrichtung (100) oder (111) wird auf solche
Weise gemessen, dass eine Probe Röntgenstrahlung ausgesetzt
wird und der Winkel 2Θ und der Abstand zwischen Kristallflä
chen in der Probe durch RBS gemessen werden, wenn die Inten
sität der Röntgenstrahlung unter einem speziellen Winkel
(z. B. Y-Achse bezogen auf die X-Achse und die Y-Achse) hoch
ist, d. h., wenn die Röntgenstrahlung entsprechend der Aus
richtung der Probe gebeugt wird.
Gemäß Fig. 5D wird auf der ferroelektrischen Schicht 59,
nachdem diese auf der ersten Elektrode 58 hergestellt wurde,
eine zweite Kondensatorelektrode 60 hergestellt, um einen
ferroelektrischen Planarkondensator fertigzustellen. Danach
wird auf der ersten Isolierschicht 56 einschließlich der
zweiten Elektrode 60 eine zweite Isolierschicht 61 herge
stellt. Die ferroelektrische Schicht 59 wird aus
BST[(Ba,Sr)TiO3], PZT[(Pb(Zr,Ti)O3], PLZT[(Pb,La)(Zr,Ti)O3]
oder BTO(BaTiO3) hergestellt, die zweite Elektrode 60 wird
aus Pt oder Ir hergestellt, und die zweite Isolierschicht
wird aus einem Oxid und/oder einem Nitrid hergestellt.
Gemäß Fig. 5E wird, um die zweite Elektrode 60 elektrisch
mit den stark dotierten Fremdstoffbereichen 54 zu verbinden,
ein Photoresist PR auf die zweite Isolierschicht 61 aufge
tragen und durch Belichten und Entwickeln strukturiert, um
selektiv Teile desselben zu entfernen, die auf der zweiten
Elektrode 60 und den stark dotierten Fremdstoffbereichen 54
liegen. Ein Teil der zweiten Isolierschicht 61, der auf der
zweiten Elektrode 60 liegt, sowie Teile der zweiten und der
ersten Isolierschicht 61 und 56, die auf den stark dotierten
Fremdstoffbereichen 54 liegen, werden durch einen Ätzprozess
unter Verwendung des strukturierten Photoresists PR als Mas
ke selektiv entfernt, um die Oberflächen der zweiten Elek
trode 60 und der stark dotierten Fremdstoffbereiche 54 frei
zulegen.
Gemäß Fig. 5F wird, nachdem der Photoresist PR entfernt wur
de, auf der zweiten Elektrode 60 einschließlich der zweiten
Isolierschicht 61 und der stark dotierten Fremdstoffbereiche
54 eine Sperrmetallschicht 62 hergestellt, auf der dann eine
leitende Schicht 63 hergestellt wird. Anschließend werden
Teile der Sperrmetallschicht 62 und der leitenden Schicht
63, die auf der Gateelektrode 53 liegen, selektiv durch Pho
tolithographie- und Ätzprozesse entfernt. Die leitende
Schicht 63 wird aus Aluminium oder Wolfram hergestellt, und
die Sperrmetallschicht 62 dient zum Verringern des Kontakt
widerstands der aus Aluminium hergestellten leitenden
Schicht.
Fig. 6 ist ein XRD-Diagramm, das ein Ergebnis zeigt, wie es
durch Messen der Gitteranpassung mittels RBS erhalten wurde,
wenn die Pt-Elektrode auf einer Siliziumoxidschicht herge
stellt war. Wenn die Siliziumoxidschicht und die Pt-Elektro
de durch Röntgenstrahlung beleuchtet werden und ihre Gitter
anpassung unter Verwendung einer RBS-Vorrichtung gemessen
wird, zeigt die Gitteranpassung von Pt die Ausrichtung (111)
(2), wie in Fig. 6 dargestellt. Wenn Pt mit schwachen Leck
stromeigenschaften als Material für die untere Elektrode des
Kondensators verwendet wird, ist die Adhäsion zwischen der
Siliziumoxidschicht und der Pt-Elektrode verringert, da die
Gitteranpassung die Ausrichtung (111) zeigt, so dass nur der
Vorteil verbesserter Leckstromeigenschaften besteht. Um eine
Beeinträchtigung der Adhäsion zu verhindern, wird zwischen
der Pt-Elektrode und der Siliziumschicht herkömmlicherweise
Ti oder Ta abgeschieden. In diesem Fall kombiniert jedoch Ti
mit Sauerstoffatomen aus der ferroelektrischen Schicht, wo
durch der Widerstand derselben zunimmt, was ihre Dielektri
zitätskonstante verringert. Auch werden dadurch Kompressi
onsspannungen erzeugt. Außerdem zeigt die Gitteranpassung
die Ausrichtung (111), wenn Ti unmittelbar auf einer Sili
ziumoxidschicht hergestellt wird.
In Fig. 6 zeigt die X-Achse, dass die Röntgenstrahlung unter
39,75° (2) beim Winkel 2Θ des Pt-Kristalls gebeugt wird und
dass der Abstand zwischen Kristallflächen ungefähr 0,2265 nm
(2,265 Å) beträgt, wenn eine Pt-Schicht auf einer Silizium
oxidschicht ausgebildet ist und eine Röntgeneinstrahlung er
folgt, um die Kristallausrichtung zu messen. Daraus ist er
sichtlich, dass die Ausrichtung des Pt-Kristalls die Rich
tung (111) ist. Wie oben beschrieben, ist ein Gitter eine
regelmäßige Anordnung von einen Kristall bildenden Atomen,
so dass die Flächenausrichtung des Gitters durch Messen des
Pt-Kristalls gemessen werden kann. In Fig. 6 bezeichnet I/IO
Werte, die dadurch erhalten werden, dass die Röntgenintensi
täten der mit den Zahlen 1, 2 und 3 bezeichneten Materialien
durch die maximale Röntgenintensität (z. B. die Zahl 2) ge
teilt werden.
Fig. 7 ist ein XRD-Diagramm, das ein Ergebnis zeigt, das da
durch erhalten wurde, dass die Gitteranpassung mittels RBS
gemessen wurde, wenn eine paraelektrische Schicht aus BSTO
auf einer Siliziumoxidschicht ausgebildet war. Wenn die Si
liziumoxidschicht und das BSTO durch Röntgenstrahlung be
leuchtet werden und ihre Gitteranpassung unter Verwendung
einer RBS-Vorrichtung gemessen wird, zeigt die Gitteranpas
sung hauptsächlich die Ausrichtung (100), wie es in Fig. 7
dargestellt ist. D. h., dass die Intensität der Röntgen
strahlung eine spezielle Beugung zeigt, wie die Ausrichtun
gen (100) (1) sowie (200) (3). Daraus ist erkennbar, dass
BSTO bei über 600°C auf einfache Weise epitaktisch auf eine
Siliziumoxidschicht aufwächst. In Fig. 7 zeigt die X-Achse,
dass die Röntgenstrahlung unter 22,27° (1) und 45,45° (3)
beim Winkel 2Θ des BSTO-Kristalls merklich gebeugt wird und
die Abstände zwischen Kristallflächen ungefähr 0,398 nm (1)
und 0,1903 nm (3) betragen, wenn eine paraelektrische
Schicht aus BSTO auf einer Siliziumoxidschicht ausgebildet
ist und diese Materialien durch Röntgenstrahlung beleuchtet
werden, um ihre Kristallausrichtung zu messen. So ist er
kennbar, dass die Ausrichtung des BSTO-Kristalls der Rich
tung (100) entspricht.
Fig. 8 ist ein XRD-Diagramm, das ein Ergebnis zeigt, das da
durch erhalten wurde, dass die Gitteranpassung mittels RBS
gemessen wurde, wenn eine paraelektrische Schicht aus BSTO
auf einer Siliziumoxidschicht ausgebildet war und darauf
eine Pt-Schicht ausgebildet war. Die Gitteranpassung der
Siliziumoxidschicht und von BSTO, wie in Fig. 8 dargestellt,
zeigt die Hauptausrichtung (100). Gemäß diesem Ergebnis
zeigt, wenn eine Pt-Elektrode auf BSTO ausgebildet ist und
eine Röntgenbestrahlung erfolgt und ihre Gitteranpassung
unter Verwendung einer RBS-Vorrichtung gemessen wird, die
Gitteranpassung von Pt Hauptausrichtungen (111) (4) und
(200) (7), wie in Fig. 8 dargestellt. Anders gesagt, zeigt,
wenn eine Pt-Elektrode auf einer paraelektrischen Schicht
aus BSTO ausgebildet ist, die Gitteranpassung die Hauptaus
richtungen (111) und (200), und die Intensität der Hauptaus
richtung (111) (4) ist deutlich schwächer als diejenige von
(200) (7). D. h., dass der größte Teil der auf BSTO ausge
bildeten Pt-Elektrode die stabile Hauptausrichtung (200)
zeigt. Demgemäß kann BSTO selbst über 600°C auf stabile Wei
se epitaktisch aufgewachsen werden, um stabile Gitteranpas
sung zu erzeugen. Ferner verbessert diese stabile Gitteran
passung die Adhäsion, wodurch die Erzeugung von Hügelchen
merklich beschränkt ist, wie sie entstehen, wenn Pt bei ho
hen Temperaturen bearbeitet wird.
In Fig. 8 zeigt die X-Achse, dass die Röntgenbeugung unter
40,01° (4) und 46,59° (7) beim Winkel 2Θ des Pt-Kristalls
gebeugt wird und die Abstände zwischen Kristallflächen unge
fähr 0,225 nm und 0,194 nm (3) betragen, wenn eine paraelek
trische Schicht aus BSTO auf einer Siliziumoxidschicht her
gestellt wird und darauf eine untere Pt-Elektrode herge
stellt wird, woraufhin eine Röntgenbestrahlung erfolgt, um
die Kristallausrichtung von Pt zu messen. So ist ersicht
lich, dass die Ausrichtung des Pt-Kristalls der Richtung
(100) entspricht.
Fig. 9 ist ein XRD-Diagramm, das ein Ergebnis zeigt, das da
durch erhalten wurde, dass die Gitteranpassung mittels RBS
gemessen wurde, wenn eine paraelektrische Schicht aus BSTO
auf einer Siliziumoxidschicht ausgebildet war, eine als ers
te Elektrode eines Kondensators zu verwendende Pt-Schicht
auf dieser ausgebildet war und auf der Pt-Schicht wiederum
eine ferroelektrische Schicht ausgebildet war. Aus Fig. 9
ist erkennbar, dass die Gitteranpassung hinsichtlich der Si
liziumoxidschicht, des BSTO und des Pt stabil ist. Gemäß
diesem Ergebnis zeigt, wenn eine ferroelektrische Schicht
aus BST auf einer Pt-Elektrode ausgebildet ist und durch
Röntgenstrahlung beleuchtet wird und die Gitteranpassung un
ter Verwendung einer RBS-Vorrichtung gemessen wird, die Git
teranpassung von Pt eine Beugung von Röntgenstrahlung unter
Hauptausrichtungen (111) (3) und (200) (5), wobei die Inten
sität der stabilen Hauptausrichtung (200) stärker als dieje
nige für (111) ist, wie in Fig. 9 dargestellt. Die Gitteran
passung des auf dem Pt liegenden BST zeigt die Ausrichtung
(100) (1). Das Ausmaß der Sättigungspolarisation eines Fer
roelektrikums wie BST oder PZT ist dann maximal, wenn es die
Flächenausrichtung (100) oder (001) zeigt, und es ist dann
hinsichtlich einer Ermüdung durch Domänensprünge um 180° am
stabilsten. D. h., dass BST und PZT da Umschreiben von Daten
erleichtern.
In Fig. 9 zeigt die X-Achse, dass die Röntgenstrahlung unter
39,92° und 46,53° beim Winkel 2Θ des Pt-Kristalls gebeugt
wird und die Abstände zwischen Kristallflächen ungefähr
0,225 nm und 0,194 nm betragen, wenn eine paraelektrische
Schicht aus BSTO auf einer Siliziumoxidschicht ausgebildet
ist, eine als erste Elektrode eines Kondensators dienende
Pt-Elektrode auf dem BSTO ausgebildet ist und eine ferro
elektrische Schicht auf der Pt-Elektrode ausgebildet ist,
wobei eine Beleuchtung mittels Röntgenstrahlung erfolgt, um
die Kristallausrichtung von Pt zu messen. In diesem Fall
zeigt der Pt-Kristall die Flächenausrichtungen (111) und
(200). Die Intensität im Fall der Ausrichtung (111) beträgt
4064 (3), während die Intensität im Fall der Ausrichtung
(200) 4984 (5) beträgt. D. h., dass Pt die stabile Ausrich
tung (200) stärker als andere Ausrichtungen zeigt. Darüber
hinaus zeigt die Gitteranpassung des auf dem Pt liegenden
BST die Ausrichtung (100) (1), so dass ersichtlich ist, dass
eine stabile Gitteranpassung selbst dann vorliegt, wenn BST
auf dem Pt ausgebildet ist.
Wie oben beschrieben, führt die Erfindung auch dann zum sel
ben Ergebnis, wenn eine paraelektrische Schicht auf einer
Siliziumnitridschicht statt auf einer Siliziumoxidschicht
ausgebildet ist und die Kondensatorelektrode aus Ir statt
aus Pt besteht. Ferner können PZT, PLZT und BTO anstelle von
BST als Ferroelektrikum verwendet werden. Gemäß der Erfin
dung wird zwischen der Pt-Elektrode und der Siliziumoxid
schicht eine paraelektrische Schicht mit derselben Flächen
ausrichtung hergestellt, um die Adhäsion zwischen diesen
Schichten zu verbessern. Dies verhindert, dass aufgrund von
Kompressionsspannungen im Pt und im Siliziumoxid Hügelchen
im Pt erzeugt werden, wodurch die Zuverlässigkeit von Halb
leiterspeichern verbessert ist. Ferner wird die paraelektri
sche Schicht, die bei über 600°C auf einfache Weise epitak
tisch aufgewachsen werden kann, als Adhäsionsschicht verwen
det, um das aufgrund von Ti oder Ta erzeugte Interdiffusi
onsproblem zu überwinden. Demgemäß ist es möglich, unter
Verwendung der ferroelektrischen Schicht beste Eigenschaften
eines Halbleiterspeichers zu erzielen, insbesondere diesen
stabil auszubilden.
Claims (31)
1. Halbleiterspeicher mit:
einer auf einem Halbleitersubstrat (40) hergestellten Isolierschicht (41);
einer auf der Isolierschicht (41) hergestellten paraelektrischen Schicht (42) und
einer auf der paraelektrischen Schicht (42) hergestellten ersten lei tenden Schicht (43), dadurch gekennzeichnet, daß die paraelektrische Schicht (42) aus einem Material hergestellt ist, das in Gitteranpassungbe ziehung mit der ersten leitenden Schicht (43) steht.
einer auf einem Halbleitersubstrat (40) hergestellten Isolierschicht (41);
einer auf der Isolierschicht (41) hergestellten paraelektrischen Schicht (42) und
einer auf der paraelektrischen Schicht (42) hergestellten ersten lei tenden Schicht (43), dadurch gekennzeichnet, daß die paraelektrische Schicht (42) aus einem Material hergestellt ist, das in Gitteranpassungbe ziehung mit der ersten leitenden Schicht (43) steht.
2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß
die Isolierschicht (41) aus einem Oxid und/oder einem Nitrid besteht.
3. Halbleiterspeicher nach Anspruch 2, dadurch gekennzeichnet, daß
das Oxid und/oder Nitrid die Hauptausrichtung (100) aufweist.
4. Halbleiterspeicher nach einem der vorstehenden Ansprüche, da
durch gekennzeichnet, daß die paraelektrische Schicht (42) aus
STO(SrTiO3) oder BSTO[(Ba,Sr)TiO3] besteht.
5. Halbleiterspeicher nach einem der vorstehenden Ansprüche, da
durch gekennzeichnet, daß die erste leitende Schicht (43) aus Pt
und/oder Ir besteht.
6. Halbleiterspeicher nach einem der vorstehenden Ansprüche, da ge
kennzeichnet durch eine ferroelektrische Schicht (44) und eine zweite
leitende Schicht (45), die aufeinanderfolgend auf der ersten leitenden
Schicht (43) ausgebildet sind.
7. Halbleiterspeicher nach Anspruch 6, dadurch gekennzeichnet, daß
die ferroelektrische Schicht (44) in Gitteranpassung mit der ersten leiten
den Schicht (43) steht.
8. Halbleiterspeicher nach einem der Ansprüche 6 oder 7, dadurch ge
kennzeichnet, daß die ferroelektrische Schicht (44) aus
BST[(Ba,Sr)TiO3], BTO(BaTiO3), PZT[(Pb(Zr,Ti)O3] und/oder
PLZT[(Pb,La)(Zr,Ti)O3] besteht.
9. Halbleiterspeicher nach einem der Ansprüche 6 bis 8, dadurch ge
kennzeichnet, daß die ferroelektrische Schicht (44) und die paraelektri
sche Schicht (42) aus Materialien mit denselben Bestandteilen bestehen.
10. Halbleiterspeicher nach einem der Ansprüche 6 bis 9, dadurch ge
kennzeichnet, daß die zweite leitende Schicht (45) aus Pt und/oder Ir be
steht.
11. Verfahren zum Herstellen eines Halbleiterspeichers, mit folgenden
Schritten:
- - Herstellen einer paraelektrischen Schicht (42) auf einer Isolier schicht (41), die auf einem Halbleitersubstrat (40) hergestellt wurde;
- - Herstellen einer ersten Elektrode (43) auf der paraelektrischen Schicht (42);
- - Herstellen einer ferroelektrischen Schicht (44) auf der ersten Elek trode (42) und
- - Herstellen einer zweiten Elektrode (45) auf der ferroelektrischen Schicht, dadurch gekennzeichnet, daß die paraelektrische Schicht (42) aus einem Material hergestellt wird, das in Gitteranpassungsbeziehung mit der ersten Elektrode (43) steht.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die er
ste und die zweite Elektrode (43, 45) aus Pt und/oder Ir hergestellt werden.
13. Verfahren nach einem der Ansprüche 11 oder 12, dadurch gekenn
zeichnet, daß die paraelektrische Schicht (42) aus einem Material herge
stellt wird, das bei über 600°C auf einfache Weise epitaktisch aufgewach
sen werden kann.
14. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die pa
raelektrische Schicht (42) aus STO(SrTiO3) und/oder BSTO[(Ba,Sr)TiO3]
hergestellt wird.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß im
BSTO[(Ba,Sr)TiO3] der Anteil von Ba unter 0,5 liegt, wenn Ba und Sr ge
meinsam 1 ausmachen.
16. Verfahren nach einem der Ansprüche 11 bis 15, dadurch gekenn
zeichnet, daß die ferroelektrische Schicht (44) aus BST[(Ba,Sr)TiO3],
BTO(BaTiO3), PZT[(Pb(Zr,Ti)O3] und/oder PLZT[(Pb,La)(Zr,Ti)O3] herge
stellt wird.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß im
BST[(Ba,Sr)TiO3] der Anteil von Ba über 0,7 beträgt, wenn Ba und Sr ge
meinsam 1 ausmachen.
18. Verfahren nach einem der Ansprüche 11 bis 17, dadurch gekenn
zeichnet, daß die paraelektrische Schicht (42) und die ferroelektrische
Schicht (44) aus demselben Material hergestellt werden.
19. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die pa
raelektrische Schicht (42), die erste Elektrode (43), die ferroelektrische
Schicht (44) und die zweite Elektrode (45) dieselbe Ausrichtung aufweisen.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß die pa
raelektrische Schicht (42), die erste Elektrode (43), die ferroelektrische
Schicht (44) und die zweite Elektrode (45) die Flächenausrichtung (100)
oder (200) aufweisen.
21. Verfahren nach einem der Ansprüche 11 bis 20, dadurch gekenn
zeichnet, daß auf dem Halbleitersubstrat (50) ein Transistor hergestellt
wird, der über eine Gateelektrode (53) und als Source und Drain dienende
Fremdstoffbereiche (54) verfügt.
22. Verfahren nach Anspruch 21, gekennzeichnet durch eine leitende
Schicht (63) zum elektrischen Verbinden der Fremdstoffbereiche (54) mit
der zweiten Elektrode (45; 60).
23. Verfahren zum Herstellen eines Halbleiterspeichers, mit folgenden
Schritten:
- - Herstellen einer Isolierschicht (41) auf einem Halbleitersubstrat (40);
- - Herstellen einer paraelektrischen Schicht (42) auf der Isolierschicht (41) und
- - Herstellen einer ersten leitenden Schicht (43) auf der paraelektri schen Schicht (42), dadurch gekennzeichnet, daß die paraelektrische Schicht (42) aus einem Material herstellt wird, das in Gitteranpassungs beziehung mit der ersten leitenden Schicht (43) steht.
24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß die pa
raelektrische Schicht (42) die Hauptausrichtung (100) aufweist.
25. Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß die Iso
lierschicht (41) aus einem Oxid und/oder einem Nitrid hergestellt wird.
26. Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß die pa
raelektrische Schicht (42) aus STO(SrTiO3) und/oder BSTO[(Ba,Sr)TiO3]
hergestellt wird.
27. Verfahren nach einem der Ansprüche 23 bis 26, dadurch gekenn
zeichnet, daß die erste leitende Schicht (43) aus Pt und/oder Ir hergestellt
wird.
28. Verfahren nach einem der Ansprüche 23 bis 27, gekennzeichnet
durch eine ferroelektrische Schicht (44) und darauf eine zweite leitende
Schicht (45), die auf der ersten leitenden Schicht (43) ausgebildet werden.
29. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß die fer
roelektrische Schicht (44) in Gitteranpassung mit der ersten leitenden
Schicht (43) hergestellt wird.
30. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß die fer
roelektrische Schicht (44) aus BST[(Ba,Sr)TiO3], BTO(BaTiO3),
PZT[(Pb(Zr,Ti)O3] und/oder PLZT[(Pb,La)(Zr,Ti)O3] hergestellt wird.
31. Verfahren nach einem der Ansprüche 28 bis 30, dadurch gekenn
zeichnet, daß die zweite leitende Schicht (45) aus Pt und/oder Ir herge
stellt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970074389A KR100252854B1 (ko) | 1997-12-26 | 1997-12-26 | 반도체 메모리 장치 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19846261A1 DE19846261A1 (de) | 1999-07-08 |
DE19846261C2 true DE19846261C2 (de) | 2002-04-04 |
Family
ID=19528749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19846261A Expired - Fee Related DE19846261C2 (de) | 1997-12-26 | 1998-10-07 | Halbleiterspeicher und Verfahren zu dessen Herstellung |
Country Status (4)
Country | Link |
---|---|
US (2) | US6136639A (de) |
JP (1) | JP3662136B2 (de) |
KR (1) | KR100252854B1 (de) |
DE (1) | DE19846261C2 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW457703B (en) * | 1998-08-31 | 2001-10-01 | Siemens Ag | Micro-electronic structure, method for its production and its application in a memory-cell |
JP4647050B2 (ja) * | 1999-09-28 | 2011-03-09 | ローム株式会社 | 強誘電体キャパシタ及びその製造方法 |
US6319764B1 (en) * | 1999-08-25 | 2001-11-20 | Micron Technology, Inc. | Method of forming haze-free BST films |
DE10001118A1 (de) * | 2000-01-13 | 2001-07-26 | Infineon Technologies Ag | Verfahren zur Herstellung einer nicht-flüchtigen DRAM-Speicherzelle |
JP4282245B2 (ja) * | 2001-01-31 | 2009-06-17 | 富士通株式会社 | 容量素子及びその製造方法並びに半導体装置 |
US9018083B2 (en) * | 2011-05-04 | 2015-04-28 | Hewlett-Packard Development Company, L.P. | Electrically actuated device and method of controlling the formation of dopants therein |
JP6065303B2 (ja) | 2012-06-15 | 2017-01-25 | ローム株式会社 | スイッチングデバイス |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5099305A (en) * | 1989-02-08 | 1992-03-24 | Seiko Epson Corporation | Platinum capacitor mos memory having lattice matched pzt |
US5475248A (en) * | 1990-09-28 | 1995-12-12 | Ramtron International Corporation | Semiconductor device with a conductive reaction-preventing film |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5248564A (en) * | 1992-12-09 | 1993-09-28 | Bell Communications Research, Inc. | C-axis perovskite thin films grown on silicon dioxide |
JP3045928B2 (ja) * | 1994-06-28 | 2000-05-29 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
US5519235A (en) * | 1994-11-18 | 1996-05-21 | Bell Communications Research, Inc. | Polycrystalline ferroelectric capacitor heterostructure employing hybrid electrodes |
CN1075243C (zh) * | 1994-12-28 | 2001-11-21 | 松下电器产业株式会社 | 集成电路用电容元件及其制造方法 |
KR100214267B1 (ko) * | 1995-04-07 | 1999-08-02 | 김영환 | 반도체 소자 제조방법 |
JP3076507B2 (ja) * | 1995-06-13 | 2000-08-14 | 松下電子工業株式会社 | 半導体装置、半導体集積回路装置及びその製造方法 |
US6004392A (en) * | 1995-09-11 | 1999-12-21 | Sony Corporation | Ferroelectric capacitor and manufacturing the same using bismuth layered oxides |
JP2800745B2 (ja) * | 1995-11-10 | 1998-09-21 | 日本電気株式会社 | 強誘電体メモリ |
JP3645338B2 (ja) * | 1995-12-11 | 2005-05-11 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5825609A (en) * | 1996-04-23 | 1998-10-20 | International Business Machines Corporation | Compound electrode stack capacitor |
-
1997
- 1997-12-26 KR KR1019970074389A patent/KR100252854B1/ko not_active IP Right Cessation
-
1998
- 1998-05-05 US US09/071,913 patent/US6136639A/en not_active Expired - Lifetime
- 1998-10-07 DE DE19846261A patent/DE19846261C2/de not_active Expired - Fee Related
- 1998-12-24 JP JP36650498A patent/JP3662136B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-11 US US09/635,437 patent/US6489644B1/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5099305A (en) * | 1989-02-08 | 1992-03-24 | Seiko Epson Corporation | Platinum capacitor mos memory having lattice matched pzt |
US5475248A (en) * | 1990-09-28 | 1995-12-12 | Ramtron International Corporation | Semiconductor device with a conductive reaction-preventing film |
Also Published As
Publication number | Publication date |
---|---|
US6489644B1 (en) | 2002-12-03 |
JP3662136B2 (ja) | 2005-06-22 |
KR100252854B1 (ko) | 2000-04-15 |
US6136639A (en) | 2000-10-24 |
KR19990054560A (ko) | 1999-07-15 |
JPH11251555A (ja) | 1999-09-17 |
DE19846261A1 (de) | 1999-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19928280B4 (de) | Ferroelektrischer Kondensator und Verfahren zur Herstellung desselben | |
DE19518044C2 (de) | Verfahren zur Herstellung und Anordnung von Speicherkondensatoren unter Verwendung von Materialien mit hoher Dielektrizitätskonstante | |
DE4221511C2 (de) | Verfahren zum Bilden von Bitstellenleitungen auf einem Halbleiterwafer | |
DE19543539C1 (de) | Verfahren zur Herstellung einer Speicherzellenanordnung | |
DE19630310A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE19904781A1 (de) | Dielektrischer Kondensator, Verfahren zum Herstellen desselben und dielektrischer Speicher mit diesem | |
DE19642740A1 (de) | Halbleiterbauelement mit einer Aluminium-Zwischenschaltung und Verfahren zu dessen Herstellung | |
DE19515347C2 (de) | Elektrodenstruktur und Kondensator mit Materialien mit hoher Dielektrizitätskonstante | |
DE19842704C2 (de) | Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform | |
DE10130626B4 (de) | Verfahren zur Herstellung eines Halbleiterspeicherelements mit einem mit einer Kondensatorelektrode verbundenen Anschluss | |
DE4341698A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE4327813C2 (de) | Verfahren zur Herstellung eines DRAM's | |
DE19649670A1 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und zugehörige Anordnung | |
DE19608182A1 (de) | Dielektrischer Dünnfilm und Kondensator mit diesem für Halbleitervorrichtung und deren Herstellungsverfahren | |
DE19947053C1 (de) | Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung | |
DE4442432A1 (de) | Verfahren zum Herstellen von Kondensatoren in Halbleiterspeichervorrichtungen | |
DE19846261C2 (de) | Halbleiterspeicher und Verfahren zu dessen Herstellung | |
DE4210855A1 (de) | Speicherelement fuer einen dram und herstellungsverfahren fuer einen dram | |
DE102022100335A1 (de) | Dünnschichttransistor mit einer wasserstoff-blockierenden dielektrischen sperrschicht und verfahren zu dessen herstellung | |
DE19620185C2 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung | |
DE10053170C2 (de) | Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung | |
DE4140173C2 (de) | DRAM und Verfahren zu dessen Herstellung | |
EP1307906A1 (de) | Strukturierung ferroelektrischer schichten | |
DE10022655C2 (de) | Verfahren zur Herstellung von Kondensatorstrukturen | |
DE19842684C1 (de) | Auf einem Stützgerüst angeordneter Kondensator in einer Halbleiteranordnung und Herstellverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140501 |