DE19837440A1 - Analog/Digital-Wandlervorrichtung und Regelvorrichtung für einen Gradientenverstärker - Google Patents

Abstract

Bei einer Analog/Digital-Wandlervorrichtung beziehungsweise einer Regelvorrichtung für einen Gradientenverstärker wird ein analoges Differenzsignal (ADIF) aus einem analogen Eingangssignal (AIN) und einem analogen Wandlersignal (ACNV) ermittelt. Ein Integrator (14) und ein erster Analog/Digital-Wandler (16) sind vorgesehen, um das analoge Differenzsignal (ADIF) vor der weiteren Auswertung zu integrieren und zu digitalisieren. Die erfindungsgemäße Vorrichtung weist bei geringem Aufwand eine hohe Genauigkeit, Auflösung und Stabilität auf.

Description

Die Erfindung betrifft eine Analog/Digital-Wandlervorrichtung mit den Merkmalen des Oberbegriffs von Anspruch 1 sowie eine Regelvorrichtung für einen Gradientenverstärker eines Kern­ spintomographen. Die Analog/Digital-Wandlervorrichtung ist für alle Anwendungszwecke einsetzbar, bei denen hohe Genauig­ keit, Auflösung und zeitliche Konstanz erforderlich sind. Insbesondere ist ein Einsatz der Analog/Digital-Wandlervor­ richtung zur Digitalisierung eines Stromistwert-Signals in einem Regelkreis eines Gradientenverstärkers vorgesehen.

Bei einem Kernspintomographen werden magnetische Feldgradien­ ten von Gradientenspulen hervorgerufen, die an je einen Gra­ dientenverstärker angeschlossen sind. Während des Meßvorgangs wird jede Gradientenspule von einem Strom durchflossen, der in einer vorab festgelegten Stromkurvenform Werte bis zu bei­ spielsweise 300 A annehmen kann. Die Stromkurvenform muß bis auf wenige mA genau eingehalten werden. Um diese Genauigkeit zu erzielen, ist ein aufwendiger Regelkreis erforderlich.

Bei bekannten Gradientenverstärkern ist der Regelkreis ein­ schließlich der Ansteuerelektronik für eine Schaltendstufe (Modulator) als Analogschaltung ausgeführt. Dies schränkt jedoch die mögliche Funktionalität ein. Komplexere Aufgaben, beispielsweise ein Energieausgleich zwischen mehreren End­ stufen oder eine detaillierte Rückmeldung einzelner Endstu­ fenparameter, lassen sich in analoger Technik nicht wirt­ schaftlich realisieren.

Daher wird angestrebt, den Regelkreis und Modulator möglichst weitgehend digital auszugestalten, zum Beispiel mittels eines geeignet programmierten digitalen Signalprozessors (DSP).

Hierbei stellt sich aber das Problem der Digitalisierung des von einem Stromwandler ermittelten, analogen Stromist­ wert-Signals mit der erforderlichen Genauigkeit, Abtastgeschwin­ digkeit und Stabilität. Ein entsprechendes Problem ergibt sich, wenn nicht das Stromistwert-Signal, sondern ein anderes analoges Signal zur Eingabe in eine digitale Verarbeitungs­ einrichtung mit hoher Genauigkeit digitalisiert werden soll.

Aus dem Buch "Halbleiter-Schaltungstechnik" von U. Tietze und Ch. Schenk, Springer Verlag, 10. Auflage 1993, Seiten 784 bis 785, Abb. 23.43 und zugehörige Beschreibung, ist ein als "Tracking-ADC" bezeichneter Digital/Analog-Wandler mit den Merkmalen des Oberbegriffs von Anspruch 1 bekannt. Die Um­ setzgeschwindigkeit dieser Schaltung sowie die Nullpunktsta­ bilität und Störunterdrückung sind jedoch gering. Eine Ver­ wendung für Gradientenverstärker ist nicht offenbart.

Die Erfindung hat die Aufgabe, die genannten Probleme des Standes der Technik zu lösen und eine Analog/Digital-Wandler­ vorrichtung beziehungsweise eine Regelvorrichtung bereitzu­ stellen, die bei möglichst geringem Aufwand eine möglichst hohe Genauigkeit, Auflösung und Stabilität aufweisen.

Erfindungsgemäß wird diese Aufgabe durch eine Analog/Digital-Wandler­ vorrichtung mit den Merkmalen des Anspruchs 1 sowie durch eine Regelvorrichtung mit den Merkmalen des Anspruchs 8 gelöst. Die abhängigen Ansprüche betreffen bevorzugte Ausfüh­ rungsformen der Erfindung.

Die Erfindung geht von der Grundidee aus, eine Abweichung des analogen Eingangssignals (Istwertsignals) von einem analogen Wandlersignal (Sollwertsignal) zu ermitteln. Das analoge Wandlersignal (Sollwertsignal) wird von einem hochgenauen Digital/Analog-Wandler erzeugt. Zielsetzung ist es, durch ge­ eignete Nachführung entweder des Digital/Analog-Wandlers oder des gesamten Regelkreises die ermittelte Abweichung möglichst zu minimieren. Erfindungsgemäß sind ein Integrator und ein erster Analog/Digital-Wandler vorgesehen, um die von einem Differenzverstärker ermittelte Abweichung (Differenz) vor der weiteren Auswertung zu integrieren und zu digitalisieren.

Der Integrator erfaßt das von dem Differenzverstärker ausge­ gebene Differenzsignal lückenlos. Eine mittelwertfreie Stör­ einstreuung in das System, beispielsweise ein Rauschen, wird vom Integrator ausgeglichen. Dadurch wird durch den Integra­ tor eine erhöhte Nullpunktstabilität und eine hohe Störunter­ drückung erreicht.

Der erste Digital/Analog-Wandler digitalisiert das vom Inte­ grator ausgegebene Integratorsignal. Im Gegensatz zu einem bloßen Vergleicher weist ein Digital/Analog-Wandler zumindest eine Ausgangswortbreite von einigen bit auf. Es werden also mehrere Abweichungsklassen unterschieden. Dies ermöglicht eine schnelle Nachführung des Systems, da die Schrittweite der Nachführung um so größer gewählt werden kann, je größer der Absolutbetrag der digitalisierten, integrierten Abwei­ chung (digitaler Integratorwert) ist.

Die erfindungsgemäße Vorrichtung kann beispielsweise für eine Auflösung und Genauigkeit von 18 bit bei 100 kHz Abstastrate und einer Stabilität, die besser als das geringstwertige Bit ist, ausgelegt sein. Solche Werte sind bisher - wenn über­ haupt - nur mit sehr hohem Aufwand erreicht worden.

Die Verwendung eines Integrators bietet den überraschenden Vorteil, daß auf ein Abtast-Halteglied (sample and hold circuit, S/H-Schaltung) verzichtet werden kann. Bei anders aufgebauten Analog/Digital-Wandlern muß ein solches Abtast-Halte­ glied dem eigentlichen Wandler vorgeschaltet werden, um eine Ergebnisverfälschung bei einer sich während des Digita­ lisierungsvorgangs ändernden Eingangsspannung zu vermeiden. Nachteilig ist dabei, daß Änderungen der Eingangsspannung während der Haltephase nicht erfaßt werden beziehungsweise eine kurzzeitige Störung während der Abtastphase die gesamte Haltephase lang eingefroren wird. Diese beiden Effekte, die das Meßergebnis verfälschen können, werden durch den durch die Erfindung ermöglichten Verzicht auf ein Abtast-Halteglied vermieden.

In bevorzugten Ausführungsformen beträgt die Auflösung des ersten Analog/Digital-Wandlers zwischen 4 bit und 16 bit und besonders bevorzugt zwischen 8 bit und 14 bit. Mit diesen Auflösungswerten läßt sich bei geringem Kostenaufwand eine hinreichend feine Abstufung der Abweichungsklassen erhalten. Bei gleichbleibenden Eingangssignal bewirkt eine Pegelände­ rung des Digital/Analog-Wandlers um eine Einheit (1 LSB) vor­ zugsweise eine Änderung des digitalen Integratorsignals um mindestens eine oder zwei oder vier Einheiten. Dies läßt sich durch eine geeignete Auslegung der Wandler und/oder durch eine Verstärkung (Skalierung) des analogen Differenzwertes erreichen.

Der Digital/Analog-Wandler hat vorzugsweise eine sehr hohe Präzision, da seine Genauigkeit das Meßergebnis unmittelbar beeinflußt. Vorzugsweise beträgt die Auflösung und Genauig­ keit des Digital/Analog-Wandlers zwischen 16 bit und 24 bit und ist um mindestens 2 bit oder mindestens 4 bit oder min­ destens 6 bit höher als die Auflösung des ersten Analog/Digi­ tal-Wandlers.

Um eine besonders hohe Systemschnelligkeit zu erhalten, ist vorzugsweise ein zweiter Analog/Digital-Wandler vorgesehen, der das digitalisierte Differenzsignal unmittelbar an die Steuereinrichtung beziehungsweise den Regler ausgibt. Dieser zweite Analog/Digital-Wandler weist in bevorzugten Ausfüh­ rungsformen Kenndaten auf, wie sie oben in Zusammenhang mit dem ersten Analog/Digital-Wandler genannt sind.

Vorzugsweise wird durch die Steuereinrichtung beziehungsweise den Regler der digitale Integratorwert und/oder digitale Dif­ ferenzwert betragsmäßig minimiert. Die Steuereinrichtung beeinflußt diesen Wert mittels der internen Rückkopplungs­ schleife, die über den Digital/Analog-Wandler, den Differenz­ verstärker und entweder den zweiten Analog/Digital-Wandler oder den Integrator und den ersten Analog/Digital-Wandler verläuft. Der Regler führt dagegen den digitalen Stellwert nach, der entweder einem Modulator zugeführt wird oder unmit­ telbar zur Ansteuerung von Schaltelementen einer Schaltend­ stufe dient. Die Rückkopplung erfolgt dann über die externe Regelschleife von der Endstufe über den Gradientenstrom und den Strom-Meßsensor zum analogen Istwertsignal.

Der Integrator weist vorzugsweise eine Einrichtung zum Setzen eines definierten Anfangszustands auf, um einen vorbestimmten Initialwert (beispielsweise einen Nullwert) einzustellen.

In bevorzugten Ausführungsformen ist eine Einrichtung zur Selbstdiagnose und/oder Selbstjustierung der gesamten Vor­ richtung vorgesehen. Ein weiterer Digital/Analog-Wandler, der von der Steuereinrichtung beziehungsweise vom Regler ange­ steuert werden kann, dient vorzugsweise zur Offsetkorrektur. Dieser weitere Digital/Analog-Wandler hat vorzugsweise eine Genauigkeit und Auflösung von 4 bis 12 bit und einen Stell­ bereich, der nur ein geringes Vielfaches der Auflösung des präzisen Digital/Analog-Wandlers beträgt. Das von dem weite­ ren Digital/Analog-Wandler erzeugte Kalibrierungssignal kann insbesondere einem Operationsverstärker des Integrators zuge­ führt werden. Durch eine solche Selbstjustierung kann eine besonders genaue und langfristige Driftkompensation der Vor­ richtungen erreicht werden.

Zwei Ausführungsbeispiele und mehrere Ausführungsalternativen der Erfindung werden nun unter Hinweis auf die schematischen Zeichnungen detailliert beschrieben. Es stellen dar:

Fig. 1 ein Blockschaltbild einer erfindungsgemäßen Analog/­ Digital-Wandlervorrichtung und

Fig. 2 ein Blockschaltbild einer erfindungsgemäßen Regel­ vorrichtung eines Gradientenverstärkers.

Die in Fig. 1 gezeigte Analog/Digital-Wandlervorrichtung ist Bestandteil eines Regelkreises in einem Gradientenverstärker eines Kernspintomographen. Die Analog/Digital-Wandlervorrich­ tung erhält ein analoges Eingangssignal AIN von einem an sich bekannten Gradientenstrom-Meßsensor (nicht gezeigt). Der di­ gitalisierte Ausgangswert DOUT wird durch einen geeigneten, digitalen Regler (nicht gezeigt) weiterverarbeitet.

Der analoge Eingangswert AIN liegt am nicht-invertierenden Eingang eines als Operationsverstärker ausgebildeten, analo­ gen Differenzverstärkers 10 an. Der invertierende Eingang des Differenzverstärkers 10 erhält von einem hochpräzisen Digi­ tal/Analog-Wandler 12 ein analoges Wandlersignal ACNV. Der am Digital/Analog-Wandler 12 anliegende, digitale Wandlerwert DCNV ist identisch mit dem digitalen Ausgangswert DOUT. Die Wortbreite des digitalen Wandlerwertes DCNV beträgt 18 bit, und der Digital/Analog-Wandler 12 weist eine entsprechend hohe Auflösung und Genauigkeit im Bereich einiger ppm auf.

Der Differenzverstärker 10, der ebenfalls eine Genauigkeit im ppm-Bereich aufweist, erzeugt ein analoges Differenzsignal ADIF, das einem Integrator 14 zugeführt wird. Aufgabe des In­ tegrators 14 ist es, kurzzeitige Störimpulse und zufälliges Rauschen auszumitteln. Der Integrator 14 liefert als Aus­ gangssignal ein analoges Integratorsignal AINT, das von einem ersten Analog/Digital-Wandler 16 digitalisiert wird, um einen digitalen Integratorwert DINT zu erhalten. Der digitale Inte­ gratorwert DINT dient als ein Eingabewert für eine Steuerein­ richtung 20, die den digitalen Ausgangswert DOUT erzeugt.

Das analoge Differenzsignal ADIF des Differenzverstärkers 10 wird ferner von einem zweiten Analog/Digital-Wandler 18 in einen digitalen Differenzwert DDIF umgewandelt, der ebenfalls der Steuereinrichtung 20 zugeführt wird. Die beiden Digital­ werte DINT, DDIF sind jeweils 8 bit breit. Dementsprechend beträgt die Auflösung und Genauigkeit der beiden Analog/ Digital-Wandler 16, 18 ebenfalls ungefähr 8 bit.

Die Steuereinrichtung 20 ist im hier beschriebenen Ausfüh­ rungsbeispiel als geeignet programmierter Digitalprozessor, beispielsweise als digitaler Signalprozessor (DSP), ausgebil­ det. Dieser Prozessor kann neben seiner Funktion als Steuer­ einrichtung 20 eine Vielzahl weiterer Aufgaben übernehmen. In Ausführungsalternativen ist die Steuereinrichtung 20 eine integrierte Digitalschaltung, insbesondere ein EPLD-Baustein (EPLD = electrically programmable logic device). Die Digital­ werte DINT, DDIF, DOUT können auf mehreren parallelen Leitun­ gen oder bitweise seriell oder in Mischformen zur beziehungs­ weise von der Steuereinrichtung 20 übertragen werden.

Der Integrator 14 weist einen Operationsverstärker 22 auf, der mit einem Integrationskondensator 24 und einem Eingangs­ widerstand 26 zu einer Integrierstufe verschaltet ist. Mit­ tels eines von der Steuereinrichtung 20 angesteuerten Schal­ ters 28, der als Relais oder als Halbleiterschalter ausgebil­ det sein kann, kann der Integrationskondensator 24 entladen werden, um den Integrator 14 auf einen definierten Anfangs­ zustand zu setzen.

Ein weiterer Digital/Analog-Wandler 30 mit einer Genauigkeit von 8 bit erhält einen digitalen Kalibrierungswert DCAL von der Steuereinrichtung 20 und erzeugt ein analoges Kalibrie­ rungssignal ACAL. Das analoge Kalibrierungssignal ACAL ist mit dem Integrator 14, genauer gesagt mit dessen Operations­ verstärker 22 verbunden. Es dient zum Offset-Abgleich des Operationsverstärkers 22 während eines automatischen Kali­ brierungsvorgangs.

Beim Betrieb der in Fig. 1 gezeigten Analog/Digital-Wandler­ vorrichtung erzeugt die Steuereinrichtung 20 den digitalen Wandlerwert DCNV (und somit den digitalen Ausgangswert DOUT) mit der Zielsetzung, die Abweichung zwischen dem analogen Eingangssignal AIN und dem analogen Wandlersignal ACNV mög­ lichst zu minimieren beziehungsweise klein zu halten. Wenn (im Idealfall) die beiden Analogsignale AIN und ACNV überein­ stimmen, dann ist der digitale Ausgangswert DOUT eine Digita­ lisierung des analogen Eingangssignals AIN, deren Genauigkeit von der Genauigkeit des Digital/Analog-Wandlers 12 abhängt.

Wenn beispielsweise das analoge Eingangssignal AIN größer als das analoge Wandlersignal ACNV ist, so erzeugt der Differenz­ verstärker 10 ein positives analoges Differenzsignal ADIF, wodurch sich ein positives digitales Signal DDIF ergibt. Da im hier gezeigten Ausführungsbeispiel der Integrator 14 in­ vertierend wirkt, verringert sich das analoge Integrator­ signal AINT allmählich und wird schließlich negativ. Das digitale Integratorsignal DINT verändert sich entsprechend. Die Steuereinrichtung 20 erhöht in Reaktion darauf den digi­ talen Ausgangswert DOUT, um das analoge Wandlersignal ACNV an das analoge Eingangssignal AIN anzupassen. Umgekehrt verrin­ gert die Steuereinrichtung 20 den digitalen Ausgangswert DOUT, wenn das gegenwärtige analoge Wandlersignal ACNV größer als das analoge Eingangssignal AIN ist.

Um den digitalen Ausgangswert DOUT möglichst schnell an das analoge Eingangssignal AIN anzupassen, verändert die Steuer­ einrichtung 20 das digitale Ausgangssignal DOUT mit einer Schrittweite, die von der augenblicklichen Abweichung ab­ hängt. Diese Schrittweite wird aus den Beträgen der Digital­ werte DINT und DDIF bestimmt. Beispielsweise kann ein linea­ rer Zusammenhang zwischen der Schrittweite und einem Mittel­ wert der beiden Digitalwerte DINT und DDIF bestehen. Es sind jedoch beliebige andere Beziehungen zwischen DINT, DDIF und der Veränderungsgeschwindigkeit möglich. In Ausführungsalter­ nativen weisen die Analog/Digital-Wandler 16, 18 nur eine ge­ ringe Ausgangswortbreite auf, so daß nur wenige unterschied­ liche Veränderungsgeschwindigkeiten (im Extremfall nur eine einzige) existieren.

Die Steuereinrichtung 20 bestimmt den geänderten, digitalen Ausgangswert DOUT durch eine Auswertung vorgegebener Formel­ zusammenhänge und/oder durch einen Zugriff auf eine vorbe­ rechnete Nachschlagetabelle, die Veränderungsdaten für den Ausgangswert DOUT in Abhängigkeit von den Werten DINT und DDIF enthält.

In einer einfacheren Ausführungsalternative der in Fig. 1 gezeigten Schaltung ist der zweite Analog/Digital-Wandler 18 weggelassen. Der digitale Ausgangswert DOUT wird dann nur in Abhängigkeit von dem digitalen Integratorwert DINT bestimmt.

Bei der Initialisierung des Systems ist der Ladezustand des Integrationskondensators 24 undefiniert. Durch die Steuer­ einrichtung 20 wird deshalb kurzzeitig der Schalter 28 ge­ schlossen, um den Integrationskondensator 24 zu entladen. In Ausführungsalternativen ist der Schalter 28 nicht vorhanden. Statt dessen wird eine Initialisierungsphase durchgeführt, in der der Integrator 14 über eine interne Regelschleife unter Verwendung eines Vorwärts/Rückwärts-Zählers mit variabler Schrittweite auf Null oder einen anderen gewünschten Start­ wert geregelt wird.

Wenn der Gradientenverstärker nach dem Einschalten oder in Pausen zwischen den Messungen nicht in Betrieb ist, so hat das analoge Eingangssignal AIN den Wert Null. Im Idealfall sind dann auch die digitalen Werte DINT, DDIF und DCNV sämt­ lich gleich Null. Abweichungen von diesen Werten können zur Selbstdiagnose der Digital/Analog-Wandlervorrichtung herange­ zogen werden.

Genauer gesagt, entspricht der digitale Wandlerwert DCNV, der an den Digital/Analog-Wandler 12 angelegt werden muß, um den Wert Null des digitalen Integratorsignals DINT zu erreichen, der Summe der Abweichungen oder Fehler im Digital/Analog-Wandler 12, dem Differenzverstärker 10, dem Integrator 14 und dem ersten Analog/Digital-Wandler 16. Falls der digitale Wandlerwert DCNV eine vorbestimmte Grenze überschreitet, wird dies von der Steuereinrichtung 20 als Fehlfunktion gewertet und einer Gerätesteuerung gemeldet. Auch die Werte DINT und (falls vorhanden) DDIF können von der Steuereinrichtung 20 zur Eingrenzung des Fehlers ausgewertet werden.

Bei der Herstellung und Wartung der Analog/Digital-Wandler­ vorrichtung ist im Regelfall ein Abgleich erforderlich, um Abweichungen oder Offsets am Digital/Analog-Wandler 12, dem Differenzverstärker 10, dem Integrator 14 und den beiden Analog/Digital-Wandlern 16, 18 auszugleichen. Zur Korrektur dieser Offsets sind in Ausführungsalternativen geeignete automatische oder manuelle Abgleicheinrichtungen für jedes der genannten Bauteile vorgesehen. In dem hier beschriebenen Ausführungsbeispiel erfolgt eine Offset-Kompensation des In­ tegrators 14 mittels des analogen Kalibrierungssignals ACAL. Durch diese Kompensation können Abweichungen des Digital/ Analog-Wandlers 12, des Differenzverstärkers 10 und des Inte­ grators 14 gemeinsam korrigiert werden.

Der Offset-Abgleich findet im hier beschriebenen Ausführungs­ beispiel im Anschluß an die geschilderte Selbstkontrolle nach dem Einschalten des Gradientenverstärkers oder in Pausen zwi­ schen den Messungen statt, wenn das analoge Eingangssignal AIN den Wert Null hat. Zum Abgleich verändert die Steuerein­ richtung 20 den digitalen Kalibrierungswert DCAL gezielt, um die Drift des Integrators 14 über ein vorbestimmtes Meßinter­ vall zu minimieren. Der weitere Digital/Analog-Wandler 30 ist so dimensioniert, daß der Stellbereich des Offsetabgleichs nur wenige Einheiten des digitalen Integratorwerts DINT be­ trägt. Dadurch sind ein sehr exakter Abgleich und eine lang­ fristige Driftkompensation möglich.

Das in Fig. 2 gezeigte Ausführungsbeispiel ist dem von Fig. 1 sehr ähnlich, so daß weitgehend auf die bereits gegebene Be­ schreibung verwiesen werden kann. Bei der Schaltung nach Fig. 2 handelt es sich um eine Regelvorrichtung eines Gra­ dientenverstärkers, die ein analoges Istwertsignal AFBS als Eingangssignal erhält und einen digitalen Stellwert DAV als Ausgangswert erzeugt.

Gemäß Fig. 2 ist statt der Steuereinrichtung 20 ein Regler 32 vorgesehen, der jedoch ebenso wie die Steuereinrichtung 20 als geeignet programmierter DSP oder als EPLD ausgebildet sein kann. Der Digital/Analog-Wandler 12 erhält einen digi­ talen Sollwert DRIV von einem Sollwert-Erzeuger 34. Der Sollwert-Erzeuger 34 kann einen Speicherbaustein aufweisen, in dem Kenndaten der vom Gradientenverstärker bereitzustel­ lenden Stromkurvenform enthalten sind. Ferner kann der Soll­ wert-Erzeuger 34 als Programmroutine desselben DSP ausgebil­ det sein, durch den auch der Regler 32 implementiert ist.

Der Digital/Analog-Wandler 12 gibt ein analoges Sollwert­ signal ARIS an den Differenzverstärker 10 aus. Dieses Signal wird ebenso wie das analoge Wandlersignal ACNV verarbeitet, um die beiden Digitalwerte DINT und DDIF zu erhalten. Dabei ist der digitale Differenzwert DDIF als Regeldifferenz inter­ pretierbar, während der digitale Integratorwert DINT den I-Anteil der Stromregelung bereitstellt.

Der Regler 32 verarbeitet die Digitalwerte DINT und DDIF nach einem an sich bekannten PI-Regelverfahren. Auch hier ist es die Zielsetzung des Regelvorgangs, die Digitalwerte DINT und DDIF zu minimieren. Dies erfolgt indirekt dadurch, daß der digitale Stellwert DAV (entweder direkt oder über einen Modu­ lator) eine Schaltendstufe (nicht gezeigt) des Gradientenver­ stärkers ansteuert. Der von der Schaltendstufe hervorgerufene Gradientenstrom wird von einem Stromwandler (nicht gezeigt) gemessen. Der Stromwandler erzeugt das dem Gradientenstrom proportionale, analoge Istwertsignal AFBS, das am Differenz­ verstärker 10 anliegt.

Claims (14)

1. Analog/Digital-Wandlervorrichtung, insbesondere für eine Regelvorrichtung eines Gradientenverstärkers, mit:

• - einem Differenzverstärker (10) zum Vergleichen eines analogen Eingangssignals (AIN) mit einem analogen Wand­ lersignal (ACNV) und zum Erzeugen eines analogen Diffe­ renzsignals (ADIF),
• - einem Digital/Analog-Wandler (12) zum Erzeugen des ana­ logen Wandlersignals (ACNV) aus einem digitalen Wandler­ wert (DCNV), und
• - einer Steuereinrichtung (20) zum Erzeugen des digitalen Wandlerwertes (DCNV) als Ausgangswert (DOUT) der Analog/ Digital-Wandlervorrichtung,

dadurch gekennzeichnet, daß

• - ein Integrator (14) zum Integrieren des analogen Diffe­ renzsignals (ADIF) und zum Erzeugen eines analogen Inte­ gratorsignals (AINT) vorgesehen ist, und daß
• - ein erster Analog/Digital-Wandler (16) zum Erzeugen ei­ nes digitalen Integratorwertes (DINT) aus dem analogen Integratorsignal (AINT) vorgesehen ist, und daß
• - die Steuereinrichtung (20) dazu eingerichtet ist, den digitalen Wandlerwert (DCNV) in Abhängigkeit von zumin­ dest dem digitalen Integratorwert (DINT) zu bestimmen.

2. Analog/Digital-Wandlervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein zweiter Analog/Digital-Wandler (18) zum Erzeugen eines digi­ talen Differenzwertes (DDIF) aus dem analogen Differenzsignal (ADIF) vorgesehen ist, und daß die Steuereinrichtung (20) da­ zu eingerichtet ist, den digitalen Wandlerwert (DCNV) ferner in Abhängigkeit von dem digitalen Differenzwert (DDIF) zu be­ stimmen.

3. Analog/Digital-Wandlervorrichtung nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß die Steuereinrichtung (20) den digitalen Wandlerwert (DCNV) bestimmt, um den digitalen Integratorwert (DINT) und gegebenenfalls den digitalen Differenzwert (DDIF) zu minimie­ ren.

4. Analog/Digital-Wandlervorrichtung nach einem der Ansprü­ che 1 bis 3, dadurch gekennzeichnet, daß die Auflösung des Digital/Analog-Wandlers (12) um minde­ stens 2 bit höher als die Auflösung des ersten und/oder des zweiten Analog/Digital-Wandlers (16, 18) ist.

5. Analog/Digital-Wandlervorrichtung nach einem der Ansprü­ che 1 bis 4, dadurch gekennzeichnet daß die Auflösung des ersten und/oder des zweiten Analog/­ Digital-Wandlers (16, 18) mindestens 4 bit und vorzugsweise mindestens 8 bit beträgt.

6. Analog/Digital-Wandlervorrichtung nach einem der Ansprü­ che 1 bis 5, dadurch gekennzeichnet, daß der Integrator (14) eine Einrichtung zum Setzen eines de­ finierten Anfangszustands aufweist.

7. Analog/Digital-Wandlervorrichtung nach einem der Ansprü­ che 1 bis 6, dadurch gekennzeichnet, daß ein weiterer Digital/Analog-Wandler (30) vorgesehen ist, der von der Steuereinrichtung (20) einen digitalen Kalibrie­ rungswert (DCAL) erhält, und der ein analoges Kalibrierungs­ signal (ACAL) ausgibt, um dieses vorzugsweise dem Integrator (14) zuzuführen.

8. Regelvorrichtung für einen Gradientenverstärker, mit:

• - einem Sollwert-Erzeuger (34) zum Erzeugen eines digita­ len Sollwerts (DRIV),
• - einem Digital/Analog-Wandler (12) zum Erzeugen eines analogen Sollwertsignals (ARIS) aus einem digitalen Sollwert (DRIV),
• - einem Differenzverstärker (10) zum Vergleichen eines analogen Istwertsignals (AFBS) mit dem analogen Soll­ wertsignal (ARIS) und zum Erzeugen eines analogen Diffe­ renzsignals (ADIF),
• - einem Integrator (14) zum Integrieren des analogen Dif­ ferenzsignals (ADIF) und zum Erzeugen eines analogen Integratorsignals (AINT),
• - einem ersten Analog/Digital-Wandler (16) zum Erzeugen eines digitalen Integratorwertes (DINT) aus dem analogen Integratorsignal (AINT), und
• - einem Regler (32) zum Erzeugen eines digitalen Stell­ werts (DAV) in Abhängigkeit von zumindest dem digitalen Integratorwert (DINT)

9. Regelvorrichtung nach Anspruch 8, dadurch ge­ kennzeichnet, daß ein zweiter Analog/Digital-Wandler (18) zum Erzeugen eines digitalen Differenzwertes (DDIF) aus dem analogen Differenzsignal (ADIF) vorgesehen ist, und daß der Regler (32) dazu eingerichtet ist, den digi­ talen Stellwert (DAV) ferner in Abhängigkeit von dem digita­ len Differenzwert (DDIF) zu bestimmen.

10. Regelvorrichtung nach Anspruch 8 oder Anspruch 9, da­ durch gekennzeichnet, daß der Regler (32) den digitalen Stellwert (DAV) bestimmt, um den digitalen Integratorwert (DINT) und gegebenenfalls den digitalen Diffe­ renzwert (DDIF) zu minimieren.

11. Regelvorrichtung nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß die Auf­ lösung des Digital/Analog-Wandlers (12) um mindestens 2 bit höher als die Auflösung des ersten und/oder des zweiten Ana­ log/Digital-Wandlers (16, 18) ist.

12. Regelvorrichtung nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, daß die Auf­ lösung des ersten und/oder des zweiten Analog/Digital-Wand­ lers (16, 18) mindestens 4 bit und vorzugsweise mindestens 8 bit beträgt.

13. Regelvorrichtung nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, daß der Integrator (14) eine Einrichtung zum Setzen eines definierten Anfangszustands aufweist.

14. Regelvorrichtung nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, daß ein wei­ terer Digital/Analog-Wandler (30) vorgesehen ist, der von dem Regler (32) einen digitalen Kalibrierungswert (DCAL) erhält, und der ein analoges Kalibrierungssignal (ACAL) ausgibt, um dieses vorzugsweise dem Integrator (14) zuzuführen.