DE19833210A1

DE19833210A1 - Verstärkerschaltung zur Kapazitätsmessung

Info

Publication number: DE19833210A1
Application number: DE19833210A
Authority: DE
Inventors: Paul-Werner Von Basse
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1998-07-23
Filing date: 1998-07-23
Publication date: 2000-02-17
Anticipated expiration: 2018-07-24
Also published as: DE19833210C2

Abstract

Elektronische Schaltung zum Auslesen eines matrixförmigen Kondensatorfeldes, insbesondere für Fingerabdrucksensoren, bei der die Kondensatoren über Leseleitungen aufgeladen und die Ladeströme über einen MOS-Transistor ausgekoppelt und integriert werden. Vorzugsweise sind in der Schaltung an Source und Drain des Transistors Stromspiegel als Stromquellen vorhanden und am Gate-Anschluß des Transistors ein aus MOS-Dioden gebildeter Gleichrichter, über den die Ladung auf einem Sammelkondensator (CS¶x¶) abfließt. Vorzugsweise sind Transistoren als Regelverstärker zusätzlich eingebaut.

Description

Die folgende Erfindung betrifft eine Verstärkerschaltung zur Messung sehr kleiner Kapazitäten in vermaschten Netzen eines Fingerabdrucksensors bei variablen Netzkapazitäten.

Bei einem Fingerabdrucksensor, der für kapazitive Messung einzelner Bildpunkte vorgesehen ist, müssen die Koppelkapa zitäten an den Kreuzungspunkten sich kreuzender Leitungen ge messen werden. In der Fig. 1 ist eine Anordnung von Meßpads im Raster und mit den Leseleitungen LLn_n-1, LL_n, LL_n+1,. . . sowie den Sendeleitungen SL_n-1, SL_n, SL_n+1,. . . dargestellt. Eine der Sendeleitungen wird angesteuert, die übrigen Sendeleitungen werden auf festem Potential gehalten. Es wird eine Leselei tung mit einem Verstärker verbunden, der die eingekoppelte Ladung verstärken soll. Ein solcher Verstärker V ist im An schluß an die Leseleitung LL_n in Fig. 1 eingezeichnet. Die restlichen Leseleitungen werden mit Widerständen R auf ein festes Potential gelegt. Die Größe des Widerstandes R ent spricht dem Eingangswiderstand des Verstärkers. Sobald eine Kreuzungskapazität C_K ausgelesen ist, wird der Verstärker an die nächste Leseleitung gelegt. Wenn alle Leseleitungen durchgeschaltet wurden, wird zur nächsten Steuerleitung über gegangen und wieder bei der ersten Leseleitung mit dem Verstärken begonnen.

Da der Lesevorgang mit einem Impuls auf der Sendeleitung ab geschlossen sein muß, wird an die Verstärker eine hohe Anfor derung an Genauigkeit und Rauscharmut gestellt. Ein weiteres Problem ist das Umschalten der Leseleitung, da die einge koppelten Ladungen sehr klein sind. Die Größe der Kapazitäten C_K liegt im Bereich von 5 fF bis 15 fF. Das verstärkte Signal muß anschließend über einen A/D-Wandler umgesetzt werden. Auch an diesen Wandler werden hohe Anforderungen an Ge schwindigkeit, Auflösung und Stabilität gestellt. Das digitale Signal wird dann über ein Interface an die Außenwelt weitergegeben.

Aufgabe der vorliegenden Erfindung ist es, eine einfache Ver stärkerschaltung anzugeben, mit der ein Sensorfeld eines Fin gerabdrucksensors ausgelesen werden kann.

Diese Aufgabe wird mit der Schaltung mit den Merkmalen des Anspruchs 1 gelöst. Ausgestaltungen ergeben sich aus den ab hängigen Ansprüchen.

Die vorliegende Erfindung gibt eine einfache Verstärkerschal tung an, mit der erstens alle Leseleitungen auf einmal ausge lesen werden können, so daß das Umschalten der Leseleitungen entfällt, mit der zweitens während der Messung sofort ein digitales Meßergebnis geliefert wird, ohne eine Analog-Digi talumwandlung vornehmen zu müssen, und mit der drittens durch Aufsummierung (Pumpen der Ladung) das Rauschen der Anordnung unterdrückt wird.

Es folgt eine Erläuterung der Funktionsweise des Verstärkers anhand der Fig. 1 bis 14.

Fig. 1 zeigt ein passives Sensorfeld in Aufsicht.

Fig. 2 zeigt ein zugehöriges elektrisches Ersatzschalt bild.

Fig. 3 zeigt ein Ersatznetzwerk für den passiven Sensor.

Fig. 4 zeigt die zugehörigen Spannungsverläufe.

Fig. 5 zeigt eine Gate-Grundschaltung.

Fig. 6 zeigt den zugehörigen zeitlichen Verlauf der Ströme.

Fig. 7 zeigt eine Schaltung zum Trennen der überlagerten Ströme.

Fig. 8 zeigt den zugehörigen zeitlichen Verlauf der Ströme.

Fig. 9 zeigt eine Schaltung zum Sammeln der Ladungsschübe.

Fig. 10 zeigt den zugehörigen Verlauf der Spannungen und Ströme.

Fig. 11 zeigt ein Schaltbild für einen Leseverstärker mit Stromspiegeln und MOS-Dioden.

Fig. 12 zeigt zwei Ausführungen eines verwendbaren Strom spiegels.

Fig. 13 zeigt zwei Schaltbilder für die verwendbaren MOS- Dioden.

Fig. 14 zeigt ein Schaltbild eines Leseverstärkers mit Stromspiegeln, MOS-Dioden und Regelverstärker.

Fig. 2 zeigt ein elektrisches Ersatzschaltbild zu dem passi ven Sensorfeld der Fig. 1. Jeweils als Kondensatoren sind eingezeichnet die Koppelkapazitäten CK an den Kreuzungspunk ten der Leseleitungen LL_n-1, LL_n, LL_n+1 und der Sendeleitungen SL_n-1, SL_n, SL_n+1, die Querkapazitäten C_q zwischen den Leselei tungen und die Leitungskapazitäten CL der Leseleitungen. Die Eingangswiderstände R der Verstärker sind ebenfalls einge zeichnet. Die Schalter und Verstärker selbst sind in dem Er satzschaltbild weggelassen.

Fig. 3 zeigt ein Ersatznetzwerk für den passiven Sensor als vermaschtes Netz. Es soll in vereinfachter Form einen passi ven, kapazitiv messenden Fingerabdrucksensor nachbilden. In Fig. 4 sind die Spannungsverläufe für dieses Netzwerk darge stellt. Mit der ansteigenden Flanke der elektrischen Potenti ale werden die Leseleitungen LL_x über die Koppelkapazitäten CK_x ausgelenkt, und zwar abhängig von der Größe der Koppel kapazitäten CK_x. Je größer die Koppelkapazität, desto größer ist die Auslenkung. Die Widerstände R_x entladen die Leselei tungen wieder, so daß alle Leseleitungen nach Abklingen des Lade- und Entladevorgangs auf dem gleichen Potential liegen, das sie vor dem Ansteigen der linken Flanke des Ansteuersi gnales hatten. Diese Zustände sind in den Spannungsverläufen der Fig. 4 durch Pfeile gekennzeichnet. Zu diesen Zeitpunk ten haben die Querkapazitäten Cq_x und die Leitungskapazitäten CL_x wieder die gleiche Ladung wie vor dem Ansteigen des An steuersignales. Der Spannungsabfall an diesen Kapazitäten ist vor und nach der Ansteuerflanke gleich. Nur die Koppelkapazitäten CK_x haben vor und nach den Flanken unter schiedliche Spannungsabfälle.

In den als Beispiel angegebenen Spannungsverläufen der Fig. 4 ist der Spannungsabfall der Koppelkapazitäten zu Beginn 0 V. Nach dem Durchlaufen der positiven Flanke des Ansteuer taktes ist der Spannungsabfall gleich der Höhe des Ansteuer taktes (hier als Beispiel 5 V). Die Koppelkapazitäten sind also auf diese Spannung aufgeladen. Mit der folgenden negati ven Flanke des Ansteuertaktes werden die Koppelkapazitäten wieder entladen. Die Ladung wird diesen Kapazitäten auf der einen Seite vom Ansteuertakt und auf der anderen Seite durch die Widerstände R_x zugeführt. Das bedeutet, daß die Ladung jeder Koppelkapazität CK_x über den jeweiligen Widerstand zu geführt wird, der an der gleichen Leseleitung LL_x liegt wie die Koppelkapazität CK_x. Da es im übrigen keine galvanischen (ohmschen) Verbindungen gibt (außer den Widerständen R_x an jeder Leseleitung LL_x), kann die Ladung der Koppelkapazitäten CK_x nur über diese Widerstände abfließen. Das bedeutet, daß jede Koppelkapazität nur über ihren Widerstand R_x aufgeladen wird, der an derjenigen Leseleitung LL_x liegt, mit der auch der Koppelkondensator CK_x verbunden ist.

Integriert man den Ladestrom über die Widerstände R_x, erhält man die Ladungen der Koppelkapazitäten CK_x. Ersetzt man die Widerstände R_x durch Verstärker mit passendem Eingangswider stand, so kann diese Integration elektronisch durchgeführt werden. Die Höhe der Spannungsspitzen auf den Leseleitungen, die in Fig. 4 dargestellt sind, hängt ab von der Größe von CK_x. An den mit den Pfeilen bezeichneten Stellen haben die Widerstände R_x alle Leseleitungen wieder auf das Anfangs potential (hier 0 V) entladen.

Die einfachste Lösung zur Auskopplung des Ladestromes ist die sogenannte Gate-Grundschaltung gemäß Fig. 5. Das Gate liegt auf festem Potential und damit dynamisch auf Masse. Der Ein gangswiderstand ist niederohmig und kann durch den Vorstrom IV der Stromquelle Qi eingestellt werden. Am Ausgang der Schaltung (Drain des MOS-Transistors) sind die Ströme IV und IC, die am Eingang der Schaltung (Source-Anschluß des MOS- Transistors) zusammengeführt werden, überlagert.

Der zeitliche Verlauf der Ströme und der Überlagerung IA ist in Fig. 6 dargestellt.

Der Ausgangswiderstand der Schaltung ist sehr hochohmig. Des halb können die beiden Ströme durch eine gegengeschaltete Stromquelle wieder voneinander getrennt werden. Eine geeig nete Schaltung zum Trennen der überlagerten Ströme ist in Fig. 7 dargestellt. Die beiden Stromquellen Q1 und Q2 sind auf den gleichen Strom eingestellt. Mit der Spannung VG wird der Arbeitspunkt eingestellt. Wird zusätzlich der Strom IC am Source-Anschluß des Transistors M1 eingeprägt, so erscheint an dem Drain-Anschluß D des Transistors M1 der Strom IC + IV. Der Ausgang der Schaltung wird auf der Spannung VA gehalten, was anhand der Beispielschaltung von Fig. 7 über das einge zeichnete Instrument kontrolliert werden kann. Der Strom der Stromquelle Q1 fließt in entgegengesetzter Richtung in den Knoten D. Nach dem zweiten Kirchhoffschen Gesetz gilt dann für diesen Knoten, daß die Summe aller Ströme verschwindet, d. h. in diesem Fall IV - (IV + IC) - IA = 0. Der Ausgangs strom IA wird damit gleich - IC.

Solange der MOS-Transistor M1 im Sättigungsgebiet bleibt (d. h. VA ≧ VG + V_th, V_th = Schwellenspannung des MOS-Transi stors M1), sind die Stromquelle Q1 und der MQS-Transistor M1 an dem Drain-Anschluß hochohmig. Die angegebene Beziehung IA = - IC gilt damit für einen weiten Spannungsbereich. Man nennt diese Verstärker auch Trans-Konduktanz-Verstärker oder Impedanzwandler. Derartige Verstärker haben einen niederohmi gen Eingang und einen hochohmigen Ausgang oder umgekehrt.

Der Strom IA hat ebenso wie der Strom IG einen positiven und einen negativen Ausschlag. Die Integration über jeden der Ausschläge ergibt die Ladung des Koppelkondensators CK_x (vgl. Fig. 2) an der Leseleitung LL_x, nämlich Q_CK = ∫ IA dt, und zwar bei der positiven Flanke des Ansteuersignales die Ladung für den Ladevorgang und bei der negativen Flanke des Ansteu ersignales die Ladung für den Entladevorgang.

Die zeitlichen Verläufe des Ansteuersignales sowie der Ströme IG und IA sind in Fig. 8 dargestellt.

Wesentlich bei der erfindungsgemäßen Schaltung ist es, daß der Strom IA gleichgerichtet wird und daß nur die positiven Ladungsschübe auf eine Sammelkapazität CS_x geleitet werden. Eine dazu geeignete Ausführungsform der Schaltung ist als Beispiel in Fig. 9 dargestellt.

Die zeitlichen Verläufe der Spannung des Ansteuersignales, des Stromes IC, des Stromes IA (gleichgerichtet) und der Spannung US_x, die an der Sammelkapazität CS_x abfällt, sind in Fig. 10 dargestellt. Die Anzahl der Ladungsschübe N_x, die zum Durchlaufen eines bestimmten Spannungshubes ΔUS_x benötigt werden, kann gezählt werden. Daraus kann die Größe der Kop pelkapazität CK_x berechnet werden:

ΣQ = GK_x.V_T.N_x = CS_x.ΔUS_x oder CK_x = CS_x.ΔUS_x.(N_x.V_T)^-1.

Zur Auswertung sammelt man die Ladungen vorzugsweise auf ei ner größeren Kapazität, deren Ladezustand leichter gemessen werden kann.

In der Praxis sind die beiden unabhängigen Stromquellen Q1 und Q2 (vgl. Fig. 7 und 9) nur schwer auf gleichen Strom abzugleichen. Man setzt daher bei einer bevorzugten Ausge staltung der Schaltung anstelle der Stromquellen zwei Strom spiegel ein, wie sie in der Schaltung der Fig. 11 einge zeichnet sind, und ersetzt die Diode aus Fig. 9 durch zwei parallel geschaltete MOS-Dioden. Die Funktionsweise der Stromspiegel wird anhand der Fig. 12 erläutert. In Fig. 12a ist das Schaltbild des Stromspiegels mit n-Kanal-MOS- Transistoren gezeigt, in Fig. 12b entsprechend mit p-Kanal- MOS-Transistoren.

Der Transistor M1 wirkt als Meßstrecke. Er stellt seine Gate- Spannung VG entsprechend dem eingeprägten Strom ID1 ein. Die se Gate-Spannung VG wird an einen zweiten gleichen MOS-Tran sistor M2 geliefert. Dieser Transistor M2 besitzt die glei chen Abmessungen, insbesondere die gleiche Kanalweite und Kanallänge, wie der Transistor M1. Bei übereinstimmender Her stellungstechnologie, die bei Integration der Schaltung auf einem Chip gegeben ist, können derartige gleiche MOS-Transi storen auf einfache Weise hergestellt werden. Dieser zweite MOS-Transistor M2 liefert aufgrund der gemeinsamen Gate- Spannung VG den gleichen Strom ID2 (= ID1), wenn sich die MOS-Transistoren im Sättigungsgebiet befinden (Drain-Spannung VD ≧ VG). Das bedeutet, daß die Größe des Stromes ID1 auf den Strom ID2 übertragen wird. Wählt man die Kanalweite w des Transistors M2 anders, so wird der Strom entsprechend dem Weitenverhältnis der Transistoren M1 und M2 übertragen:

ID2 : ID1 = w₂ : w₁.

Die beiden MOS-Dioden M6 und M7 in Fig. 11 können den Strom gleichrichten, da die Schaltung der beiden MOS-Transistoren M6 und M7 die typischen Merkmale einer Diode aufweisen: nie derohmiges Durchlaßgebiet und hochohmiges Sperrgebiet; die Schaltbilder und Kennlinien für den n-Kanal-MOS-Transistor und den p-Kanal-MOS-Transistor als MOS-Dioden sind in Fig. 13a bzw. 13b dargestellt. Beide MOS-Transistoren sind in der in Fig. 11 gezeigten Schaltung parallel geschaltet, um den Innenwiderstand des Gleichrichters zu reduzieren und den Ein fluß der Substratsteuerung zu reduzieren.

Für den Fall, daß der Strom IC des Koppelkondensators CK_x = 0 ist, sind die Ströme IS und IQ0 am Knoten D_x gleich. Da auch die Ströme ID und IS gleich sind, werden die eingeprägten Ströme in den Stromspiegeln (M2 und M3 sowie M4 und M5) gleich. Daher müssen auch die beiden gespiegelten Ströme IQ1 und IQ2 gleich sein.

Sobald ein Strom IC über den Koppelkondensator CK_x am Knoten D_x eingeprägt wird, verändern sich alle Ströme. Es gilt aber immer noch folgendes Gleichungssystem:

IS + IC = IQ0 oder IG = IQ0 - IS,
ID = IS, IQ1 = IS, IQ2 = IQ0,
IQ1 = IA + IQ2 oder IA = IQ1 - IQ2, woraus folgt
IA = IS - IQ0 = - IG.

Dieser Zusammenhang gilt in einem Bereich, in dem beide Tran sistoren M3 und M5 der Schaltung gemäß Fig. 11 im Sätti gungsgebiet arbeiten. In diesem Bereich sind diese beiden MOS-Transistoren am Ausgang (Drain-Anschluß) hochohmig.

Wählt man das Größenverhältnis von M3 zu M2 und M5 zu M4 gleich und verschieden von 1, so erhält man eine Stromver stärkung oder -reduzierung am Ausgang des Leseverstärkers. Es gilt folgendes Gleichungssystem (x ist das besagte Größenver hältnis):

IS + IC = IQ0 oder IG = IQ0 - IS,
ID = IS, IQ1 = x. IS, IQ2 = x. IQ0,
IQ1 = IA + IQ2 oder IA = IQ1 - IQ2, woraus folgt
IA = x. IS - x.IQ0 = x. IG.

Die Stromstärke des Stromes IG und die Dauer des Umladevor ganges sind abhängig von dem Eingangswiderstand des Lesever stärkers. Eine hohe Stromstärke des Stromes IG und eine kurze Umladezeit erfordern einen niederohmigen Eingangswiderstand. Das wird erreicht, wenn das Potential am Punkt D_x über einen Verstärker ausgeregelt wird. Ein Leseverstärker mit Strom spiegeln, MOS-Dioden und einem Regelverstärker ist im Schalt bild in Fig. 14 gezeigt. Der Regelverstärker besteht aus den Transistoren M9 und M10. Der Transistor M10 ist leitend ge steuert (das Potential am Steuerknoten ST ist gleich V_ss) und arbeitet im Widerstandsgebiet als Arbeitswiderstand. Der MOS- Transistor M9 mißt mit dem Gate-Anschluß das Potential des Einganges D_x des Leseverstärkers und vergleicht dieses Poten tial mit der eigenen Schwellenspannung. Das Gate-Potential des Regeltransistors M9 stellt sich so ein, daß dieser den Strom IV liefern kann. Damit wird am Punkt E_x das Potential VG eingestellt, wodurch der MOS-Transistor M1 soweit aufge steuert wird, daß der Strom IS fließen kann. Dieser Strom erzeugt den entsprechenden Spannungsabfall am MOS-Transistor M4. Damit ist der Regelkreis geschlossen. Der Verstärker wird so dimensioniert, daß der Arbeitsstrom IV etwa gleich dem Querstrom IQ0 der Eingangsstufe des Leseverstärkers ist. Mit dieser Dimensionierung erreicht man, daß der Eingangswider stand des Leseverstärkers um ca. eine Größenordnung unter dem des ungeregelten Leseverstärkers liegt. Der Umladevorgang wird ca. auf das Zehnfache beschleunigt.

Der zusätzlich MOS-Transistor M11 arbeitet mit dem MOS-Tran sistor M10 als Inverter. Liegt der Steuereingang ST auf V_ss- Potential (z. B. 0 V), so ist der MOS-Transistor M10 leitend und arbeitet als Arbeitswiderstand des Pegelverstärkers. Der MOS-Transistor M11 ist gesperrt und hat keinen Einfluß. Schaltet man den Steuereingang ST dagegen auf V_DD-Potential, wird der MOS-Transistor M10 gesperrt und der MOS-Transistor M11 leitend. Da kein Strom IV mehr fließt, sinkt das Regel potential am Knoten E_x auf V_ss (im Beispiel 0 V). Der MOS- Transistor M1 wird gesperrt und der Querstrom der Eingangs stufe des Leseverstärkers IQ0 wird abgeschaltet. Damit werden ebenfalls die Ströme der Stromspiegel abgeschaltet. Der ge samte Leseverstärker ist stromlos und der Fingerabdrucksensor geht in einen inaktiven Zustand.

Aufgrund von Toleranzen der Eigenschaften der MOS-Transitoren besteht die Gefahr, daß die Bedingung IQ1 = IQ2 bei IC = 0 nicht eingehalten wird; es gilt dann das folgende Gleichungs system, in dem die Transistortoleranzen mit tm3 bzw. tm5 be zeichnet sind:

IS + IC = IQ0 oder IC = IQ0 - IS, (1)
ID = IS, IQ1 = (1 + tm3).IS, IQ2 = (1 + tm5).IQ0,
IQ1 = IA + IQ2 oder IA = IQ1 - IQ2,
IA = (1 + tm3).IS - (1 + tm5).IQ0,
IA = IS - IQ0 + tm3 . IS - tm5.IQ0,
IA = - IG + tm3.IS - tm5.IQ0; für IC = 0 gilt IS = IQ0 wegen Gleichung (1), woraus folgt
IA = IQ0.(tm3 - tm5).

Wenn sich die Toleranzen tm3 und tm5 nicht kompensieren, er hält man einen ständigen Ausgangsstrom IA. Ist dieser Strom so gerichtet, daß die MOS-Dioden M6 und M7 leitend werden, so wird die Sammelkapazität CS_x (MOS-Transistor MB) ständig auf geladen, d. h. die Meßergebnisse des Leseverstärkers können stark verfälscht werden. Um diesem Fehler zu begegnen, wählt man das Übersetzungsverhältnis so, daß bei Eingangsstrom IC = 0 immer ein schwacher negativer Ausgangsstrom IS < 0 auf tritt. Damit bleiben die beiden MOS-Dioden gesperrt. Gleich zeitig gewinnt man den Vorteil, daß kleine Störströme am Ein gang des Leseverstärkers durch diesen Vorhalt abgeblockt wer den. Die Bedingungen für den Vorhalt sind (Δx1 und Δx2 sind die Übersetzungsverhältnisse)

IS + IG = IQ0 oder IC = IQ0 - IS,
ID = IS,
IQ1 = (1 + tm3 - Δx1).IS, IQ2 = (1 + tm5 + Δx2).IQ0,
IA = (1 + tm3 - Δx1).IS - (1 + tm5 + Ax2).IQ0,
IA = IS - IQ0 + (tm3 - Δx1).IS - (tm5 + Δx2).IQ0; für IG = 0 gilt IS = IQ0, woraus folgt
IA = (tm3 - tm5 - Δx1 - Δx2).IQ0.

Mit den Übersetzungsverhältnissen Δx1 und Δx2 können die To leranzen so unterdrückt werden, daß der Ausgangsstrom des Leseverstärkers immer in Sperrichtung der MOS-Dioden gerich tet ist. Wegen des kleinen Eingangswiderstandes des Lesever stärkers sind die nutzbaren Ströme durch die Umladung der Koppelkapazität erheblich größer (mindestens um eine Größen ordnung).

Der Regler in dem Leseverstärker regelt die Spannung am Ein gang nicht monoton aus, sondern mit einem leichten Über schwingen, das nach 1,5 Perioden wieder abgeklungen ist. Die Periodendauer wurde zu etwa 50 µs ermittelt. Dieses Über schwingen wird nicht gedämpft, sondern zur Messung ausge nutzt. Die Stromspitzen steigen nochmals um ca. 10% an, so daß der oben beschriebene Vorhalt leichter überwunden wird und der Sammelkondensator schneller aufgeladen wird. Die zweite Schwingung der zweiten Halbperiode ist bereits so klein, daß sie durch den Vorhalt abgeblockt wird.

Die besonderen Vorzüge der erfindungsgemäßen Schaltung liegen zum einen in dem Ausnützen der Eigenschaften vermaschter Net ze gemäß Fig. 3, daß nämlich Aufladungen von Kondensatoren (hier die Kondensatoren CK_x) nur über die ohmschen Widerstän de (hier R_x) erfolgen. Sogenannte niederohmige Virtual- Ground-Architekturen sind nicht erforderlich. Das Gleichrich ten und Sammeln der Ströme aus einem Leseverstärker (Trans konduktanzverstärker, Impedanzwandler) zur Bestimmung der La dung von extrem kleinen Kapazitäten (1 fF bis 10 fF), Ausre geln des Eingangswiderstandes eines Leseverstärkers, Ausnut zen des Schwingverhaltens eines geregelten Verstärkers zur Verbesserung der Stromausbeute, Dimensionieren eines Vorhalts der Ausgangsstufe eines Verstärkers zur Unterdrückung von To leranzen und Störungen und das Auslesen einer kompletten Spalte des vermaschten kapazitiven Netzes sind in unter schiedlichen möglichen Kombinationen weitere Merkmale, die die verschiedenen Ausführungsformen der erfindungsgemäßen Schaltung charakterisieren.

Claims

1. Elektronische Schaltung zur Messung sehr kleiner Kapazi täten in einer Matrixanordnung,
bei der die zu messenden Kapazitäten an Leseleitungen ange schlossen sind,
bei der diesen Leseleitungen Verstärkerschaltungen zugeordnet sind und
bei der diese Verstärkerschaltungen dafür eingerichtet sind, eine Auskopplung des Ladestromes und eine elektrische Inte gration mehrerer Ladeströme zu bewirken.

2. Schaltung nach Anspruch 1, bei der jede Leseleitung für jede zu messende Kapazität dem Source-Anschluß eines MQS-Transistors, dessen Gate-Anschluß auf festes Potential gelegt ist, zugeführt ist.

3. Schaltung nach Anspruch 2, bei der am Drain-Anschluß und am Gate-Anschluß des MOS-Tran sistors je eine Stromquelle (Q1, Q2) vorhanden ist und bei der diese Stromquellen auf den gleichen Strom eingestellt sind.

4. Schaltung nach Anspruch 3, bei der die Stromquellen durch Stromspiegel gebildet sind.

5. Schaltung nach einem der Anspruche 2 bis 4, bei der der Drain-Anschluß des MOS-Transistors über einen Gleichrichter mit einem Sammelkondensator (CS_x) verbunden ist.

6. Schaltung nach Anspruch 5, bei der der Gleichrichter durch MOS-Transistoren gebildet ist.

7. Schaltung nach Anspruch 6,
bei der elf MOS-Transistoren vorhanden sind,
bei der der Drain-Anschluß des ersten MOS-Transistors (M1) mit dem Source-Anschluß und dem Gate-Anschluß des zweiten MOS-Transistors (M2) verbunden ist,
bei dem der Gate-Anschluß des ersten MOS-Transistors (M1) mit dem Source-Anschluß des zehnten MOS-Transistors (M10) und den Drain-Anschlüssen des neunten MOS-Transistors (M9) und des elften MOS-Transistors (M11) verbunden ist,
bei der der Source-Anschluß des ersten MOS-Transistors (M1) mit dem Drain-Anschluß und dem Gate-Anschluß des vierten MOS- Transistors (M4) und mit dem Gate-Anschluß des neunten MOS- Transistors (M9) verbunden ist, sowie eine elektrisch leiten de Verbindung mit der zugehörigen Leseleitung aufweist,
bei der der Drain-Anschluß des zweiten MOS-Transistors (M2) mit einem Anschluß einer Versorgungsspannung verbunden ist,
bei der der Gate-Anschluß des zweiten MOS-Transistors (M2) mit dem Gate-Anschluß des dritten MOS-Transistors (M3) ver bunden ist,
bei der der Drain-Anschluß des dritten MOS-Transisitors (M3) mit dem genannten Anschluß der Versorgungsspannung verbunden ist,
bei der der Source-Anschluß des dritten MOS-Transistors (M3) mit den Source-Anschlüssen des sechsten MOS-Transistors (M6) und des siebenten MOS-Transistors (M7), mit dem Gate-Anschluß des siebenten MOS-Transistors (M7) und mit dem Drain-Schluß des fünften MOS-Transistors (M5) verbunden ist,
bei der der Gate-Anschluß des vierten MOS-Transistors (M4) mit dem Gate-Anschluß des fünften MOS-Transistors (M5) verbunden ist,
bei der der Source-Anschluß des vierten MOS-Transistors (M4) mit dem anderen Anschluß der Versorgungsspannung verbunden ist,
bei der der Source-Anschluß des fünften MOS-Transistors (M5) mit demselben Anschluß der Versorgungsspannung verbunden ist wie der vierte MOS-Transistor (M4),
bei der der Drain-Anschluß des sechsten MOS-Transistors (M6) mit dem Gate-Anschluß dieses sechsten MOS-Transistors (M6) und mit dem Gate-Anschluß des achten MOS-Transistors (M8) verbunden ist,
bei der der Drain-Anschluß des siebenten MOS-Transistors (M7) mit dem Gate-Anschluß des achten MOS-Transistors (M8) verbun den ist,
bei der der Source-Anschluß und der Drain-Anschluß des achten MOS-Transistors (M8) mit einem Anschluß der Versorgungsspan nung verbunden sind,
bei der der Source-Anschluß des neunten MOS-Transistors (M9) mit demselben Anschluß der Versorgungsspannung verbunden ist wie die Source-Anschlüsse der vierten und fünften MOS-Tran sistoren (M4, M5),
bei der der Gate-Anschluß des zehnten MOS-Transistors (M10) mit dem Gate-Anschluß des elften MOS-Transistors (M11) ver bunden ist und
bei der der Source-Anschluß des elften MOS-Transistors (M11) mit demselben Anschluß der Versorgungsspannung verbunden ist wie der Source-Anschluß des neunten MOS-Transistors (M9).