DE19807363A1 - Komplexer Konstellations-Punkt-Multiplizierer - Google Patents

Komplexer Konstellations-Punkt-Multiplizierer

Info

Publication number
DE19807363A1
DE19807363A1 DE19807363A DE19807363A DE19807363A1 DE 19807363 A1 DE19807363 A1 DE 19807363A1 DE 19807363 A DE19807363 A DE 19807363A DE 19807363 A DE19807363 A DE 19807363A DE 19807363 A1 DE19807363 A1 DE 19807363A1
Authority
DE
Germany
Prior art keywords
input node
multiplier
complex
coupled
complex number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19807363A
Other languages
English (en)
Inventor
John Diehl
Henry Kazecki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE19807363A1 publication Critical patent/DE19807363A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/4806—Computations with complex numbers
    • G06F7/4812—Complex multiplication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

Gegenstand der Erfindung
Diese Erfindung betrifft generell Kommunikationssysteme und insbesondere einen Konstellationsmultiplizierer bzw. Konstellationsverviel­ facher, der einen geringen Energieverbrauch aufweist, zur Benutzung in einem digitalen Kommunikationssystem.
Hintergrund der Erfindung und Stand der Technik
Digitale Kommunikationssysteme, wie beispielsweise π/4-Differen­ tial-Quadratur-Phasenverschiebungssysteme (π/4 DQPSK, bei der Daten insbesondere durch eine Phasenverschiebung repräsentiert werden) und andere Variationen der Quadratur-Amplituden-Modulation (QAM), wie bei­ spielsweise 64-QAM, 16-QAM und QPSK, erfordern, daß Punkte in einer Zeichenkonstellation bzw. Symbolkonstellation, die im folgenden Zeichenkonstellation genannt wird, durch komplexe Zahlen multipliziert werden. Beispielsweise benötigen pulsformende Filter, die zur Limitierung der Bandbreite von transmittierten Signalen benutzt werden, komplexe Korrelationen, die zur Synchronisation benutzt werden, und bedarfsweise bzw. adaptive Kanalschätzungen (adaptive channel estimation), die zur Kanalauslotung bzw. Kanalsondierung (channel sounding) benutzt werden, eine Multiplikation eines Konstellationspunktes mit einer komplexen Zahl in entweder einem Sender und/oder Übertragungsgerät und einem Empfänger des digitalen Kommunikationssystems.
Generell benutzt die komplexe Multiplikation Signalverarbeitungs­ algorithmen, die durch Benutzung eines auf dem Bord befindlichen (on­ board) Multiplizierers- und -Akkumulators (MAC, von multiplier-and- accumulator) mit einfachem Zyklus (single-cycle) eines digitalen Signalprozessors für generelle Zwecke. Ein MAC hat, wie auch immer, eine signifikante Größe und eine Stromsenke (current drain). Sofern die Signalverarbeitung durch Benutzung eines dedizierten anwendungs­ spezifischen integrierten Schaltkreises (ASIC, von application-specific integrated circuit) durchgeführt wird, ist ein Einfachzyklus-MAC bzw. MAC mit einfachem Zyklus sowohl teuer als auch verschwenderisch in bezug auf die Größe und den Energieverbrauch.
Also existiert ein Bedürfnis für einen Multiplizierer, der in einem digitalen Kommunikationssystem und/oder einem Transmitter und/oder einem Empfänger implementiert ist, der es ermöglicht, komplexe Multiplikationen durchzuführen, die auch einen niedrigen Energieverbrauch und niedrige Kosten aufweisen.
Kurze Beschreibung der Zeichnungen
Fig. 1 zeigt ein Blocksystemdiagramm eines Kommunikationssystems, das einen Multiplizierer beinhaltet.
Fig. 2 zeigt ein Blockdiagramm eines Multiplizierers für komplexe Zahlen gemäß dem Stand der Technik.
Fig. 3 zeigt eine Muster- bzw. Beispielszeichenkonstellation, die durch das Kommunikationssystem, das in Fig. 1 gezeigt ist, benutzt werden kann.
Fig. 4 zeigt eine Tabelle, die Kontrollwörter, die die Konstellationspunkte, die in Fig. 3 gezeigt sind, repräsentieren, mit dem Ausgang des Multiplizierers, der in Fig. 1 gezeigt ist, in Verbindung bringen und/oder auf den Ausgang des Multiplizierers abbilden.
Fig. 5 zeigt eine Tabelle von booleschen Ausdrücken zur Steuerung und/oder Einstellung der vier Basisoperationen bzw. mathematischen Verknüpfungsfunktionen gemäß des bevorzugten Ausführungsbeispiels.
Fig. 6 zeigt ein Blockdiagramm eines komplexen Konstella­ tions-Punkt-Multiplizierers gemäß eines bevorzugten Ausführungsbeispiels.
Fig. 7 zeigt ein Blockdiagramm eines √2/2 Skalierblocks (√2/2 scaler blocks), der in Fig. 6 gemäß eines bevorzugten Ausführungsbeispiels gezeigt ist.
Detaillierte Beschreibung der bevorzugten Ausführungsbeispiele
Ein komplexer Konstellations-Punkt-Multiplizierer multipliziert eine komplexe Zahl mit einem Punkt in einer digitalen Modulations­ zeichenkonstellation. Der gewünschte Konstellationspunkt ist einem digitalen Kontrollwort bzw. Steuerwort, wobei im folgenden einheitlich der Begriff "Kontrollwort" verwendet wird, zugeordnet. Die komplexe Zahl ist mit einem Multiplikanden-Eingangsknoten verbunden und das digitale Kontrollwort ist mit Kontrolleingangsknoten bzw. Steuereingangsknoten verbunden. Das Kontrollwort steuert Schalter und einfache arithmetische Blöcke, wie beispielsweise Akkumulatoren, Skalierblöcke und Negations­ blöcke über logische Gatter bzw. Verknüpfungsglieder, um eine komplexe Ausgabezahl, die das Produkt einer komplexen Eingabezahl und des Konstellationspunktes ist, zu generieren. Durch Anordnung bzw. Arran­ gieren von Schaltern, Akkumulatoren, Skalierblöcken und Negations­ blöcken mit Bedacht werden die Kosten, die Größe und die Stromsenke bzw. der Stromverbrauch des komplexen Konstellations-Punkt-Multi­ plizierers verglichen mit konventionellen Multiplizierern und Akkumulatoren (MACS) verringert.
Fig. 1 zeigt ein Blocksystemdiagramm eines Kommunikationssystems, das einen Multiplizierer umfaßt. Das gezeigte Kommunikationssystem 100 ist ein Funktelefon. Wie auch immer können auch andere Kommunikations­ einrichtungen, wie beispielsweise eine Zweiweg- bzw. Wechselfunkanlage, ein Modulator-Demodulator (MODEM), ein Pager oder dergleichen, entsprechende Kommunikationssysteme, die einen Multiplizierer beinhalten, benutzen.
Im Senderbereich wird ein analoges Eingangssignal von einem Mikrophon 105 über einen Sprachkodierer 110 und einen digitalen Kanalkodierer verarbeitet. Ein digitaler Bit-Strom vom Kanalkodierer 120 wird in den Modulator 130 eingespeist, der einen Multiplizierer 135 aufweist, der eingehende Zeichensequenzen in digitale Pulse konvertiert. Diese Pulse werden dann auf einen Hochfrequenz(RF)-Träger geformt und moduliert. Ein linearer RF- bzw. HF-Leistungsverstärker verstärkt das modulierte Signal und eine Sendeantennenweiche bzw. ein Antennenumschalter 150, die im folgenden Duplexer genannt werden, und eine Antenne 155 ermöglichen die Übertragung des modulierten Signals über einen kabellosen Kommunikationskanal.
In dem Empfängerteil des Kommunikationssystems empfängt die Antenne 155 ein moduliertes Signal von einer ergänzenden Kommunikations­ einrichtung und Duplexer 150 richtet bzw. leitet das Signal zum RF- bzw. HF-Empfänger 160, dem Demodulator 170 mit dem Multiplizierer 175, dem Kanaldekodierer 180 und dem Sprachdekodierer 190. Der Audiolaut­ sprecher 195 spielt dann das Basisbandsignal vom Sprachdekodierer 190.
In diesem Kommunikationssystem 100 ist ein Multiplizierer 135 im Modulator 130 gewünscht, so daß Pulsformungsfilter bzw. Pulsformfilter in dem Modulator die Bandbreite des transmittierten Signals korrekt begrenzen können. Ein Multiplizierer 175 kann auch für die komplexe Korrelation und adaptive Kanaleinschätzung in dem Demodulator 170 benutzt werden. Ein einfacher Multiplizierer bzw. ein einzelner Multiplizierer kann sowohl im Sendeteil als auch im Empfängerteils des Kommunikationssystems benutzt werden, sofern dieses gewünscht ist.
Fig. 2 zeigt ein Blockdiagramm eines komplexe Zahlen verarbeitenden Multiplizierers gemäß des Standes der Technik. Dieser Multiplizierer 200 gemäß des Standes der Technik kann zwei beliebige komplexe Zahlen multiplizieren und dieser kann als ein Multiplizierer 135, 175 im Kommunikationssystem 100, das in Fig. 1 gezeigt ist, benutzt werden. Der Multiplizierer 200 gemäß des Standes der Technik hat vier Eingangsknoten 210, 215, 220, 225, vier MAC-Blöcke 230, 233, 236, 239, und zwei Akku­ mulatorblöcke 250, 255. Der reale Teil bzw. die reale Komponente einer ersten komplexen Zahl X ist mit dem Knoten 215 verbunden und der imaginäre Teil der komplexen Zahl X ist mit dem Knoten 210 verbunden. Inzwischen ist der reale Teil einer zweiten komplexen Zahl Y mit dem Knoten 225 verbunden, während der imaginäre Teil einer komplexen Zahl Y mit dem Knoten 220 verbunden ist. Die komplexe Zahl Z, die das Produkt der komplexen Zahlen X und Y ist, wird an den Ausgangsknoten 290, 295 zur Verfügung gestellt, wobei der reale Teil der komplexen Zahl Z am Ausgangsknoten 290 und der imaginäre Teil der komplexen Zahl Z am Ausgangsknoten 295 vorgesehen ist.
In dem realen Zweig 270 des Multiplizierers gemäß des Standes der Technik multipliziert der MAC-Block 230 die imaginären Teile der komplexen Zahlen X und Y miteinander, der MAC-Block 233 multipliziert die realen Teile der komplexen Zahlen X und Y miteinander und der Akku­ mulatorblock 250 subtrahiert das Produkt des MAC-Blocks 230 von dem Produkt des MAC-Blocks 233, um die reale Komponente der komplexen Zahl Z am Ausgangsknoten 290 herzustellen.
Im imaginären Zweig 280 des Multiplizierers gemäß des Standes der Technik multipliziert ein anderer MAC-Block 236 die reale Komponente der komplexen Zahl X mit der imaginären Komponente der komplexen Zahl Y. Der MAC-Block 239 multipliziert die reale Komponente der komplexen Zahl Y mit der imaginären Komponente der komplexen Zahl X. Schließlich summiert der Akkumulatorblock 255 die Produkte der MAC-Blocks 236, 239, um den imaginären Teil bzw. die imaginäre Komponente des Produktes, komplexe Zahl Z, am Ausgangsknoten 295 zu generieren.
Eine Implementierung dieses Schaltkreises dergestalt, daß eine ausgegebene komplexe Zahl Z mit 8 Bit realen und imaginären Komponenten bzw. Teilen jeden Taktzyklus produziert wird, benötigt über 3.000 Gatter bzw. Verknüpfungsglieder. Sofern die MAC-Blocks 230, 233, 236, 239 mit hoher Gatterzahl bzw. hoher Verknüpfungsgliederzahl durch eine andere Konfiguration ausgetauscht werden könnten, könnte die Gatterzahl und die Stromsenke des komplexe Zahlen Multiplizierers gemäß des Standes der Technik signifikant verringert werden.
Fig. 3 zeigt eine Musterzeichenkonstellation, die durch das Kommuni­ kationssystem, das in Fig. 1 dargestellt ist, benutzt werden kann. Beispielsweise hat eine π/4 DQPSK-Digital-Signal-Konstellation 300 acht Konstellationspunkte 351-358, wobei jeder Konstellationspunkt auf den Einheitskreis 310 auf Winkel fällt, die Vielfache von 450 sind. Jedem Konstellationspunkt kann ein binäres 3-Bit Kontrollwort von 000 bis 111, wie dargestellt, zugeordnet werden. Dann kann der im Stand der Technik bekannte komplexe Zahlen Multiplizierer, der in Fig. 2 gezeigt wird, vereinfacht werden, da die zweite komplexe Zahl Y auf einen bekannten finiten Satz bzw. eine bekannte endliche Menge begrenzt ist.
Fig. 4 zeigt eine Tabelle, die Kontrollworte, die die in Fig. 3 gezeigten Konstellationspunkte repräsentieren, mit dem Ausgang des Multiplizierers, der in Fig. 1 gezeigt ist, in Verbindung bringt bzw. diesem zuordnet. Für jede eingegebene komplexe Zahl X = c + jd repräsentiert c den realen Teil der komplexen Zahl X und d den imaginären Teil der komplexen Zahl. Sofern der Konstellationspunkt, der ein Kontrollwort a2a1a0 = 000, wie in Fig. 3 dargestellt, aufweist, mit einer komplexen Zahl X multipliziert wird, ist die resultierende komplexe Zahl Z einfach Z = c + jd. Wenn ein anderer Konstellationspunkt, wie beispielsweise der Konstellationspunkt, der das Kontrollwort a2a1a0 = 111 aufweist mit der komplexen Zahl X multipliziert wird, ist die resultierende komplexe Zahl Z = (√2 /2)(c + d) + j (√2 /2)(d-c). Andere Konstellations-Punkt-Multiplizier-Ausgänge sind wie in der Tabelle gezeigt.
Aus der Tabelle kann entnommen werden, daß vier Basisoperationen bzw. Basisverknüpfungen existieren, die sowohl im realen oder imaginären Zweig des Multiplizierers ausgeführt werden müssen: (c + d), (c-d), √2 /2 Skalierung und Negation. Sofern die 3-Bit-Darstellung jedes Konstel­ lationspunktes als ein Kontrollwort a2a1a0 benutzt wird, kann der boolesche Ausdruck für den realen und imaginären Zweig des Multiplizierers, wie in Fig. 5 gezeigt, dargestellt werden.
Fig. 5 zeigt eine Tabelle von booleschen Ausdrücken zur Kontrolle bzw. zur Ausführung der vier Basisoperationen bzw. Basisverknüpfungen gemäß einem bevorzugten Ausführungsbeispiel. Die Funktion (c + d) wird in dem realen Zweig eines Multiplizierers benötigt, wenn das Kontrollwort a1a0 = 1 ist. Die Funktion (c + d) wird im imaginären Zweig des Multiplizierers benötigt, wenn das Kontroll-Bit (oder Kontrollwort) a0a1 = 1 ist. Die zweite Zeile in der Tabelle zeigt, daß die Funktion (x-y) im realen Zweig benötigt wird, wenn a0 a1 = 1 ist und im imaginären Zweig, wenn a1 a0 = 1 ist. Die dritte Zeile zeigt, daß eine √2 /2 Skalierfunktion sowohl im realen als auch im imaginären Zweig eines Multiplizierers benötigt wird, wenn a0 = 1 ist. Schließlich zeigt die vierte Zeile, daß eine Negationsfunktion in dem realen Zweig benötigt wird, wenn a2 ⊕ a1 = 1 und im imaginären Zweig benötigt wird, wenn a2 = 1 ist.
Durch Bestimmung, welche arithmetische Basisfunktionen benötigt werden, um die Multiplikation einer komplexen Zahl mit jedem Konstellationspunkt eines digitalen Modulationsschemas auszuführen, und beim Zuordnen angemessener Kontrollwörter zu einem finiten Satz von Konstellations­ punkten kann der komplexe Zahlenmultiplizierer gemäß des Standes der Technik, der in Fig. 2 gezeigt ist, mit einem einfacheren und effizienteren komplexen Konstellations-Punkt-Multiplizierer ersetzt werden.
Fig. 6 zeigt ein Blockdiagramm eines komplexen Konstellations-Punkt-Multi­ plizierers gemäß einem bevorzugten Ausführungsbeispiel. Der komplexe Konstellations-Punkt-Multiplizierer 600 wird als ein Multiplizierer 135, 175 in dem Kommunikationssystem 100 der Fig. 1 benutzt. Der komplexe Konstellations-Punkt-Multiplizierer 600, der gezeigt ist, ist für ein π/4 DQPSK Modulationsschema optimiert. Wie auch immer kann der komplexe Konstellations-Punkt-Multiplizierer für jede Art von QAM-Kommunikationsschemata implementiert sein. Der reale Teil bzw. die reale Komponente einer komplexen Zahl X ist mit einem Multiplikanden-Ein­ gangsknoten 615 verbunden, während der imaginäre Teil einer komplexen Zahl X mit dem Multiplikanden-Eingangsknoten 610 verbunden ist. Ein 3-Bit Kontrollwort a2a1a0, das mit einem der Konstellationspunkte, die in Fig. 3 dargestellt sind, zur Multiplikation mit einer komplexen Zahl X korrespondieren, ist mit den Kontrolleingangsknoten 620, 623, 626 verbunden. In diesem Beispiel ist der komplexe Konstellations-Punkt-Multi­ plizierer derart dargestellt, daß dieser mit dem Kontrollwort a2a1a0 = 000 aktiv ist. Logische AND-Gatter 602, 605, 607, logische Nicht-Gatter 603, 606 und logische Exklusiv-Oder(XOR)-Gatter 609 benutzen das Kontrollwort a2a1a0, um durch Benutzung der Schalter 651-658 direkt die vier Basisfunktionen, die in Fig. 5 dargestellt sind, wie benötigt auszuführen. Latches und/oder Signalspeicher 631, 633, 635, 637 reduzieren die Stromsenke oder Stromdrain des komplexen Konstellations- Punkt-Multiplizierers durch Halten bzw. Speichern eines Eingangswortes, sofern die Zustände statisch sind und durch das Ermöglichen einer synchronen Operation bzw. eines synchronen Betriebs. Die Latches und/oder Signalspeicher, die im folgenden auch "Latches" genannt werden, allerdings auch den Begriff "Signalspeicher" umfassen, sind, wie auch immer, für den Betrieb des Schaltkreises nicht notwendig und können eliminiert bzw. aus dem Schaltkreis herausgenommen werden.
Die Schalter 652, 655 wählen zwischen den realen und imaginären Komponenten der komplexen Zahl X aus. In dem realen Zweig 670 des komplexen Konstellations-Punkt-Multiplizierers addiert der Akkumulator 650 den realen Teil der komplexen Zahl X mit entweder dem imaginären Teil der komplexen Zahl X oder dessen Negation von Schalter 656. Die Summe vom Akkumulator 650 wird durch Benutzung eines √2/2 Skalierblocks 663 skaliert. Der Schalter 657 wird benutzt, um entweder die skalierte Summe vom Skalierblock 663 oder eine Komponente der komplexen Zahl Z vom Schalter 655 auszuwählen. Dann wählt der Schalter 658 entweder den Ausgang direkt vom Schalter 657 oder dessen negierte Version von dem Negationsblock 646 aus, um mittels Verbindung zum Ausgangsknoten 690 die reale Komponente der komplexen Zahl Z zu erzeugen.
Im imaginären Zweig 680 addiert der Akkumulator 659 die reale Komponente der komplexen Zahl X mit entweder der imaginären Komponente der komplexen Zahl X oder dessen Negation durch den Negationsblock 641. Dieses wird durch den Schalter 651 ausgewählt. Die
Summe wird durch Benutzung eines √2/2 Skalierblocks 665 skaliert. Der Schalter 653 wählt entweder den Ausgang des Skalierblocks 665 oder eine Komponente der komplexen Zahl Z vom Schalter 652 aus. Schließlich wählt der Schalter 654 entweder den Ausgang des Schalters 653 oder die Negation dieses Ausganges durch den Negationsblock 643 aus. Der Ausgang des Schalters 654 ist mit dem Ausgangsknoten 695 verbunden und stellt den imaginären Teil der komplexen Zahl Z dar, der einen ausgewählten Konstellationspunkt mit einem Kontrollwort a2a1a0, das durch eine beliebige komplexe Zahl X multipliziert wurde, darstellt.
Der komplexe Konstellations-Punkt-Multiplizierer 600 kann derart modifiziert werden, daß dieser auch für digitale Signalmodulations­ schemata benutzt werden kann, die anders sind als die π/4 DQPSK, wie beispielsweise 64-QAM, 16-QAM oder QPSK. Um Phasen unterzubringen, die anders sind als die 45°-Phasen des π/4 DQPSK, sollten die Kontrollworte oder Multipliziererausgänge der Tabelle, die in Fig. 4 gezeigt ist, modifiziert werden. Die Basisfunktionen, die in Fig. 5 gezeigt sind, können auch nötigenfalls mit einer entsprechenden Änderung in der Kontroll-Logik-Konfiguration des komplexen Konstellations-Punkt-Multi­ plizierers modifiziert werden. Um Amplituden, die anders als 1 sind, in Anwendung zu bringen bzw. unterzubringen, sollten die √2/2 Skalier­ blöcke 663, 665 modifiziert werden oder könnten Verstärkerstufen an den Ausgängen der Schalter 654, 658 hinzugefügt werden.
Fig. 7 zeigt ein Blockdiagramm, das gemäß einem bevorzugten Aus­ führungsbeispiel die in Fig. 6 dargestellten √2/2 Skalierblöcke 663, 665 im Detail darstellt. In diesem Ausführungsbeispiel ist die irrationale Zahl √2/2 als 0.703125 angenähert. Ein digitales Wort ist mit dem Eingangsknoten 701 verbunden. Das Schieberegister 710 schiebt jedes Bit des Eingangswortes ein Bit nach dem anderen nach rechts und setzt eine Null an die am meisten signifikante Stelle, was den Wert des digitalen Wortes operativ halbiert. Inzwischen schiebt das Schieberegister 750 jedes Bit des Eingangswortes nach rechts, und zwar in Schritten von vier Bits, und setzt Nullen in die am meisten signifikanten vier Bits, was einen Ausgangswert schafft, der ungefähr gleich ein Sechzehntel des Eingangswertes ist. Die Ausgänge der Schieberegister 710, 720 werden in dem Akkumulator 750 zusammenaddiert. Der Ausgang des Akkumulators ist mit dem Schieberegister 760 verbunden, das jedes Bit jedes hereinkommenden Wortes mittels zwei Bits und/oder zweibitweise nach rechts verschiebt und Nullen in die am meisten signifikanten zwei Bits setzt, was einen Wortwert erzeugt, der ungefähr ein Viertel des hereinkom­ mendes Wortwertes ist. Der Ausgang des Schieberegisters 760 wird mit dem Ausgang des Akkumulators 750 durch Benutzung des Akkumulators 770 addiert. Dieses erzeugt ein Ausgangswort am Ausgangsknoten 790, das 0.703125 mal dem Wert des digitalen Wortes am Knoten 701 ist.
Natürlich können präzisere Annäherungen von √2/2 Skalierungen durch Benutzung von unterschiedlichen Schieberegister- und Akkumulator­ konfigurationen implementiert werden.
Ein Vorteil des komplexen Konstellations-Punkt-Multiplizierers ist derjenige, daß dieser eine limitierte Zahl von Konstellationspunkten auf digitale Kontrollworte abbildet und diese digitalen Worte benutzt, um Schalter und einfache arithmetische Funktionen, wie beispielsweise Verschiebungen und Additionen, zu steuern. Auf diese Art und Weise wird das Bedürfnis für teure MAC-Blöcke, wie diejenigen, die in den komplexen Zahlenmultiplizierern, die in Fig. 2 gemäß des Standes der Technik gefunden werden, eliminiert. Die Hardwaregröße und die Stromsenke bzw. der Stromdrain des komplexen Konstellations-Punkt-Multiplizierers ist also wesentlich geringer als diejenige des komplexen Zahlenmultiplizierers gemäß des Standes der Technik, der in Fig. 2 gezeigt ist. Die Leistung bzw. die Funktion des komplexen Konstellations-Punkt-Multiplizierers ist, wie auch immer, äquivalent zu den komplexen Zahlenmultiplizierern gemäß des Standes der Technik, der in Fig. 2 gezeigt ist.
Ein komplexer Konstellations-Punkt-Multiplizierer 600 multipliziert eine komplexe Zahl mit einem Punkt in einer digitalen Modulationskonstellation. Der gewünschte Konstellationspunkt ist auf ein digitales Kontrollwort abgebildet. Die komplexe Zahl ist mit Multiplikanden-Eingangsknoten 610, 615 verbunden und das digitale Kontrollwort ist mit Kontrolleingangsknoten 620, 623, 626 verbunden. Über logische Gatter 602, 603, 605, 606, 607, 609 steuert bzw. regelt das Kontrollwort Schalter 651658 und einfache arithmetische Blöcke, wie beispielsweise Akkumulatoren 650, 659, Skalierblöcke 663, 665 und Negationsblöcke bzw. Negierblöcke 643, 646, um eine komplexe Ausgangszahl, die das Produkt einer komplexen Eingangszahl und des Konstellationspunktes ist, zu generieren. Dieser komplexe Konstellations-Punkt-Multiplizierer stellt eine Alternative dar, die eine geringere Größe und einen geringeren Energieverbrauch verglichen mit traditionellen komplexen Zahlen Multiplizierern aufweist.
Also stellt der komplexe Konstellations-Punkt-Multiplizierer eine wenig kostende Alternative zu traditionellen Multiplizierern dar. Während bestimmte Komponenten und Funktionen des komplexen Konstellations- Punkt-Multiplizierers vorstehend beschrieben wurden, können weniger oder zusätzliche Funktionen durch einen auf dem Gebiet tätigen Fachmann innerhalb des wahren Geistes und Bereichs der vorliegenden Erfindung angewandt werden. Die Erfindung sollte, wenn überhaupt, nur durch die angeführten Ansprüche begrenzt sein und nicht etwa durch die speziellen Ausführungsbeispiele.

Claims (9)

1. Multiplizierer (600), der einen Multiplikanden-Eingangsknoten (610, 615) zum Empfang einer komplexen Zahl, insbesondere aus einem Satz, der eine unbegrenzte Zahl von komplexen Zahlen beinhaltet, aufweist, gekenn­ zeichnet durch:
  • - einen Kontrolleingangsknoten (620, 623, 626) zum Empfang eines digitalen Kontrollwortes, das einen Punkt von einem Satz, der eine endliche Anzahl von Punkten beinhaltet, darstellt; und
  • - einen realen Zweig (670), der mit dem Kontrollein­ gangsknoten (620, 623, 626) und dem Multiplikanden-Ein­ gangsknoten (610, 615) gekoppelt ist, zur Generierung einer realen Komponente einer komplexen Zahl, die ein Produkt des Punktes und der komplexen Zahl repräsentiert.
2. Multiplizierer (600) gemäß Anspruch 1, wobei der reale Zweig (670) durch einen Akkumulator (650), der mit den Multiplikanden-Eingangsknoten (610, 615) gekoppelt ist, gekennzeichnet ist.
3. Multiplizierer (600) gemäß Anspruch 1, wobei der reale Zweig (670) durch einen Skalierblock (665) gekennzeichnet ist, der mit dem Multiplikanden-Eingangsknoten (610, 615) gekoppelt ist.
4. Multiplizierer (600) gemäß Anspruch 1, wobei der reale Zweig (670) durch einen Negationsblock (646) gekennzeichnet ist, der mit dem Multiplikanden-Eingangsknoten (610, 615) gekoppelt ist.
5. Multiplizierer (600) gemäß Anspruch 1, wobei dieser weiterhin gekennzeichnet ist durch:
  • - einen imaginären Zweig (680), der mit dem Kontrolleingangsknoten (620, 623, 626) und dem Multiplikanden-Eingangsknoten (610, 615) gekoppelt ist, um eine imaginäre Komponente und/oder einen imaginären Teil der komplexen Zahl, die das Produkt des Punktes und der komplexen Zahl repräsentiert, zu generieren.
6. Multiplizierer (600) gemäß Anspruch 5, wobei der imaginäre Zweig (680) durch einen Akkumulator (659) gekennzeichnet ist, der mit dem Multiplikanden-Eingangsknoten (610, 615) gekoppelt ist.
7. Multiplizierer (600) gemäß Anspruch 5, wobei der imaginäre Zweig (680) durch einen Skalierblock (665) gekennzeichnet ist, der mit dem Multiplikanden-Eingangsknoten (610, 615) gekoppelt ist.
8. Multiplizierer (600) gemäß Anspruch 5, wobei der imaginäre Zweig (680) durch einen Negationsblock (643) gekennzeichnet ist, der mit dem Multiplikanden-Eingangsknoten (610, 615) gekoppelt ist.
9. Funktelefon, das einen Konstellations-Multiplizierer (600) aufweist, gekennzeichnet durch:
  • - einen Kontrolleingangsknoten (620, 623, 626) zum Empfang eines digitalen Kontrollwortes, das einen Punkt aus einem Satz, der eine endliche Anzahl von Punkten aufweist, repräsentiert;
  • - einen Multiplikanden-Eingangsknoten (610, 615) zum Empfang einer komplexen Zahl aus einem Satz, der eine unendliche Zahl von komplexen Zahlen beinhaltet;
  • - einen realen Zweig (670), der mit dem Kon­ trolleingangsknoten (620, 623, 626) und dem Multiplikanden-Ein­ gangsknoten (610, 615) gekoppelt ist, um eine reale Komponente einer komplexen Zahl, die ein Produkt des Punktes und der komplexen Zahl repräsentiert, zu generieren mit:
  • - einem ersten Akkumulator (650), der mit dem Multiplikanden-Eingangsknoten (610, 615) gekop­ pelt ist;
  • - einen ersten Skalierblock (663), der mit dem Multiplikanden-Eingangsknoten (610, 615) gekop­ pelt ist; und
  • - einem ersten Negationsblock (646), der mit dem Multiplikanden-Eingangsknoten (610, 615) gekop­ pelt ist;
  • - einen imaginären Zweig (680), der mit dem Kontrolleingangsknoten (620, 623, 626) und dem Multi­ plikanden-Eingangsknoten (610, 615) gekoppelt ist, um einen imaginären Teil einer komplexen Zahl, die das Produkt des Punktes und der komplexen Zahl repräsentiert, zu generieren, mit:
  • - einem zweiten Akkumulator (659), der mit dem Multiplikanden-Eingangsknoten (610, 615) gekop­ pelt ist;
  • - einem zweiten Skalierblock (665), der mit dem Multiplikanden-Eingangsknoten (610, 615) gekop­ pelt ist; und
  • - einem zweiten Negationsblock (643), der mit dem Multiplikanden-Eingangsknoten (610, 615) gekop­ pelt ist.
DE19807363A 1997-02-24 1998-02-21 Komplexer Konstellations-Punkt-Multiplizierer Ceased DE19807363A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/804,866 US5802111A (en) 1997-02-24 1997-02-24 Complex constellation point multiplier

Publications (1)

Publication Number Publication Date
DE19807363A1 true DE19807363A1 (de) 1998-09-03

Family

ID=25190052

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19807363A Ceased DE19807363A1 (de) 1997-02-24 1998-02-21 Komplexer Konstellations-Punkt-Multiplizierer

Country Status (5)

Country Link
US (1) US5802111A (de)
JP (1) JPH10243036A (de)
CN (1) CN1166128C (de)
DE (1) DE19807363A1 (de)
GB (1) GB2322777B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6721363B1 (en) 1999-06-24 2004-04-13 Intel Corporation Receiver CODEC super set constellation generator
US6301296B1 (en) 1999-06-24 2001-10-09 Cirrus Logic, Inc. Digital impairment learning sequence
US6724814B1 (en) * 1999-06-24 2004-04-20 Intel Corporation Pad and CODEC detection
US7339996B2 (en) * 1999-06-24 2008-03-04 Intel Corporation Receiver codec super set constellation generator
US6721357B1 (en) 1999-06-24 2004-04-13 Intel Corporation Constellation generation and re-evaluation
DE19939588A1 (de) * 1999-08-20 2001-03-01 Infineon Technologies Ag Vorrichtung und Verfahren zum Senden eines quadraturamplitudenmodulierten Sendesignals
ATE343288T1 (de) * 2000-05-17 2006-11-15 Cit Alcatel Multiplikationsanordnung, signalmodulator und sender
US7016398B2 (en) * 2001-06-15 2006-03-21 Freescale Semiconductor, Inc. Multicode receiver
CN100359836C (zh) * 2004-10-29 2008-01-02 中兴通讯股份有限公司 坐标间交织正交发射分集最小二乘软译码方法及实现装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3926367A (en) * 1974-09-27 1975-12-16 Us Navy Complex filters, convolvers, and multipliers
US4354249A (en) * 1980-03-24 1982-10-12 Motorola Inc. Processing unit for multiplying two mathematical quantities including at least one complex multiplier
GB2095008B (en) * 1981-03-12 1984-08-15 Standard Telephones Cables Ltd Complex digital multiplier
US4896287A (en) * 1988-05-31 1990-01-23 General Electric Company Cordic complex multiplier
US5111155A (en) * 1991-03-04 1992-05-05 Motorola, Inc. Distortion compensation means and method
US5365549A (en) * 1993-05-24 1994-11-15 Motorola, Inc. Complex signal correlator and method therefor

Also Published As

Publication number Publication date
GB9803674D0 (en) 1998-04-15
JPH10243036A (ja) 1998-09-11
GB2322777B (en) 2001-09-12
US5802111A (en) 1998-09-01
CN1166128C (zh) 2004-09-08
CN1204909A (zh) 1999-01-13
GB2322777A (en) 1998-09-02

Similar Documents

Publication Publication Date Title
DE68923634T2 (de) Entzerrer für Radioempfänger.
DE60013443T2 (de) Signalangepasstes filter mit reduziertem leistungsverbrauch unter verwendung von vorberechnungen
US4633386A (en) Digital signal processor
DE68908912T2 (de) Übertragungssystem mit MSK-Modulation und kohärenter differentieller Detektion.
DE602005000367T2 (de) Digitale Frequenzaufwärtskonversionsschaltung
DE69934105T2 (de) Amplitudenbegrenzung in einem CDMA System
DE19807363A1 (de) Komplexer Konstellations-Punkt-Multiplizierer
DE60033705T2 (de) Effizienter Spreizer für Spreizspektrumübertragungssysteme
DE19781047B4 (de) Filter-Coprozessor und Entzerrer in einem Empfänger eines drahtlosen Kommunikationssystems, bei dem dieser Filter-Coprozessor eingesetzt wird
DE4102095C2 (de) Vorrichtung zur Erzeugung einer Orthogonalsequenz mit zugehöriger Codemodulationsvorrichtung
GB1461477A (en) Recursive digital filter
DE69013524T2 (de) Parallel arbeitender adaptiver Transversalentzerrer für digitales Hochgeschwindigkeitsübertragungssystem.
JPH05260100A (ja) 送信信号処理方法
DE60031377T2 (de) Multiplikationsanordnung, Signalmodulator und Sender
Narendiran et al. An efficient modified distributed arithmetic architecture suitable for FIR filter
GB1514434A (en) Digital filter
Desai Realization of bilinear stochastic systems
WO1999019812A1 (en) Reconfigurable infinite impulse response digital filter
DE60307287T2 (de) Berechnung von übertragungsmatrixkoeffizienten von cdma-systemen
DE2633420A1 (de) Verfahren und einrichtung zur binaer- entzerrung fuer modems mit phasenmoduliertem traeger aus dem sprachband
DE2752451C2 (de) Anpassende Phasenauswertung für Phasentastmodulation
DE3789481T2 (de) Pegelregelung digitaler Signale.
DE10343229B4 (de) Reduzierter Speicheraufbau für einen EDGE-Modulator
US7139330B1 (en) System for signal mixing and method thereof
DE3310713C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: SCHUMACHER & WILLSAU, PATENTANWALTSSOZIETAET, 8033

8131 Rejection