CN1166128C - 复数星座点乘法器 - Google Patents

复数星座点乘法器 Download PDF

Info

Publication number
CN1166128C
CN1166128C CNB981052533A CN98105253A CN1166128C CN 1166128 C CN1166128 C CN 1166128C CN B981052533 A CNB981052533 A CN B981052533A CN 98105253 A CN98105253 A CN 98105253A CN 1166128 C CN1166128 C CN 1166128C
Authority
CN
China
Prior art keywords
input node
coupled
multiplier
branch road
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981052533A
Other languages
English (en)
Other versions
CN1204909A (zh
Inventor
Լ�����ѹ���
约翰·笛哈尔
汉里·卡则克基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1204909A publication Critical patent/CN1204909A/zh
Application granted granted Critical
Publication of CN1166128C publication Critical patent/CN1166128C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/4806—Computations with complex numbers
    • G06F7/4812—Complex multiplication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

一个复数星座点乘法器将一个复数与一个数字调制星座中的点相乘。所需星座点映射到一个数字控制字。该复数连接到被乘数输入节点上，而数字控制字连接到控制输入节点上。通过逻辑门电路，该控制字控制开关以及诸如累加器、求比例器部件和求反部件之类的简单算术部件，来产生一个输出复数，该输出复数是输入复数和星座点的乘积。

Description

复数星座点乘法器
本发明涉及通信系统，具体涉及用于数字通信系统中的低功耗星座乘法器。
数字通信系统，诸如π/4差分正交相移键控(π/4 DQPSK)和其它各种诸如64-QAM、16-QAM的正交调幅(QAM)和QPSK系统，要求在一个符号星座中的点与复数相乘。例如，用于限制发射信号带宽的脉冲整形滤波器，用于同步的复相关、用于信道声探测的自适应信道估算，都要求在该数字通信系统中的发射机或接收机中实现一个星座点与一个复数的相乘。
通常，复数相乘采用信号处理算法，它用一个普通用途的数字信号处理器上的自带的单循环乘法器-累加器(MAC)完成。然而，一个MAC的尺寸与耗用电流较大。如果信号处理使用的是专用集成电路(ASIC)，则单循环MAC从尺寸和功耗来看显得既昂贵又浪费。
为此，现在需要一种在数字通信系统的发射机或接收机中所使用的乘法器，它能以低功耗和低造价来实现复数乘法运算。
根据本发明的一个方面，这里提供一种具有一个被乘数输入节点的乘法器，用于接收一个复数，其特征在于，该乘法器包括：一个控制输入节点，耦连到逻辑门电路，用于接收一个数字控制字，该控制字表示一个集里的一个点，该集包含有限个数的点；一个实部支路，耦连到所述的控制输入节点和所述的被乘数输入节点，用于产生一个复数的实部，该实部代表所述的与该复数相乘后得到的乘积；一个虚部支路，耦连到所述的控制输入节点和所述的被乘数输入节点，用于产生该复数的虚部，该虚部代表所述点与该复数相乘后得到的乘积。
根据本发明的另一个方面，这里提供一种具有一个星座乘法器的无线电话机，其特征在于，包括：一个控制输入节点，耦连到逻辑门电路的用于接收一个数字控制字，该数字控制字表示一个集的一个点；一个被乘数输入节点，用于接收一个复数集里的一个复数；一个实部支路，耦连到所述的控制输入节点和所述的被乘数输入节点，用于产生一个复数的实部，该实部代表所述点与该复数相乘后得到的乘积，它包括：一个第一累加器，耦连到所述被乘数输入节点；一个第一求比例器部件，耦连到所述的被乘数输入节点；一个第一求反部件，耦连到所述的被乘数输入节点；一个虚部支路，耦连到所述的控制输入节点和所述的被乘数输入节点上，用于产生所述复数的虚部，该虚部代表所述点与该复数相乘后得到的乘积，它包括：一个第二累加器，耦连到所述的被乘数输入节点；一个第二比例器部件，耦连到所述的被乘数输入节点；和一个第二求反部件，耦连到所述的被乘数输入节点。
图1画出了一个包含一个乘法器的通信系统的方框图。
图2画出了现有技术的复数乘法器的方框图。
图3画出了一个能被图1所示通信系统使用的例样的符号星座。
图4表示一个控制字与图1所示乘法器的输出之间的映射关系的表格，控制字表示图3中所示的星座点。
图5表示一个根据一个优选实施例的用于控制四个基本操作的布尔表达式列表。
图6画出了一个根据优选实施例的复数星座点乘法器的方框图。
图7画出了根据一个优选实施例的图6中所示的求
Figure C9810525300051
比例器部件的方框图。
一个复数星座点乘法器将一个复数与一个数字调制符号星座中的点相乘。需要的星座点被分配一个数字控制字。复数连接到来法输入节点上，而数字控制字连接到控制输入节点上。通过逻辑门电路，控制字通过控制开关和诸如累加器、求比例器部件和求反部件等简单算法部件，生成输入复数与星座点相乘所得的输出复数。通过开关、累加器、求比例器部件和求反部件的精心安置，该复数星座点乘法器的成本、尺寸和耗用电流与常规乘法器-累加器相比减小了。
图1画出了包括一个乘法器的通信系统的方框系统图。所示通信系统100是一个无线电话，然而其它通信装置如双向无线电、调制解调器(MODEM)、寻呼机或类似装置都可以作为包括一个乘法器的类似通信系统。
在发射机部分，一个来自麦克风105的模拟输入信号用一个语音编码器110和一个数字信道编码器120处理。从信道编码器120来的一个数字比特流进入调制器130，它包括一个乘法器135，由该乘法器135将输入符号序列转换成数字脉冲。这些脉冲然后被整形并调制到一个射频(RF)载波上。一个线性RF功率放大器140放大该调制信号，而双工器150和天线155通过一个无线通信信道来传输该调制信号。
在该通信系统的接收机部分，天线155从一个外界通信装置接收一个调制信号，双工器150将信号引到RF接收机160、带乘法器175的解调器170、信道解码器180和语音解码器190。扬声器195则播放从语音解码器190出来的基带信号。
在这个通信系统100中，在调制器130中需要一个乘法器135，从而使调制器中的脉冲整形滤波器能正确地限制发射信号的带宽。乘法器175同样可用于解调器170中的复数相关和自适应信道估算。如果需要，可以在通信系统的发射机和接收机部分中使用单个乘法器。
图2画出了现有技术的复数乘法器的方框图。这种现有技术实现的乘法器200可以进行任何两个复数的相乘，它可以当作图1所示通信系统100中的乘法器135、175一样使用。该现有技术的乘法器200有四个输入节点210、215、220、225，四个MAC部件230、233、236、239以及两个累加器部件250、255。第一个复数X的实部连接到节点215，复数X的虚部连接到节点210。同时，第二个复数Y的实部连接到节点225，而复数Y的虚部连接到节点220。复数X和Y的乘积复数Z从输出节点290、295输出，复数Z的实部从输出节点290输出，复数Z的虚部从输出节点295输出。
在该现有技术的乘法器的实部支路270中，MAC部件230将复数X和Y的虚部一起相乘，MAC部件233将复数X和Y的实部一起相乘，累加器部件250从MAC部件233所得到的乘积减去MAC部件230得到的乘积，以在输出节点290生成复数Z的实部。
在该现有技术的乘法器的虚部支路280中，另外一个MAC部件236将复数X的实部与复数Y的虚部相乘，MAC部件239将复数Y的实部与复数X的虚部相乘。最后，累加器部件255将从MAC部件236、239所得到的乘积相加，以在输出节点295生成乘积复数Z的虚部。
采用上述电路输出一个有八个比特实部和虚部的复数Z时，每个时钟周期要求超过3000个门电路。如果这些大数目门电路的MAC部件230、233、236、239能用其它配置来取代，这种现有技术的乘法器的门数目和耗用电流可以得到明显的减小。
图3画出了一个能被图1所示通信系统使用的例样符号星座。例如一个π/4 DQPSK数字信号星座300有八个星座点351-358，其中每个星座点落在单位圆310的45度角的整数倍上。每个星座点可以分配到一个三比特的控制字，从000到111，如图所示。则如图2所示的现有技术的乘法器可以简化，因为第二个复数Y限制在一个已知的有限集合中。
图4表示一个控制字与图1所示乘法器的输出之间的映射关系的表格，控制字表示图3所示的星座点。对于任何输入复数X＝c+jd，其中c表示复数X的实部，d表示复数X的虚部。当星座点的控制字为图3所示的a2a1a0＝000时，它与复数X相乘得到的复数Z就是Z＝c+jd。当不同的星座点，如控制字为a2a1a0＝111的星座点与复数X相乘时，得到的复数Z为 Z = ( 2 / 2 ) ( c + d ) + j ( 2 / 2 ) ( d - c ) . 其它星座点相乘以后的输出如表格所示。
从这个表格可以看出，在乘法器的实部支路或者虚部支路中需要执行四个基本操作：(c+d)、(c-d)、求
Figure C9810525300073
比例以及求反。如果采用每个星座点用三个比特来表示控制字a2a1a0，该乘法器的实部支路和虚部支路的布尔表达式如图5所示。
图5表示一个用于控制四个基本操作的布尔表达式列表，它根据一个优选实施例。当控制字为a1a0＝1时，在乘法器的实部支路中需要函数(c+d)。当控制字为a0 a1＝1时，在乘法器的虚部支路中需要函数(c+d)。表格的第二行表明当 a1a0＝1时在实部支路中需要函数(x-y)，当a1a0＝1时在虚部支路中需要函数(x-y)。第三行表明当a0＝1时，在实部支路与虚部支路中都需要求 比例函数。最后，第四行表明当a2a1＝1时在实部支路中需要求反函数，而当a2＝1时在虚部中需要求反函数。
在计算某个复数与某个数字调制方案的每个星座点的乘积时，通过确定需要哪个基本数学函数以及给某个有限星座点集合分配适当的控制字，则图2所示的现有技术的复数乘法器可以用一个更为简单经济的复数星座点乘法器来取代。
图6画出了一个根据优选实施例的复数星座点乘法器的方框图。复数星座点乘法器600作为图1的通信系统100中的乘法器135、175使用。所示的复数星座点乘法器600对于π/4 DQPSK调制方案来说是最佳的，然而该复数星座点乘法器也可以在任何QAM通信方案中实现。某个复数X的实部连接到被乘数输入节点615，而复数X的虚部连接到被乘数输入节点610。一个三比特控制字a2a1a0与图3所示的星座点中的某一个相对应，该星座点与复数X相乘，该控制字连接到控制输入节点620、623、626。在这个例子中，所示复数星座点乘法器的激活控制字是a2a1a0＝000。与(AND)逻辑门电路602、605、607，非(NOT)逻辑门电路603、606，以及异或(XOR)(exclusive or)逻辑门电路609用控制字a2a1a0来指导图5所示的四个基本函数的执行，这些操作要用到开关651-658。锁存器631、633、635、637通过在静态条件下保持输入字以及通过启动同步操作来减小复数星座点乘法器的耗用电流。然而，这些锁存器对于电路的运行不是必要的，可以将它们去掉。
开关652、655选择复数X的实部和虚部。在复数星座点乘法器的实部支路670中，累加器650将复数X的实部与开关656来的复数X的虚部或它的反相加。用求 比例器部件663对从累加器650来的和求它的比例值。开关657用于选择从求比例器部件663来的比例值和或从开关655来的复数Z的某个分量。然后，开关658选择直接从开关657输出或从求反部件646输出的取反结果，用于连接到输出节点690从而生成复数Z的实部。
在虚部支路680中，累加器659将复数X的实部与复数X的虚部相加，或通过开关651进行选择，通过求反部件641与它的反相加。和用求
Figure C9810525300091
比例器部件665来求比例。开关653选择求比例器665的输出或从开关652来的复数Z的某个分量。最后，开关654来选择开关653的输出或通过求反部件643的该输出的取反值。开关654的输出连接到输出节点695上，代表了复数Z的虚部，这就解释了控制字为a2a1a0的某个被选星座点与任何一个复数X的相乘的过程。
复数星座点乘法器600可以经修改后用于除了π/4 DQPSK以外的其它数字信号调制方案中，如64-QAM、16-QAM或QPSK。为了将π/4 DQPSK中非45度相位的相位也包括在内，图4所示的控制字或乘法器输出要作一定修改。图5中所示的基本函数在该复数星座点乘法器的控制逻辑电路配置中也需要作相应的修改。为了将幅度除了1以外的幅度也包括在内，需要修改求 比例器部件663、665，或在开关654、658的输出处增加增益级。
图7画出了图6中所示的求 比例器部件663、665的方框图，它根据一个优选实施例。在这个实施例中，无理数
Figure C9810525300094
近似为0.703125。一个数字字连接到输入节点701。移位寄存器710将输入字的每个比特向右移动一个比特，并在最高位的地方放上零，它将该数字字求半值。同时移位寄存器720将输入字的每个比特向右移动四个比特，并在最高位的四个比特中放上零，这可以生成大约为输入值的十六分之一的一个输出值。移位寄存器710、720的输出在累加器750中相加。累加器的输出连接到移位寄存器760上，它将每个输入字的每个比特向右移动两个比特，并在最高位的两个比特中放上零，它生成的字值约为输入字值的四分之一。移位寄存器760的输出与累加器750的输出用累加器770相加。这样，在输出节点790生成一个输出字为节点701处的数字字值的0.703125倍的值。当然，可以用不同的移位寄存器和累加器配置实现求 比例的更精确近似。
该复数星座点乘法器的一个优势是它将有限数目的星座点映射到了数字控制字中，并用这些数字控制字来控制开关和诸如移位与相加之类的简单算术函数。这就不需要采用图2所示的现有技术的复数乘法器所需的昂贵的MAC部件。因此，该复数星座点乘法器的硬件尺寸和耗用电流比图2所示的现有技术的复数乘法器的要小得多。然而，该复数星座点乘法器的性能与图2所示的现有技术的复数乘法器的性能相当。
因此，该复数星座点乘法器为常规乘法器提供了一种低成本的替代品。尽管上面描述的是该复数星座点乘法器的特定部件和函数，在本发明的精神和范围之内，本技术熟练人员也可以采用更少的或其它附加的函数来实现该复数星座点乘法器。本发明应该只受所附权利要求书限制。

Claims (8)

1.一种具有一个被乘数输入节点的乘法器，用于接收一个复数，其特征在于，该乘法器包括：
一个控制输入节点，耦连到逻辑门电路，用于接收一个数字控制字，该控制字表示一个集里的一个点，该集包含有限个数的点；
一个实部支路，耦连到所述的控制输入节点和所述的被乘数输入节点，用于产生一个复数的实部，该实部代表所述的与该复数相乘后得到的乘积；和
一个虚部支路，耦连到所述的控制输入节点和所述的被乘数输入节点，用于产生所述复数的虚部，该虚部代表所述点与该复数相乘后得到的乘积。
2.根据权利要求1所述的乘法器，其特征于，所述的实部支路包括：一个累加器，耦连到所述的被乘数输入节点。
3.根据权利要求1所述的乘法器，其特征于，所述的实部支路包括：一个求比例器部件，耦连到所述的被乘数输入节点。
4.根据权利要求1所述的乘法器，其特征于，所述的实部支路包括：一个求反部件，耦连到所述的被乘数输入节点。
5.根据权利要求1所述的乘法器，其特征于，所述的虚部支路包括：一个累加器，耦连到所述的被乘数输入节点。
6.根据权利要求1所述的乘法器，其特征于，所述的虚部支路包括：一个求比例器部件，耦连到所述的被乘数输入节点。
7.根据权利要求1所述的乘法器，其特征于，所述的虚部支路包括：一个求反部件，耦连到所述的被乘数输入节点。
8.一种具有一个星座乘法器的无线电话机，其特征在于，包括：
一个控制输入节点，耦连到逻辑门电路，用于接收一个数字控制字，该数字控制字表示一个集的一个点；
一个被乘数输入节点，用于接收一个复数集里的一个复数；
一个实部支路，耦连到所述的控制输入节点和所述的被乘数输入节点，用于产生一个复数的实部，该实部代表所述点与该复数相乘后得到的乘积，它包括：
一个第一累加器，耦连到所述被乘数输入节点；
一个第一求比例器部件，耦连到所述的被乘数输入节点；
一个第一求反部件，耦连到所述的被乘数输入节点；
一个虚部支路，耦连到所述的控制输入节点和所述的被乘数输入节点上，用于产生所述复数的虚部，该虚部代表所述点与该复数相乘后得到的乘积，它包括：
一个第二累加器，耦连到所述的被乘数输入节点；
一个第二比例器部件，耦连到所述的被乘数输入节点；和
一个第二求反部件，耦连到所述的被乘数输入节点。
CNB981052533A 1997-02-24 1998-02-23 复数星座点乘法器 Expired - Fee Related CN1166128C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US804866 1991-12-06
US804,866 1997-02-24
US08/804,866 US5802111A (en) 1997-02-24 1997-02-24 Complex constellation point multiplier

Publications (2)

Publication Number Publication Date
CN1204909A CN1204909A (zh) 1999-01-13
CN1166128C true CN1166128C (zh) 2004-09-08

Family

ID=25190052

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981052533A Expired - Fee Related CN1166128C (zh) 1997-02-24 1998-02-23 复数星座点乘法器

Country Status (5)

Country Link
US (1) US5802111A (zh)
JP (1) JPH10243036A (zh)
CN (1) CN1166128C (zh)
DE (1) DE19807363A1 (zh)
GB (1) GB2322777B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6721363B1 (en) 1999-06-24 2004-04-13 Intel Corporation Receiver CODEC super set constellation generator
US6301296B1 (en) 1999-06-24 2001-10-09 Cirrus Logic, Inc. Digital impairment learning sequence
US6724814B1 (en) * 1999-06-24 2004-04-20 Intel Corporation Pad and CODEC detection
US7339996B2 (en) * 1999-06-24 2008-03-04 Intel Corporation Receiver codec super set constellation generator
US6721357B1 (en) 1999-06-24 2004-04-13 Intel Corporation Constellation generation and re-evaluation
DE19939588A1 (de) * 1999-08-20 2001-03-01 Infineon Technologies Ag Vorrichtung und Verfahren zum Senden eines quadraturamplitudenmodulierten Sendesignals
ATE343288T1 (de) * 2000-05-17 2006-11-15 Cit Alcatel Multiplikationsanordnung, signalmodulator und sender
US7016398B2 (en) * 2001-06-15 2006-03-21 Freescale Semiconductor, Inc. Multicode receiver
CN100359836C (zh) * 2004-10-29 2008-01-02 中兴通讯股份有限公司 坐标间交织正交发射分集最小二乘软译码方法及实现装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3926367A (en) * 1974-09-27 1975-12-16 Us Navy Complex filters, convolvers, and multipliers
US4354249A (en) * 1980-03-24 1982-10-12 Motorola Inc. Processing unit for multiplying two mathematical quantities including at least one complex multiplier
GB2095008B (en) * 1981-03-12 1984-08-15 Standard Telephones Cables Ltd Complex digital multiplier
US4896287A (en) * 1988-05-31 1990-01-23 General Electric Company Cordic complex multiplier
US5111155A (en) * 1991-03-04 1992-05-05 Motorola, Inc. Distortion compensation means and method
US5365549A (en) * 1993-05-24 1994-11-15 Motorola, Inc. Complex signal correlator and method therefor

Also Published As

Publication number Publication date
DE19807363A1 (de) 1998-09-03
GB9803674D0 (en) 1998-04-15
JPH10243036A (ja) 1998-09-11
GB2322777B (en) 2001-09-12
US5802111A (en) 1998-09-01
CN1204909A (zh) 1999-01-13
GB2322777A (en) 1998-09-02

Similar Documents

Publication Publication Date Title
CN1166128C (zh) 复数星座点乘法器
CN1064492C (zh) 通信系统中执行频率变换的装置
RU2003110408A (ru) Устройство и способ демодуляции в системе связи, использующей 16-ричную квадратурную амплитудную модуляцию
WO2006049419A1 (en) Method for transforming data by look-up table
CN1215949A (zh) 码分多址接收设备
US7209867B2 (en) Analog continuous time statistical processing
CN102662624A (zh) 乘法器
EP0194791A2 (en) Digitally implemented modulators
US20050018790A1 (en) Electromagnetic wave transmitter, receiver and transceiver systems, methods and articles of manufacture
US5260673A (en) π/4 differential encoding for digital cellular mobile systems
CN1636368A (zh) 基于dsp的可变孔径编码产生技术
CN201352797Y (zh) 基于修正型高斯脉冲成形的cpm调制器
CN1063267C (zh) 同频多信号测向与侦收的方法和装置
CN1124696C (zh) 带有联合基带数字中频自动增益控制的无线中频接收机
Usha et al. Low power and area optimized architecture for OQPSK modulator
Bhavanam et al. FPGA based efficient DTMF detection using Split Goertzel algorithm with optimized resource sharing approach
CN1327632C (zh) 在移动通信系统中映射和扩展数据码元的装置
US8005177B1 (en) Peak windowing for crest factor reduction
US6608532B2 (en) Circuit configuration for producing a quadrature-amplitude-modulated transmission signal
US7274753B2 (en) Method of implementing modulation and modulator
WO2007117510A1 (en) System and method for efficient rectangular to polar signal conversion using cordic algorithm
CN101027883A (zh) 适于由高阶调制射频发射器使用的高效fir滤波器
US7065145B2 (en) Digital carrierless amplitude and phase modulation (CAP) transmitter using vector arithmetic structure (VAS)
Hosamani et al. Design of QAM in 45nm using cadence tool
Hosamani et al. Multiplier Design for Digital Modulator for Wireless Communication Applications

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee