DE19758014B4

DE19758014B4 - Rahmensynchronisationsverfahren und -vorrichtung zur Verwendung in einem ein OFDM-Verfahren anwendendes digitales Kommunikationssystem

Info

Publication number: DE19758014B4
Application number: DE19758014A
Authority: DE
Inventors: Young-Sang Kim; Francois Langinieux
Original assignee: Daewoo Electronics Co Ltd
Current assignee: Maple Vision Technologies Inc Ca
Priority date: 1996-12-28
Filing date: 1997-12-29
Publication date: 2012-05-16
Anticipated expiration: 2017-12-30
Also published as: IT1297355B1; CN1126319C; KR100221336B1; GB2320871B; GB2320871A; JP3882098B2; DE19758014A1; GB9726686D0; US6172993B1; KR19980056296A; ITTO971129A1; JPH10210000A; CN1190299A; FR2758031A1; FR2758031B1

Abstract

Die Erfindung betrifft ein Rahmensynchronisationsverfahren und eine Vorrichtung zur Verwendung in einem digitalen Kommunikationssystem, welches das OFDM-Verfahren anwendet. Die Rahmensynchronisationsvorrichtung weist auf: eine Phasenberechnungsmittel (100) zum Berechnen der Phasenwerte der TPS-Pilotwerte innerhalb eines Symbols gemäß von einer Senderseite empfangenen In-Phase- und Quadratur-Phase-Kanalsignalen; einen D-BPSK-Decodierer (200) zum Durchführen einer D-BPSK-Demodulation für die von den Phasenberechnungsmitteln (100) bereitgestellten Phasenwerten der TPS-Pilotwerte und zum Ausgeben der TPS-Pilotwerte innerhalb des demodulierten Symbols; einen Steuersignalgenerator (300) zum Vergleichen der demodulierten TPS-Pilotwerte miteinander in einer Symboleinheit und zum Ausgeben eines Steuersignals entsprechend dem Vergleichsergebnis; und einer Rahmensynchronisationseinheit (400) zum Bestätigen einer Synchronisationswortposition, indem der TPS-Pilotwert eines Symbols des vorhergehenden Rahmens mit dem TPS-Pilotwert des entsprechenden Symbols des aktuellen Rahmens verglichen wird, gemäß dem von dem Steuersignal-Erzeugungsmitteln (300) bereitgestellten Steuersignal, und zum Ausgeben eines Rahmensynchronisationssignals. Folglich kann die Rahmensynchronisation unter Verwendung des bei jedem Rahmen in einem TPS-Block eingefügten Synchronisationswortes erreicht werden, ohne daß die Hardwaregröße ansteigen muß.

Description

Die vorliegende Erfindung betrifft einen Empfänger in einem digitalen Kommunikationssystem, das ein orthogonales Frequenzmultiplexverfahren (OFDM = ”Orthononal Frequency Division Multiplexing”) anwendet, und insbesondere ein Verfahren zum Durchführen einer Rahmensynchronisation unter Verwendung einer Eigenschaft eines Synchronisationswortes, das bei jedem Rahmen in einem Übertragungsparametersignalisierungs-Block (TPS = ”Transmission Parameter Signalling”, d. h. Übertragungsparametersignalisierung). invertiert ist, sowie eine Vorrichtung zum Durchführen dieses Verfahrens.
In einem drahtlosen Kommunikationskanal und einem hochauflösenden TV-Üertragungskanal (HDTV = high definition television, d. h. hochauflösendes Fernsehen) ist es bekannt, daß eine durch Mehrwege-Schwund (”multi-path fading”) in einem Empfangssignal verursachte Zwischensymbolstörung bzw. -interferenz (ISI = ”inter-symbol interference”, d. h. Zwischensymbolstörung) auftritt. Wenn insbesondere Daten für das HDTV über den Kanal mit hoher Geschwindigkeit übertragen werden, steigt die ISI an und verursacht Fehler, die während der empfangsseitigen Datenwiedergewinnung erzeugt werden. Um dieses Problem zu lösen, ist kürzlich ein OFDM-Verfahren als ein Übertragungsverfahren zur Anwendung in dem digitalen Audio-Rundfunkstandard (DAB = ”digital audio broadcasting”, d. h. digitale Audio-Rundfunk) und dem digitalen terrestrischen Fernsehrundfunkstandard (DTTB = digital terrestrial television broadcasting”, d. h. digitaler terrestrischer Fernsehrundfunk) vorgeschlagen worden.
Bei dem OFDM-Verfahren werden seriell eingegebene Symbolströme in vorgegebene Einheitsblöcke aufgeteilt. Die Symbole jedes Einheitsblocks werden in N parallele Symbole umgewandelt. Die N parallelen Symbole werden gemultiplext, indem mehrere Unterträger mit jeweils unterschiedlichen Frequenzen verwendet werden, gemäß dem inversen schnellen Fourier-Transformationsalgorithmus (IFFT = ”inverse fast Fourier transformation”, d. h. inverse schnelle Fourier-Transformation) und addiert. Die addierten Daten werden über den Kanal übertragen. Das heißt, daß N parallele Symbole als ein Einheitsblock definiert sind, und jeder Unterträger des Einheitsblocks eine orthogonale Eigenschaft aufweist, die keinen Einfluß auf Unterkanäle hat. Verglichen mit einem herkömmlichen Einzelträger-Übertragungsverfahren kann das OFDM-Verfahren die durch den Mehrwege-Schwund verursachte ISI vermindern, indem es dieselbe Symbolübertragungsrate aufrechterhält und die Symbolperiode um die Anzahl an Unterkanälen (N) erhöht. Insbesondere wird beim OFDM-Verfahren ein Schutzintervall (SI) zwischen die übertragenen Symbole eingefügt, um die Fähigkeit der ISI-Verminderung zu erhöhen, was einen vereinfachten Aufbau eines Kanalentzerrers zuläßt. Im Gegensatz zu einer herkömmlichen Frequenzmultiplexart (FDM = ”frequency division multiplexing”, d. h. Frequenzmultiplexverfahren) hat das OFDM-Verfahren die Eigenschaft, daß die Spektren jedes Unterkanals überlagert werden, um diesen zu einer höheren Bandeffizienz zu verhelfen. Außerdem weist das Spektrum eine Rechteckform auf, und die elektrische Leistung ist gleichmäßig bei jedem Frequenzband verteilt, was einen Einfluß durch die Gleichkanalstörung verhindert. Das OFDM-Verfahren wird gewöhnlich mit Modulationsarten wie Pulsamplitudenmodulation (PAM), Frequenzumtastung (FSK = ”Frequency Shift Keying”), Phasenumtastung (PSK = ”Phase Shift Keying”) und/oder Quadraturamplitudenmodulation (QAM) kombiniert.
1A und 1B sind Formatdiagramme von Übertragungssymboleinheiten eines herkömmlichen OFDM-Signals. Senderseitig übertragene Symbole weisen, wie in 1a gezeigt, einen nutzbaren Teil und ein Schutzintervall auf. Der nutzbare Teil enthält nutzbare OFDM-Abtastwerte, und das Schutzintervall wird am vorderen Ende des nutzbaren Teils eingefügt und teilt die OFDM-Abtastwerte in Symboleinheiten auf. Die in dem Schutzintervall verwendeten Abtastwerte sind Kopien der im hinteren Abschnitt des nutzbaren Teils angeordneten Abtastwerte. Gemäß dem DTTB-Standard ist die Größe des nutzbaren Teils durch die Größe einer schnellen Fourier-Transformation (FFT) in einen 2K-Modus und einen 8K-Modus aufgeteilt. Für den 2K-Modus ist, wie in 1B gezeigt, die Größe des nutzbaren Teils durch ”2048” Abtastwerte definiert. Zusätzlich ist die Größe des Schutzintervalls in 1/4, 1/8, 1/16 und 1/32 der FFT-Größe aufgeteilt. Im Falle von einem 1/4 einer FFT-Größe ist, wie in 1B gezeigt, die Größe des Schutzintervalls durch ”512” Abtastwerts definiert. Dabei ist ”2048” die Summe von 1705 nutzbaren Unterträgern und von 343 NULL-Unterträgern. Das Schutzintervall weist von den letzten Abschnitten des nutzbaren Teils kopierte Daten auf, vom 1536-ten Wert bis zum 2047-ten Wert (nämlich 512 Werte). Das Schutzintervall ist am vorderen Ende der nutzbaren Daten eingefügt. Schließlich ist die Größe der Übertragungssymboleinheiten durch die Summe (2560) des nutzbaren Teils (2048) und des Schutzintervalls (512) definiert.
Gemäß dem DVB-Standard weist ein OFDM-Signal Rahmen mit jeweils 68 OFDM-Symbolen auf, und ein Überrahmen (”super frame”) umfasst vier Rahmen. Jeder Rahmen umfasst Sendedaten, fortlaufende Pilotträger (CPC = ”continual pilot carrier”) und einen TPS-Pilotwert (auch TPS-Pilot genannt, engl. ”TPS pilot”).
Die Senderseite des OFDM-Kommunikationssystems führt eine IFFT für N Symbole durch, die als eine Blockeinheit definiert sind, und überträgt diese in Rahmeneinheiten. Die Empfangsseite führt die FFT für den übertragenen Rahmen durch, um eine Originalinformation wiederzugewinnen. Dementsprechend werden Fehler bei der Datenwiedergewinnung erzeugt, wenn die Rahmen zwischen der Sende- und der Empfangsseite nicht synchronisiert sind.
Die WO 95/05042 A1 beschreibt ein Rahmensynchronisationsverfahren für digitale Daten in einem OFDM-Kanal. Wenn festgestellt wird, dass ein OFDM-Signal vorliegt, wird eine Grobsynchronisation durchgeführt, indem das empfangene Signal abgetastet und die Korrelation zwischen aus dem OFDM-Signal extrahierten Synchronisationssignalen bekannter Amplitude und Phase und einem Bezugssignal gemessen wird. Danach wird eine Feinsynchronisation durchgeführt.
Die EP 0 656 706 A2 beschreibt insbesondere eine Frequenzsynchronisation sowie eine Taktsynchronisation von empfangenen OFDM-Signalen. Auch eine Rahmensynchronisation wird erwähnt, für die aus dem OFDM-Signal ein Rahmensynchronisationssignal extrahiert wird.
Des Weiteren ist eine OFDM-Übertragung beschrieben im ETS-Standard 300 744 „Digital Video Broadcasting (DVB); Framing structure, channel coding and modulation for digital Terrestrial television (DVB-T)”, Final Draft, November 1996.
Im Hinblick auf die obigen Ausführungen ist es Aufgabe der Erfindung, bei einem digitalen Kommunikationssystem, welches das OFDM-Verfahren anwendet, ein Rahmensynchronisationsverfahren und eine entsprechende Vorrichtung zum Durchführen einer Rahmensynchronisation unter Verwendung von Eigenschaften eines Synchronisationswortes bereitzustellen, das bei jedem Rahmen in einem Übertragungsparametersignalisierungsblock invertiert ist.
Die Erfindung löst diese Aufgabe mit dem Gegenstand des Anspruchs 1 bzw. 2. Nach Anspruch 1 wird ein Rahmensynchronisationsverfahren zur Verwendung in einem digitalen Kommunikationssystem, welches das OFDM-Verfahren anwendet, bereitgestellt, welches dadurch gekennzeichnet ist, dass es folgende Schritte umfasst: a) Berechnen von Phasenwerten von TPS-Pilotwerten innerhalb eines Symbols gemäß von einer Senderseite empfangenen In-Phase- und Quadratur-Phase-Kanalsignalen; b) Berechnen von Phasendifferenzen aus den Phasenwerten der TPS-Pilotwerte eines vorhergehenden Symbols und den entsprechenden Phasenwerten der TPS-Pilotwerte des aktuellen Symbols, die im Schritt a) berechnet wurden; c) Durchführen einer D-BPSK-Demodulation für die im Schritt b) erhaltene Phasendifferenz; d) Bestimmen, ob alle im Schritt c) demodulierten TPS-Pilotwerte identisch zueinander sind, und Ausgeben eines repräsentativen TPS-Pilotwertes eines Symbols, falls alle demodulierten TPS-Pilotwerte als identisch zueinander bestimmt werden; e) Bestimmen, ob die aktuelle Position einer Synchronisationswortposition entspricht, durch Vergleichen des repräsentativen TPS-Pilotwertes eines Symbols entsprechend dem vorhergehenden Rahmen mit dem repräsentativen TPS-Pilotwert eines Symbols entsprechend dem aktuellen Rahmen; und f) Zählen von Symbolen, falls die aktuelle Position der Synchronisationswortposition im Schritt e) entspricht, und Erzeugen eines Rahmensynchronsignals gemäß dem Zählwert.
Nach Anspruch 2 wird eine Rahmensynchronisationsvorrichtung zur Verwendung in einem digitalen Kommunikationssystem, welches das OFDM-Verfahren anwendet, bereitgestellt, welches folgendes umfaßt: Phasenberechnungsmittel zum Berechnen von Phasenwerten von TPS-Pilotwerten innerhalb eines Symbols gemäß von einer Senderseite empfangenen In-Phase- und Quadratur-Phase-Kanalsignalen; D-BPSK-Dekodiermittel zum Durchführen einer D-BPSK-Demodulation für die Phasenwerte der von den Phasenberechnungsmitteln gelieferten TPS-Pilotwerte und zum Ausgeben der TPS-Pilotwerte innerhalb des demodulierten Symbols; Steuersignal-Erzeugungsmittel, um die demodulierten TPS-Pilotwerte miteinander in Symboleinheiten zu vergleichen und ein Steuersignal gemäß dem Vergleichsergebnis auszugeben; und Rahmensynchronisationsmittel zum Bestätigen einer Synchronisationswortposition durch Vergleichen des TPS-Pilotwertes eines Symbols des vorhergehenden Rahmens mit dem TPS-Pilotwert des entsprechenden Symbols des aktuellen Rahmens gemäß dem von den Steuersignal-Erzeugungsmitteln gelieferten Steuersignal, und zum Ausgeben eines Rahmensynchronsignals.
Vorteilhafte Ausgestaltungen sind in den Unteransprüchen angegeben.
Weitere Vorteile und Merkmale der vorliegenden Erfindung werden nunmehr anhand bevorzugter Ausführungsbeispiele mit Bezug auf die beigefügte Zeichnung näher erläutert. In der Zeichnung zeigen:
1A u. 1B Formatdiagramme für ein Übertragungssymbol eines herkömmlichen OFDM-Signals;
2 ein Diagramm zum Darstellen einer Rahmen-Struktur eines OFDM-Signals gemäß der vorliegenden Erfindung;
3 ein Blockdiagramm zum Darstellen einer Rahmensynchronisationsvorrichtung in einem digitalen Kommunikationssystem, welches das OFDM-Verfahren anwendet, gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
4 ein Flußdiagramm zum Darstellen eines Rahmensynchronisationsverfahrens in einem digitalen Kommunikationssystem, welches das OFDM-Verfahren anwendet, gemäß der vorliegende Erfindung.
Soweit möglich werden in den Figuren gleiche Bezugszeichen für gleiche oder ähnliche Teile zu verwendet.

Zunächst sind in der nachfolgenden Tabelle 1 Parameter gemäß den zwei FFT-Größenmodi dargestellt. Tabelle 1

Parameter	8K Modus	2K Modus
Anzahl der Unterträger k	6817	1705
k_min Unterträger	0	0
k_max Unterträger	6816	1704
Kehrwert des Unterträgerintervalls (Tu)	896 μs	224 μs
Unterträgerintervall (1/Tu)	1116 Hz	4464 Hz
Intervall zwischen Unterträgern, k_min und k_max {k – 1)/Tu}	7,61 Hz	7,61 Hz

Das heißt, eine Symbolperiode Ts umfaßt die Periode Tu entsprechend dem Kehrwert des Unterträgerintervalls und eine Periode ΔT entsprechend dem Schutzintervall.

Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung wird eine Rahmensynchronisation zwischen einer Sender- und einer Empfangsseite durch Verwendung eines TPS-Pilotsignals aus verschiedenen Pilotsignalen durchgeführt. Das TPS-Pilotsignal wird verwendet, um auf die Übertragung bezogene Information, beispielsweise durch einen α-Wert eines QAM-Konstellationsmusters definierte Modulationsinformation, Hierarchieinformation, Schutzintervallinformation, Information über die innere Coderate, Information über die Rahmenzahl, etc., an die Empfangsseite zu übertragen. 17 TPS-Pilotwerte werden verwendet, wenn die FFT-Größe der 2K-Modus ist, während 68 TPS-Pilotwerte verwendet werden, wenn die FFT-Größe der 8K-Modus ist. Unterträger-Indices für den TPS-Pilotwert sind in der Tabelle 2 dargestellt. Tabelle 2

2K-Modus	8K-Modus
34 50 209 346 413 569 595 688 790 901 1073 1219 1262 1286 1469 1594 1687	34 50 209 346 413 569 595 688 790 901 1073 1219 1262 1286 1469 1594 1687 1738 1754 1913 2050 2117 2273 2299 2392 2494 2605 2777 2923 2966 2990 3173 3298 3391 3442 3458 3617 3754 3821 3977 4003 4096 4198 4309 4481 4627 4670 4694 4877 5002 5095 5146 5162 5321 5458 5525 5681 5707 5800 5902 6013 6185 6331 6374 6398 6581 6706 6799

2 zeigt eine Rahmenstruktur des OFDM-Signals gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. Dabei wird der 2K Modus angenommen, nämlich k_min = 0 und k_max = 1704. Die Unterträgerzahl des TPS-Pilotwerts ist, wie in Tabelle 2 gezeigt, gleich 17 (TPS-Pilotwert #0~TPS-Pilotwert #16) innerhalb eines Symbols, und alle TPS-Daten innerhalb eines Symbols sind gleich. Ein Rahmen umfaßt 68 Symbole, und ein TPS-Block für einen Rahmen enthält einen TPS-Pilotwert von 68 Bits.

Dabei werden von einem TPS-Block (68-Bits) 1 Bit als Initialisierung, 16 Bits als Synchronisationsbits, 37 Bits als Informationsbits und 14 Bits als redundante Bits für einen Fehlerschutz verwendet. Von den 37 Informationsbits werden 23 Bits verwendet, die übrigen 14 Bits sind reserviert und auf ”0” gesetzt. Der TPS-Block wird gemäß der nachfolgenden Tabelle 3 übertragen. Tabelle 3

Symbol(Bit)-Nummer	Format	Verwendung/Inhalt
S₀	0	Intitialisierung
S₁–S₁₆	0011010111101110 oder 1100101000010001	Synchronisationswort
S₁₇–S₂₂	011000	Längenindikator
S₂₃–S₂₄	siehe Tabelle 4	Rahmenzahl
S₂₅–S₂₆	siehe Tabelle 5	Konstellation
S₂₇–S₂₉	siehe Tabelle 6	Hierarchieinformation
S₃₀–S₃₂	siehe Tabelle 7	Coderate, HP-Strom
S₃₃–S₃₅	siehe Tabelle 7	Coderate, LP-Strom
S₃₆–S₃₇	siehe Tabelle 8	Schutzintervall
S₃₈–S₃₉	siehe Tabelle 9	Übertragungsmodus
S₄₀–S₅₃	alle auf ”0” gesetzt	reserviert
S₅₄–S₅₇	BCH-Code	Fehlerschutz

Mit Bezug auf Tabelle 3 stellt das Bit S₀ das Initialisierungsbit für die differentielle binäre Phasenumtastungs-Demodulation dar (D-BPSK = ”Differential Binary Phase Shift Keying”, d. h. differentielle binäre Phasenumtastung). Die 16 Bits (S₁–S₁₆) sind die Synchronisationswörter, und innerhalb jedes Überrahmens haben ein erster Rahmen und ein dritter Rahmen das Synchronisationswort S₁~S₁₆ = ”0011010111101110” und ein zweiter Rahmen und ein vierter Rahmen das Synchronisationswort S₁~S₁₆ = ”1100101000010001”. Dementsprechend wird in dem Ausführungsbeispiel der vorliegenden Erfindung die Rahmensynchronisation zwischen der Sende- und der Empfangsseite unter Verwendung der Eigenschaft durchgeführt, daß das Synchronisationswort bei jedem Rahmen in TPS-Blöcken invertiert ist.

Jeder Überrahmen enthält 4 Rahmen und ist entsprechend zweier Bits S₂₃ und S₂₄ getrennt, gemäß der nachfolgenden Tabelle 4. Tabelle 4

Bit S₂₃, S₂₄	Rahmenzahl
00	der erste Rahmendes Überrahmens (0)
01	der zweite Rahmen des Überrahmens (1)
10	der dritte Rahmen des Überrahmens (2)
11	der vierte Rahmen des Überrahmens (3)

Die Bits S₂₅ und S₂₆ repräsentieren Konstellationseigenschaften, die in der nachfolgenden Tabelle 5 gezeigt sind. Tabelle 5

Bit S₂₅, S₂₆ Konstellationseigenschaften

00 QPSK

01 16-QAM

10 64-QAM

11 reserviertes Bit
Die Bits S₂₇, S₂₈ und S₂₉ repräsentieren eine Hierarchieinformation, die in der nachfolgenden Tabelle 6 gezeigt ist. Tabelle 6

Bits S₂₇, S₂₈, S₂₉ α-Wert

000 keine Hierarchie

001 α = 1

010 α = 2

011 α = 4

100 reserviert

101 reserviert

110 reserviert

111 reserviert
Die Hierarchieinformation zeigt also an, ob die Übertragung hierarchisch ist oder nicht, wobei sie einen α-Wert hat, falls sie hierarchisch ist.
Ein nicht hierarchisches Kanalcodieren und -modulieren erfordert ein Signal, das einer Coderate entspricht. In der nachfolgenden Tabelle 7 sind 3 Bits zum Bestimmen der Coderate dargestellt. Tabelle 7

Bits S₃₀, S₃₁, S₃₂ (HP Strom) Bits S₃₃, S₃₄, S₃₅ (LP Strom) Coderate

000 1/2

001 2/3

010 3/4

011 5/6

100 7/8

101 reserviert

110 reserviert

111 reserviert
Die Bits S₃₆ und S₃₇ repräsentieren die Größe des Schutzintervalls, was in der nachfolgenden Tabelle 8 gezeigt ist. In dem Ausführungsbeispiel der vorliegenden Erfindung wird angenommen, daß S₃₆, S₃₇ = ”11”, also 1/4 ist. Tabelle 8

Bits S₃₆, S₃₇ Die Größe des Schutzintervalls (Δ/Tu)

00 1/32

01 1/16

10 1/8

11 1/4
Die Bits S₃₈ und S₃₉ repräsentieren Übertragungsmodi, die in der nachfolgenden Tabelle 9 gezeigt sind. In dem Ausführungsbeispiel der vorliegenden Erfindung wird angenommen, dass S₃₈, S₃₉ = ”00” ist, also der 2K-Modus vorliegt. Tabelle 9

Bits S₃₈, S₃₉ Übertragungsmodus

00 2K-Modus

01 8K-Modus

10 reserviert

11 reserviert
3 ist ein Blockdiagramm zum Darstellen einer Rahmensynchronisationsvorrichtung in einem digitalen Kommunikationssystem, welches das OFDM-Verfahren anwendet, gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. Die Rahmensynchronisationsvorrichtung weist eine Phasenberechnungseinrichtung 100, einen differentiellen binären Phasenumtastungs-Dekodierer 200 (D-BPSK-Dekodierer, D-BPSK = ”Differential-Binary Phase Shift Keying”), einen Steuersignalgenerator 300 und eine Rahmensynchronisationseinheit 400 auf. Der D-BPSK-Dekodierer 200 weist eine Phasenspeichereinheit 210, einen Subtrahierer 220 und einen D-BPSK-Demodulator 230 auf. Der Steuersignalgenerator 300 weist eine Pilotwertspeichereinheit 310 und einen Pilotwertkomparator 320 auf. Die Rahmensynchronisationseinheit 400 weist eine TPS-Pilotwertspeichereinheit 410, einen TPS-Pilotwertkomparator 420 und einen Zähler 430 auf. Das Bezugszeichen θ_n,p bezeichnet eine Phase eines p-ten TPS-Pilotwertes des aktuellen n-ten Symbols, und das Bezugszeichen θ_n-1,p bezeichnet eine Phase eines p-ten TPS-Pilotwertes des vorhergehenden (n – 1)-ten Symbols. Ferner bezeichnet das Bezugszeichen Δθ_n die Phasendifferenz des p-ten TPS-Pilotwertes zwischen dem aktuellen n-ten Symbol und dem vorhergehenden (n – 1)-ten Symbol; S_n,p bezeichnet einen D-BPSK-dekodierten TPS-Pilotwert für den p-ten TPS-Pilotwert des aktuellen n-ten Symbols; S_n bezeichnet einen repräsentativen TPS-Pilotwert des aktuellen n-ten Symbols.
Mit Bezug auf 3 empfängt die Phasenberechnungseinrichtung 100 In-Phase- und Quadratur-Phase-Kanalsignale von der Senderseite und berechnet die Phase θ_n,p des p-ten TPS-Pilotwertes des aktuellen n-ten Symbols, wobei p von 1 bis 17 reicht. Zu diesem Zeitpunkt wird die berechnete Phase θ_n,p in einem eingebauten Speicher, beispielsweise einem Nur-Lese-Speicher (ROM) in Form einer Nachschlagetabelle (”look-up table”) gespeichert.
Der D-BPSK-Decodierer 200 führt eine D-BPSK-Decodierung für die Phase θ_n,p des von der Phasenberechnungseinrichtung 100 ausgegebenen TPS-Pilotwerts durch und gibt den TPS-Pilotwert innerhalb des decodierten Symbols aus. Das heißt, daß die Phase θ_n,p des von der Phasenberechnungseinrichtung 100 ausgegebenen TPS-Pilotwertes in der Phasenspeichereinheit 210 gespeichert wird. Der Subtrahierer 220 subtrahiert die Phase θ_n-1,p des p-ten TPS-Pilotwertes des vorhergehenden (n – 1)-ten Symbols von der von der Phasenspeichereinheit 210 gelieferten Phase θ_n,p des p-ten TPS-Pilotwertes des aktuellen n-ten Symbols und gibt eine Phasendifferenz Δθ_n aus. Der D-BPSK-Demodulator 230 führt die D-BPSK-Demodulation für die von dem Subtrahierer 220 bereitgestellte Phasendifferenz Δθ_n durch und gibt einen decodierten TPS-Pilotwert S_n,p aus. Die Phasenspeichereinheit 210 kann durch ein Schieberegister implementiert sein, das 18 Phasen speichern kann, was eins mehr ist als die entsprechenden 17 Pilotwerte innerhalb eines Symbols. Die Phase jedes TPS-Pilotwertes ist in dem Schieberegister in Einheiten von 10 Bits gespeichert.
Der Steuersignalgenerator 300 vergleicht die von dem D-BPSK-Decodierer 200 gelieferten decodierten TPS-Pilotwerte S_n,p miteinander und gibt ein Steuersignal entsprechend dem Vergleichsergebnis aus. Das heißt, daß eine Anzahl von 17 von dem D-BPSK-Decodierer 200 ausgegebenen TPS-Pilotwerten S_n,p in der Pilotwertspeichereinheit 310 gespeichert werden. Der Pilotwertkomparator 320 vergleicht die 17 decodierten TPS-Pilotwerte S_n,p miteinander und bestimmt, ob alle decodierten TPS-Pilotwerte S_n,p identisch zueinander sind. Falls alle decodierten TPS-Pilotwerte S_n,p identisch zueinander sind, bedeutet das, daß sie zu einem Symbol gehören. Dementsprechend wird ein repräsentativer TPS-Pilotwert S_n des entsprechenden Symbols ausgegeben. Andernfalls wird ein Reset-Signal zum Zurücksetzen der Rahmensynchronisationseinheit 400 ausgegeben. Die Pilotwertspeichereinheit 310 kann durch ein Schieberegister implementiert sein, das 17 TPS-Pilotwerte innerhalb eines Symbols speichern kann.
Die Rahmen-Synchronisationseinheit 400 bestätigt die Synchronisationswortposition (siehe obige Tabelle 3), die bei jedem Rahmen entsprechend dem von dem Steuersignalgenerator 300 gelieferten Steuersignal umgewandelt wird und gibt ein Rahmensynchronsignal aus. Das heißt, daß 68 TPS-Pilotwerte des aktuellen Rahmens und 1 TPS-Pilotwert des vorhergehenden Rahmens, von dem Steuersignalgenerator 300 ausgegeben, in der TPS-Pilotwertspeichereinheit 410 gespeichert werden. Der TPS-Pilotwertkomparator 420 vergleicht den TPS-Pilotwert S_n-68 eines Symbols entsprechend dem vorhergehenden Rahmen mit dem TPS-Pilotwert S_n eines Symbols entsprechend dem aktuellen Rahmen, bestätigt die Synchronisationswortposition entsprechend dem Vergleichsergebnis und gibt ein Steuersignal aus, wenn die aktuelle Position der Synchronisationswortposition entspricht. Das heißt, daß der TPS-Pilotwertkomparator 420 eine ”1” ausgibt, was eine Synchronisationswortposition bedeutet, wenn der TPS-Pilotwert S_n-68 eines Symbols entsprechend dem vorhergehenden Rahmen nicht identisch mit dem TPS-Pilotwert S_n eines Symbols entsprechend dem aktuellen Rahmen ist. Andernfalls gibt der TPS-Pilotwertkomparator 420 eine ”0” aus. Der Zähler 430 zählt die Symboltakte gemäß dem von dem TPS-Pilotwertkomparator 420 ausgegebenen Steuersignal und gibt ein Rahmensynchronsignal aus. Das heißt, daß der Zähler 430 die Symboltakte zählt, wenn der TPS-Pilotwertkomparator 420 eine ”1” ausgibt, und schließlich den Zählwert ”16” als ein Rahmensynchronsignal ausgibt. Die TPS-Pilotwertspeichereinheit 410 kann durch ein Schieberegister implementiert sein, das 69 TPS-Pilotwerte speichern kann, was eins mehr ist als die entsprechenden 68 Symbole innerhalb eines Rahmens. Der TPS-Pilotwertkomparator 420 kann auch durch ein Exklusiv-ODER-Gatter implementiert sein, und der Zähler 430 kann durch einen 4-Bit-Zähler zum Zählen des bei jedem Rahmen umgewandelten Synchronisationswortes von 16 Bits (siehe obige Tabelle 3) implementiert sein.
4 ist ein Flußdiagramm zum Darstellen eines Rahmensynchronisationsverfahrens in einem digitalen Kommunikationssystem, welches das OFDM-Verfahren anwendet, gemäß der vorliegenden Erfindung.
Mit Bezug auf 4 werden im Schritt S1 In-Phase- und Quadratur-Phase-Kanalsignale eingegeben. In dem Schritt S2 wird die Phase des TPS-Pilotwertes gemäß dem im Schritt S1 eingegebenen In-Phase- und Quadratur-Phase- Kanalsignal berechnet. Im Schritt S3 wird die Phasendifferenz aus der Phase des TPS-Pilotwertes des vorhergehenden Symbols und der im Schritt S2 berechneten Phase des TPS-Pilotwertes des aktuellen Symbols erhalten. Im Schritt S4 wird die im Schritt S3 erhaltene Phasendifferenz D-BPSK demoduliert. Im Schritt S5 wird bestimmt, ob alle decodierten TPS-Pilotwerte S_n,p innerhalb eines Symbols identisch zueinander sind. Falls nicht alle decodierten TPS-Pilotwerte S_n,p identisch zueinander sind, verzweigt das Verfahren zurück zum Schritt S1. Andernfalls wird im Schritt S6 bestimmt, ob die aktuelle Position der Synchronisationswortposition aus dem Schritt S6 entspricht, indem der TPS-Pilotwert S_n-68 eines Symbols entsprechend dem vorhergehenden Rahmen mit dem TPS-Pilotwert S_n eines Symbols entsprechend dem aktuellen Rahmen verglichen wird. Im Schritt S7 wird, falls im Schritt S6 die aktuelle Position der Synchronisationswortposition entspricht, die Zahl der Symbole gezählt, und im Schritt S8 wird, falls der Zählwert gleich 16 ist, das Rahmensynchronsignal ausgegeben.
In dem Ausführungsbeispiel der vorliegenden Erfindung ist die Funktionsweise der Erfindung für den Fall des 2K-FFT-Größenmodus beschrieben worden. Das Ausführungsbeispiels kann auch für den 8K-FTT-Größenmodus angewendet werden.
Wie oben beschrieben, können das erfindungsgemäße Rahmensynchronisationsverfahren und die entsprechende Vorrichtung die Rahmensynchronisation unter Verwendung des Synchronisationswortes durchführen, das bei jedem Rahmen in einem TPS-Block invertiert ist, ohne daß die Hardware vergrößert werden müßte.

Claims

Rahmensynchronisationsverfahren zur Verwendung in einem digitalen Kommunikationssystem, welches das OFDM-Verfahren anwendet, welches dadurch gekennzeichnet ist, daß es folgende Schritte umfaßt: a) Berechnen von Phasenwerten von TPS-Pilotwerten innerhalb eines Symbols gemäß von einer Senderseite empfangenen In-Phase- und Quadratur-Phase-Kanalsignalen; b) Berechnen von Phasendifferenzen aus den Phasenwerten der TPS-Pilotwerte eines vorhergehenden Symbols und den entsprechenden Phasenwerten der TPS-Pilotwerte des aktuellen Symbols, die im Schritt a) berechnet wurden; c) Durchführen einer D-BPSK-Demodulation für die im Schritt b) erhaltene Phasendifferenz; d) Bestimmen, ob alle im Schritt c) demodulierten TPS-Pilotwerte identisch zueinander sind, und Angeben eines repräsentativen TPS-Pilotwertes eines Symbols, falls alle demodulierten TPS-Pilotwerte als identisch zueinander bestimmt werden; e) Bestimmen, ob die aktuelle Position einer Synchronisationswortposition entspricht, durch Vergleichen des repräsentativen TPS-Pilotwertes eines Symbols entsprechend dem vorhergehenden Rahmen mit dem repräsentativen TPS-Pilotwert eines Symbols entsprechend dem aktuellen Rahmen; und f) Zählen von Symbolen, falls die aktuelle Position der Synchronisationswortposition im Schritt e) entspricht, und Erzeugen eines Rahmensynchronsignals gemäß dem Zählwert.
Rahmensynchronisationsvorrichtung zur Verwendung in einem digitalen Kommunikationssystem, welches das OFDM-Verfahren anwendet, dadurch gekennzeichnet, daß sie folgendes umfaßt: Phasenberechnungsmittel (100) zum Berechnen von Phasenwerten von TPS-Pilotwerten innerhalb eines Symbols gemäß von einer Senderseite empfangenen In-Phase- und Quadratur-Phase-Kanalsignalen; D-BPSK-Dekodiermittel (200) zum Durchführen einer D-BPSK-Demodulation für die Phasenwerte der von den Phasenberechnungsmitteln gelieferten TPS-Pilotwerte und zum Ausgeben der TPS-Pilotwerte innerhalb des demodulierten Symbols; Steuersignal-Erzeugungsmittel (300), um die demodulierten TPS-Pilotwerte miteinander in Symboleinheiten zu vergleichen und ein Steuersignal gemäß dem Vergleichsergebnis auszugeben; und Rahmensynchronisationsmittel (400) zum Bestätigen einer Synchronisationswortposition durch Vergleichen des TPS-Pilotwertes eines Symbols des vorhergehenden Rahmens mit dem TPS-Pilotwert des entsprechenden Symbols des aktuellen Rahmens gemäß dem von den Steuersignal-Generationsmitteln (300) gelieferten Steuersignal, und zum Ausgeben eines Rahmensynchronsignals.
Rahmensynchronisationsvorrichtung nach Anspruch 2, bei welcher die Phasenberechnungsmittel (100) durch einen Speicher implementiert sind, in welchen die Phasenwerte der TPS-Pilotwerte entsprechend der In-Phase- und Quadratur-Phase-Kanalsignale in Form einer Nachschlagetabelle gespeichert werden.
Rahmensynchronisationsvorrichtung nach Anspruch 2 oder 3, bei welcher die D-BPSK-Decodiermittel (200) umfassen: eine Phasenspeichereinheit (210) zum Speichern der von den Phasenberechnungsmitteln (100) ausgegebenen Phasenwerte der TPS-Pilotwerte; einen Subtrahierer (220) zum Subtrahieren der Phasenwerte der TPS-Pilotwerte des vorhergehenden Symbols von den von der Phasenspeichereinheit (210) gelieferten entsprechenden Phasenwerten der TPS-Pilotwerte des aktuellen Symbols und zum Ausgeben der Phasendifferenzen; und einem D-BPSK-Demodulator (230) zum Durchführen einer D-BPSK-Demodulation für die von dem Subtrahierer (220) gelieferte Phasendifferenz und zum Ausgeben eines decodierten TPS-Pilotwertes.
Rahmensynchronisationsvorrichtung nach Anspruch 4, bei welcher die Phasenspeichereinheit (210) durch ein Schieberegister implementiert ist, das zum Speichern einer Anzahl an Phasen ausgelegt ist, die um eines größer ist als die entsprechende Anzahl der Pilotwerte innerhalb eines Symbols.
Rahmensynchronisationsvorrichtung nach einem der Ansprüche 2 bis 5, bei welcher die Steuersignal-Erzeugungsmittel (300) umfassen: eine Pilotwertspeichereinheit (310) zum Speichern der von den D-BPSK-Decodiermitteln (200) ausgegebenen decodierten TPS-Pilotwerte; und einen Pilotwertkomparator (320) zum Vergleichen der decodierten TPS-Pilotwerte miteinander, um zu bestimmen, ob alle decodierten TPS-Pilotwerte identisch zueinander sind, und zum Erzeugen eines Steuersignals entsprechend dem Vergleichsergebnis.
Rahmensynchronisationsvorrichtung nach Anspruch 6, bei welcher das von dem Pilotwertkomparator (320) ausgegebene Steuersignal die Rahmensynchronisationsmittel (400) zurücksetzt, falls nicht alle decodierten TPS-Pilotwerte identisch zueinander sind.
Rahmensynchronisationsvorrichtung nach Anspruch 6 oder 7, bei welcher die Pilotwertspeichereinheit (310) durch ein Schieberegister zum Speichern einer Anzahl an Pilotwerten innerhalb eines Symbols implementiert ist.
Rahmensynchronisationsvorrichtung nach einem der Ansprüche 2 bis 8, bei welcher die Rahmensynchronisationsmittel (400) umfassen: TPS-Pilotwertspeichereinheit (410) zum Speichern von einer Anzahl von N TPS-Pilotwerten des aktuellen Rahmens und eines TPS-Pilotwertes des vorhergehenden Rahmens, ausgegeben von den Steuersignal-Erzeugungsmitteln (300); einen TPS-Pilotwertkomparator (420) zum Vergleichen der TPS-Pilotwerte des vorhergehenden Rahmens mit den entsprechenden TPS-Pilotwerten des aktuellen Rahmens, zum Bestätigen der Synchronisationswortposition gemäß dem Vergleichsergebnis, und Ausgeben eines Steuersignals, falls die aktuelle Position der Synchronisationswortposition entspricht; und Zählmitteln (430) zum Zählen von Symboltakten gemäß dem von dem TPS-Pilotwertkomparator (420) ausgegebenen Steuersignal und zum Ausgeben eines Rahmensynchronsignals gemäß dem Zählwert.
Rahmensynchronisationsvorrichtung nach Anspruch 9, bei welcher die TPS-Pilotwertspeichereinheit (410) durch ein Schieberegister zum Speichern einer Anzahl von TPS-Pilotwerten implementiert ist, die um eins größer ist als die Anzahl der N Symbole innerhalb eines Rahmens.
Rahmensynchronisationsvorrichtung nach Anspruch 9 oder 10, bei welcher der TPS-Pilotwertkomparator (420) durch ein Exclusiv-ODER-Gatter implementiert ist.
Rahmensynchronisationsvorrichtung nach einem der Ansprüche 9 bis 11, bei welcher die Zählmittel (430) durch einen 4-Bit-Zähler implementiert sind.