DE19716044A1 - Verfahren zur Herstellung von festen Lotdepots auf Leiterplatten - Google Patents
Verfahren zur Herstellung von festen Lotdepots auf LeiterplattenInfo
- Publication number
- DE19716044A1 DE19716044A1 DE1997116044 DE19716044A DE19716044A1 DE 19716044 A1 DE19716044 A1 DE 19716044A1 DE 1997116044 DE1997116044 DE 1997116044 DE 19716044 A DE19716044 A DE 19716044A DE 19716044 A1 DE19716044 A1 DE 19716044A1
- Authority
- DE
- Germany
- Prior art keywords
- conductive layer
- layer
- solder
- conductive
- metal surfaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0514—Photodevelopable thick film, e.g. conductive or insulating paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
- H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
Die Erfindung betrifft ein Verfahren zur galvanotechnischen Herstellung von festen, planen und
gut lötfähigen Lotdepots auf Leiterplatten gemäß dem Oberbegriff des Anspruches 1.
Leiterplatten enthalten auf ihrer Oberfläche Pads (Kupferflächen), auf die unter Verwendung von
Zinn-Blei-Lot Bauelemente aufgelötet werden. Beim Aufschmelzlöten oberflächenmontierter
Bauelemente muß das notwendige Lot in Form eines Depots zur Verfügung gestellt werden.
Für die Bestückung ausgelieferte Leiterplatten bestehen aus voneinander elektrisch getrennten
metallischen Leiterzügen und Metallflächen (Pads) auf isolierendem Träger. Die Leiterzüge sind
meist durch einen Oberflächenschutz (Lötstopplack), der sich mit Ausnahme der Pads über die
gesamte Leiterplattenfläche zieht, geschützt. Auf die Pads werden oberflächenmontierte
Bauelemente unter Verwendung von Zinn-Blei-Lot durch Aufschmelzlöten aufgelötet (Montage).
Dazu muß die erforderliche Lotmenge durch ein vorher auf die Pads aufgebrachtes Lotdepot zur
Verfügung gestellt werden. Diese Lotdepots müssen definierte Abmessungen und insbesondere
eine relativ große Höhe haben. Weiterhin müssen die Oberflächen plan sein, damit das
aufschmelzende Lot beim Löten die Bauelementanschlüsse umschließt, denn Lot bildet beim
Aufschmelzen eine kugelförmige Oberfläche auf Grund der Oberflächenspannung aus. Das Depot
wird dadurch höher. Aus diesem Grund sind vor der Montage aufgeschmolzene Lotdepots oder
schmelzflüssig aufgebrachtes Lot nicht geeignet.
Zu den bekannten Verfahren zur Herstellung dieser Lotdepots zählt der Sieb- oder
Schablonendruck von Lotpasten. Dieses Verfahren wird derzeit weitestgehend angewendet. Es
werden zwar plane Depots erzeugt, die jedoch nicht fest sind und damit durch mechanische
Beanspruchung zerstört werden können. Damit muß der Anwender diesen Arbeitsgang
unmittelbar vor dem Montageprozeß ausführen. Angestrebt werden deshalb feste Lotdepots, die
vom Leiterplattenhersteller vorkonfektioniert geliefert werden. Weiterhin ist der Sieb- oder
Schablonendruck für Feinstruktur-Anwendungen nicht mehr präzise genug. Durch seitlich unter
dem Sieb oder der Schablone austretendes Lot oder durch beim Aufsetzen der Bauelemente
verdrücktes Lot können Lotperlen auf der isolierten Oberfläche oder Kurzschlüsse entstehen, die
die Qualität der Leiterplatten verringern.
Verfahren zum Planieren aufgeschmolzener Lotdepots sind bekannt. In durch eine zusätzliche
wieder entfernbare Resistschicht hergestellte Kavitäten wird Lot (als Paste oder schmelzflüssig)
eingebracht (EP 0 487 782), aufgeschmolzen und durch einen Walzvorgang planiert (EP 0 681 416
). Das Verfahren ist kompliziert, nicht zuverlässig genug und ebenfalls nur bedingt für feine
Strukturen verwendbar. Auch das Formen mittels Matrizen (EP 0540 497) oder das Anpressen
von gestanzten Lotfolien (DE 195 35 622) findet Anwendung, ist jedoch für feine Strukturen
nicht anwendbar. Durch den Walzvorgang werden Oxide gebildet und in die Oberfläche
eingearbeitet, wodurch die Lötfähigkeit beeinträchtigt wird.
Weiterhin ist der galvanische Auftrag fester dicker Lotschichten auf die Pads bekannt. Dies ist ein
wirtschaftlich günstigstes Verfahren zur Herstellung relativ dicker Metallschichten. In der DE 43 07 784
wird dieses Verfahren eingesetzt. Bei diesem Verfahren wird die galvanische
Lotabscheidung bereits in einer Vorstufe im Leiterplattenherstellungsprozesses, wenn die leitende
Kupferkaschierung noch vorhanden ist, durchgeführt. Danach wird aber das aufgebrachte
Lotdepot im weiteren Leiterplattenherstellungsprozeß durch die nachfolgen den Arbeitsschritte,
insbesondere den Ätzprozeß chemisch und durch die Aushärtung des Lötstopplackes
(Oberflächenschutz) thermisch stark korrodiert. Ergebnis ist eine schlechte Lötbarkeit.
Insbesondere durch die geforderte Höhe der Beschichtung und die Materialmenge, können
bekannte chemische stromlose Abscheidungsverfähren durch z. B. Ladungsaustausch nicht
Anwendung finden, da nur geringe Materialmengen abgeschieden werden können. Lediglich die
galvanisierte Abscheidung mittels Strom ist produktiv genug, um feste Lotdepots ausreichender
Höhe mit planer Oberfläche herzustellen.
Es ist außerdem bekannt, Kunststoffflächen galvanisch mit einer Metallschicht zu versehen. Dazu
werden diese Flächen herkömmlich mit leitfähigen Materialien beschichtet, auf die dann
galvanisiert werden kann. Bekannt sind Beschichtungen mit Graphit oder Ruß, mit intrinsisch
leitfähigen Polymeren (DE 42 27 836 oder DE 195 02 988), mit Metallic-Grundlack (PS 36 37
088). Diese Schichten können auch maskiert werden, damit eine selektive Beschichtung erfolgen
kann (PS 36 37 088). Diese Verfahren dienen jedoch dazu, die nichtleitenden Flächen galvanisch
zu beschichten. Meist verbleibt die leitfähige Beschichtung oder ein Teil eines zusammengesetzten
Lackes (PS 36 37 088) unter der aufzugalvanisierenden Metallschicht als Haftvermittler. Die
Leitfähigkeit dieser aufgebrachten Materialien ist meist für die Stromleitung für eine galvanische
Abscheidung zu gering.
Der vorliegenden Erfindung liegt nun die Aufgabe zugrunde, eine kostengünstige strukturierte
galvanische Abscheidung von festen, planen und gut lötfähigen Lotdepots mittels elektrischem
Strom auf bereits strukturierten Leiterplatten zu ermöglichen. Um die abgeschiedenen
Metallschichten jedoch durch nachfolgende chemische und thermische Prozesse wenig zu
schädigen, muß die Abscheidung möglichst als letzter Arbeitsgang vor der Montage erfolgen. In
diesem Bearbeitungszustand sind die Pads auf der Leiterplatte nicht mehr elektrisch miteinander
verbunden, wodurch die galvanische Abscheidung mittels Strom ungeeignet erscheint.
Erfindungsgemäß wird die Aufgabe durch die im Anspruch 1 angegebenen Verfahrensschritte
gelöst. Vorteilhafte Varianten des Verfahrens ergeben sich aus den Unteransprüchen.
Auf die gesamte Oberfläche der strukturierten und mit Lötstopplack abgedeckten Leiterplatte
wird eine zusätzliche leitfähige Schicht aufgebracht. Diese Leitschicht kann aus reinem Metall
bestehen (z. B. eine aufgesputterte Al-Schicht, eine chemisch/fremdstromlos nach bekanntem
Verfahren aufgebrachte Kupferschicht) oder aus einem gut leitfähigen Polymer (z. B. Polymerlack
oder fotostrukturierbarer Lack, der mit Metallpulver oder leitfähigen anorganischen oder
organischen Verbindungen gefüllt ist oder ein intrinsisch leitfähiges Polymer hoher Leitfähigkeit)
oder einem sandwichartigen Verbund einer reinen Polymerfolie (z. B. Fotoresist) mit einer
leitfähigen Schicht (z. B. metallgefülltes Polymer) bestehen. Die Sandwichfolie wird dann mit der
leitfähigen Seite auf die Isolier- und Metallflächen auflaminiert.
Diese temporäre Leitschicht wird mit einer strukturierbaren Abdeckung (temporärer
Lackabdeckung) versehen, damit sie bei dem nachfolgenden Galvanikprozeß nicht mit beschichtet
wird. Die Strukturierung kann durch strukturierten Auftrag (Siebdruck o. ä.) oder durch
fotolithografische Prozesse eines üblichen Fotolackes erfolgen. Die Pads bleiben frei oder werden
durch fotolithografische Bearbeitung (Belichten, Entwickeln) der Abdeckung freigelegt. Diese
Abdeckung braucht nicht zu erfolgen, wenn die Leitschicht auf Grund ihres Aufbaues (Sand
wich-Aufbau) oberflächlich nicht leitfähig ist.
Auf den freigelegten Metallflächen wird die temporäre Leitschicht von den Pads so entlernt, daß
nur die Ränder des Pads elektrisch kontaktiert werden, die Padfläche jedoch frei von
Fremdschichten ist. Das kann erfindungsgemäß dadurch erfolgen, daß die Leitschicht selbst
fotolithografisch bearbeitbar und damit bereits mit belichtet und entwickelt wird (Leitmaterial
gemischt mit fotostrukturierbarem Lack) oder leicht löslich oder ätzbar ist.
In die entstandenen Kavitäten werden galvanotechnisch aus einem Elektrolyten unter
Verwendung der temporalen Leitschicht zur Stromübertragung auf die damit kathodisch
geschalteten Pads nach üblichem Verfahren eine oder mehrere Schichten der aufzutragenden
Metalle oder sonstige durch galvanische Verfahren abscheidbare Materialien abgeschieden. Damit
entsteht das feste Lotdepot.
Die temporäre Lackabdeckung und die temporäre Leitschicht werden durch milde Verfahren
wieder entfernt. Die Oberfläche der Leiterplatte, insbesondere der vorhandene Oberflächenschutz
wird nicht verändert. Die so behandelte Leiterplatte wird dann direkt ohne weitere Behandlung
ihrer Bestimmung zugeführt.
Im Gegensatz zu den bekannten Lösungen können mit dem erfindungsgemäßen Verfahren feste
Lotdepots hergestellt werden, die eine plane Oberfläche besitzen, die durch nur geringe chemische
und thermische Beanspruchung wenig verändert ist, so daß die gute Lötfähigkeit erhalten bleibt.
Weiterhin zeichnet sich das Verfahren durch wenige Arbeitsschritte (fotolithografische
Strukturierung und Galvanisierung) aus. Das Verfahren ist auch geeignet, andere galvanisch
herstellbare Materialaufbauten auf vereinzelt liegenden Metallflächen zu realisieren.
Durch die Strukturierung können auch Metallflächen, die nicht beschichtet werden sollen (zum
Bonden vorbereitete Flächen, Durchkontaktierungen) und nicht durch den Oberflächenschutz
geschützt sind, unbeschichtet bleiben.
Die Erfindung wird zunächst nachstehend anhand der Zeichnung erläutert:
In den Fig. 1-6 wird die Abfolge des erfindungsgemäßen Verfahrens bis zum Vorliegen der
erfindungsgemäßen Leiterplatte dargestellt.
Fig. 1 zeigt zunächst eine typische Leiterplatte, auf der die zu galvanisierenden Metallflächen
(Pads) für die Aufnahme der Lotdepots (1) und nicht zu galvanisierende Metallflächen (2) bzw.
Leitezüge (3) dargestellt sind. Die nicht zu galvanisierenden Metallflächen sind schon durch einen
Oberflächenschutz (Lötstopplack) abgedeckt.
Fig. 2 zeigt diese Leiterplatte im Querschnitt mit den vorhandenen Pads aus Kupfer (1) und dem
Lötstopplack (4), sowie dem isolierenden Träger (Basismaterial) (5) der Leiterplatte.
Fig. 3 stellt den ganzflächigen Auftrag der temporären Leitschicht (6) auf die Oberfläche der
Trägerplatte und die aufgetragene temporäre Lackabdeckung (7) dar. Beide Schichten können
nacheinander oder auch im Verbund miteinander auf die Oberfläche aufgebracht werden. Im
letzteren Falle muß die Leitschicht so verformbar sein, daß sie an den Kanten des
Oberflächenschutzes nicht reißt. Wird im Siebdruck oder einem ähnlichen strukturierten
Auftragsverfahren die temporäre Lackabdeckung (7) aufgebracht, ist sie dann bereits wie in Fig. 4
strukturiert.
In Fig. 4 ist die temporäre Lackabdeckung (7) strukturiert und die Leitschicht (6) von den zu
beschichtenden Pads (1) entfernt. Die Strukturierung kann fotolithografisch erfolgen (wenn der
Auftrag nicht bereits durch Siebdruck strukturiert erfolgt ist). Bei der fotolithografischen
Strukturierung wird die temporäre Lackabdeckung so mit UV-Licht durch eine Fotovorlage
belichtet, daß durch nachfolgende Entwicklung die zu galvanisierenden Flächen freigelegt werden.
Es entstehen Kavitäten, in die später die Lotdepots eingebracht werden. Metallflächen oder Teile
davon, die nicht galvanisch beschichtet werden sollen (2), bleiben bedeckt, wenn dies bei der
Belichtung berücksichtigt wird. Wird insbesondere die Fotovorlage so gestaltet, daß ein schmaler
Randbereich des Pads bedeckt bleibt, ist gewährleistet, daß die temporäre Leitschicht stets auf der
Metallfläche endet. Ist dies nicht der Fall, können dort, wo die temporäre Leitschicht keinen
Kontakt mit Metallflächen hat, vagabundierende Beschichtungen an den Flanken der Metallschicht
auf den Isoliermaterialien oder dem Oberflächenschutz entstehen, die zwar mechanisch (weil nicht
haftfest) entfernt werden können, jedoch zusätzlichen Aufwand erfordern. Durch überstehende
temporäre Lackabdecktung wird auch vermieden, daß beim Entfernen der temporären Leitschicht
von der Metallfläche die elektrische Leitung an den Flanken mit zerstört wird.
Fig. 5 stellt die galvanische Abscheidung der Zinn-Blei-Legierung bzw. des Lotdepots (8) in die
Kavitäten dar. Die galvanische Abscheidung kann über den Rand der Abdeckung hinaus erfolgen,
jedoch muß dann mit seitlichem Überwachsen gerechnet werden. Die mögliche Höhe der
Beschichtung richtet sich nach der Dicke der temporären Lackabdeckung und dem auf Grund der
Feinstruktur (Nähe benachbarter Metallflächen) möglichen seitlichen Überhang. An Stelle eines
Metalles oder einer Metallegierung (Zinn/Blei-Lot für Reflow-Lötverfahren) kann auch ein
sandwichartiger Metallaufbau aus verschiedenen galvanischen abscheidbaren Materialien in die
Kavitäten eingebracht werden, wie z. B. ein Aufbau aus Kupfer mit oberflächlicher Nickel-Gold
Abscheidung als Bondfläche oder palladiumbeschichtete Kontakte.
Fig. 6 stellt die fertige Leiterplatte im Querschnitt dar. Die temporäre Lackabdeckung (7) und die
temporäre Leitschicht (6) würden rückstandslos entfernt. Auf Grund der Herstellung ist die
Oberfläche der aufgebrachten Metallschicht an der Oberfläche plan. Sie eignet sich besonders gut
zum optimalen Aufsetzen vielpoliger SMD-Bauelemente, die dann durch Reflow-Löten
kontaktiert werden sollen. Die Oberfläche des Lotdepots (8) ist chemisch und thermisch nahezu
unbeeinflußt, da nach der galvanischen Abscheidung lediglich das Strippen der temporären
Lackabdeckung und der temporalen Leitschicht erfolgt. Dieses Strippen kann in milden Strippern
erfolgen. Die temporäre Leitschicht kann dabei in einem Arbeitsgang mit entlernt werden, wenn
das Bindemittel oder die Schicht in dem gleichen Strippmittel entfernbar ist. Eine dünne
Metallschicht aus Aluminium kann z. B. mit Hilfe verdünnter Saure oder Lauge, die wenig
schädigend wirkt und nur kurzzeitig verwendet werden muß, entfernt werden. Eine thermische
Belastung, wie sie beim Aushärten von Lötstopplack oder ähnlichem Oberflächenschutz entsteht,
entfällt im Gegensatz zu anderen Verfahren, da dieser Oberflächenschutz vor und nicht nach der
galvanischen Lotdepotherstellung angebracht werden kann.
Nachfolgend wird die Erfindung anhand von Ausführungsbeispielen noch näher erläutert.
Auf die ganze Oberfläche einer strukturierten und mit Lötstopplack beschichtete Leiterplatte, die
noch nicht beschnitten, also noch mit Galvanorand (ein Kupferstreifen, der beim
Herstellungsprozeß der Leiterplatte benötigt wird) versehen ist, wird eine Aluminiumschicht als
temporäre Leitschicht (6) von 1 µm Dicke mit üblichem Verfahren im Vakuum aufgesputtert.
Darauf wird ein sehr flexibler Fotofestresist als temporäre Lackabdeckung (7) laminiert, dieser
Festresist wird mittels UV-Licht durch eine positive Fotoschablone belichtet. Beim Entwickeln
mit 1%-iger Sodalösung löst sich der Festresist an den unbelichteten Stellen, über den Pads (1),
und gleichzeitig löst sich die dünne Aluminiumschicht. Jetzt wird mit 4 A/dm2, bezogen auf die
frei liegenden Padflächen, aus einem sulfonsaurem Zinn-Blei-Elektrolyten 30 min galvanisiert.
Dabei wird der Strom über den Galvanorand der Leiterplatte und die Al-Schicht auf die Pads
geführt. Dadurch entstehen ca. 60 µm dicke Zinn-Blei-Depots (8). Der Fotolack wird mit
5%-iger Natronlauge entfernt (gestrippt). Dabei löst sich die dünne Aluminiumschicht gleichzeitig mit
auf. Die so gefertigte Leiterplatte wird gereinigt (Spülen mit Wasser) und getrocknet. Sie kann
sofort mit Bauelementen belegt und mit Hilfe eines milden Flußmittels durch Aufschmelzen
gelötet werden.
Auf die ganze Oberfläche einer strukturierten und mit Lötstopplack beschichteten Leiterplatte
wird ein speziell präparierter Fotofestresist als temporäre Lackabdeckung (7) laminiert, der auf
seiner Unterseite eine leitfähige Schicht (temporäre Leitschicht (6)) eines feinkörnigen
Silberpulvers in Fotolack gebunden enthält. Diese so vorbereitete Oberfläche wird mittels
UV-Licht durch eine Fotoschablone belichtet und in einem üblichen Entwickler (z. B. 1-%ige
Sodalösung) entwickelt. Dabei lösen sich über den Pads (1), die mit Lotdepot (8) beschichtet
werden sollen, die Resistschicht (7), der Fotolack und damit wird das Silberpulver
abgeschwemmt. Danach wird in einem Zinn-Bleielektrolyten auf Fluoroboratbasis solange
galvanisiert, bis die gewünschte Lotdepothöhe erreicht wird. In einem zweiten galvanischen
Schritt kann noch eine lötvermittelnde Schutzschicht, z. B. Reinzinn abgeschieden werden.
Fotoresist und Fotolack werden mittels Lauge abgelöst (gestrippt), das Silberpulver
abgeschwemmt. Diese Leiterplatte kann nach dem Spülen und Trocknen sofort in üblicher Weise
mit Bauelementen bestückt werden. Durch die Verwendung des speziell präparierten
Fotofestresistes wird der Verfahrensaufwand beträchtlich gesenkt.
Vorgehensweise wie in Beispiel 2, jedoch wird statt des speziell präparierten Fotofestresistes ein
mit Metallpulver gefüllter Fotolack auf die Leiterplatte aufgegossen. Während des
Trocknungsprozesses sinken die Metallteilchen im Lack, so daß eine leitfähige Schicht (temporäre
Leitschicht (6)) zur elektrischen Kontaktierung der Pads (1) entsteht, die Oberfläche des
gehärteten Lackes (temporäre Lackabdeckung (7)) jedoch nicht galvanisierfähig ist. Es wird in der
beschriebenen Form belichtet, entwickelt und galvanisiert. Durch einen milden Fotolackstripper
wird die Lackschicht und damit auch das Metallpulver entfernt, die Leiterplatte gereinigt und
getrocknet.
Claims (4)
1. Verfahren zur Herstellung fester, gut lötfähiger und planer Lotdepots (8) auf Leiterplatten mit
voneinander getrennten freiliegenden metallischen Leiterzügen (3) und Metallflächen (1, 2), die
ihrerseits auf einem isolierenden Träger (5) angeordnet sind und einen Oberflächenschutz (4) für
die nicht zu behandelnden Metallflächen aufweisen, indem die Lotdepots (8) galvanisch mittels
Strom abgeschieden werden, dadurch gekennzeichnet, daß
- a) auf der gesamten Oberfläche einschließlich der freiliegenden Metallflächen eine zusätzliche leit fähige Schicht (6) aufgebracht wird,
- b) die zusätzliche leitfähige Schicht (6) mit einer strukturierbaren Abdeckung (7) versehen wird,
- c) die mit Lotdepots (8) zu versehenden Metallflächen (1) von der strukturierbaren Abdeckung (7) und der zusätzlichen leitfähigen Schicht (6) befreit werden, wobei die leitfähige Schicht so ent fernt wird, daß die Ränder der mit Lotdepots (8) zu versehenden Metallflächen (1) mit der leitfä higen Schicht (6) kontaktiert bleiben,
- d) in den bei Schritt c) gebildeten Kavitäten galvanotechnisch unter Verwendung der leitfähigen Schicht (6) ein oder mehrere Schichten aufzutragender galvanisch abscheidbarer Materialien ab geschieden werden und
- e) die strukturierbare Abdeckung (7) und die leitfähige Schicht (6) von der Leiterplatte entfernt werden, wobei die Lotdepots (8) auf den Metallflächen verbleiben.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schritte a) und b) in einem ge
meinsamen Schritt erfolgen, indem auf die gesamte Oberfläche ein Gemisch aus einem foto
strukturierbaren Polymer und einem Leitmaterial aufgebracht wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß auf die gesamte Oberfläche ein
Schicht-Verbund aus leitfähigem Material (6) und einer strukturierbaren Abdeckung (7) aufge
bracht wird, wobei die leitfähige Schicht (6) mit den metallischen Flächen kontaktiert wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als leitfähige Schicht (6) eine Me
tallschicht, eine leitfähige Polymerschicht oder eine mit einem leitfähigen Material gefüllte Po
lymerschicht verwendet wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1997116044 DE19716044C2 (de) | 1997-04-17 | 1997-04-17 | Verfahren zum selektiven galvanischen Aufbringen von Lotdepots auf Leiterplatten |
DE1998120345 DE19820345C2 (de) | 1997-04-17 | 1998-05-07 | Verfahren zum selektiven galvanischen Aufbringen von Lotdepots auf Leiterplatten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1997116044 DE19716044C2 (de) | 1997-04-17 | 1997-04-17 | Verfahren zum selektiven galvanischen Aufbringen von Lotdepots auf Leiterplatten |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19716044A1 true DE19716044A1 (de) | 1998-10-22 |
DE19716044C2 DE19716044C2 (de) | 1999-04-08 |
Family
ID=7826784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1997116044 Expired - Fee Related DE19716044C2 (de) | 1997-04-17 | 1997-04-17 | Verfahren zum selektiven galvanischen Aufbringen von Lotdepots auf Leiterplatten |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19716044C2 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1213758A1 (de) * | 2000-12-11 | 2002-06-12 | STMicroelectronics S.r.l. | Verfahren zur Herstellung von Zwischenverbindungen in Halbleitervorrichtungen |
EP1322146A1 (de) * | 2001-12-18 | 2003-06-25 | Phoenix Precision Technology Corporation | Methode zur elektrochemische Abscheidung von Lötbällen auf eine organische Leiterplatte |
US6622907B2 (en) | 2002-02-19 | 2003-09-23 | International Business Machines Corporation | Sacrificial seed layer process for forming C4 solder bumps |
EP1357588A1 (de) * | 2002-04-23 | 2003-10-29 | Phoenix Precision Technology Corporation | Substrat mit Ni/Au-plattierten elektrischen Kontaken und ihre Herstellungsmethode |
US8294031B2 (en) | 2009-01-30 | 2012-10-23 | Continental Automotive Gmbh | Solder resist coating for rigid-flex circuit boards and method of producing the solder resist coating |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0487782A1 (de) * | 1990-11-30 | 1992-06-03 | Siemens Aktiengesellschaft | Verfahren zum Beloten von Leiterplatten |
EP0540497A2 (de) * | 1991-10-29 | 1993-05-05 | Alcatel Austria Aktiengesellschaft | Verfahren zur Herstellung fester Lotbeschichtungen |
DE4227836A1 (de) * | 1992-08-20 | 1994-05-05 | Atotech Deutschland Gmbh | Verfahren zur Metallisierung von Nichtleitern und die Verwendung einer sauren Lösung |
DE4307784A1 (de) * | 1993-03-12 | 1994-09-15 | Korsten & Goossens Gue | Verfahren zum Herstellen von mit Pads versehenen Leiterplatten für die SMD-Bestückung |
EP0681416A2 (de) * | 1994-05-06 | 1995-11-08 | Seiko Epson Corporation | Leiterplatte und Verfahren zur Verbindung von elektronischen Teilen |
DE19502988A1 (de) * | 1995-01-31 | 1996-08-08 | Univ Dresden Tech | Verfahren zur galvanischen Beschichtung von Polymeroberflächen |
EP0726698A2 (de) * | 1995-02-13 | 1996-08-14 | International Business Machines Corporation | Verfahren zum selektiven Auftragen von Lötmetall auf Schaltungspackungen |
-
1997
- 1997-04-17 DE DE1997116044 patent/DE19716044C2/de not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0487782A1 (de) * | 1990-11-30 | 1992-06-03 | Siemens Aktiengesellschaft | Verfahren zum Beloten von Leiterplatten |
EP0540497A2 (de) * | 1991-10-29 | 1993-05-05 | Alcatel Austria Aktiengesellschaft | Verfahren zur Herstellung fester Lotbeschichtungen |
DE4227836A1 (de) * | 1992-08-20 | 1994-05-05 | Atotech Deutschland Gmbh | Verfahren zur Metallisierung von Nichtleitern und die Verwendung einer sauren Lösung |
DE4307784A1 (de) * | 1993-03-12 | 1994-09-15 | Korsten & Goossens Gue | Verfahren zum Herstellen von mit Pads versehenen Leiterplatten für die SMD-Bestückung |
EP0681416A2 (de) * | 1994-05-06 | 1995-11-08 | Seiko Epson Corporation | Leiterplatte und Verfahren zur Verbindung von elektronischen Teilen |
DE19502988A1 (de) * | 1995-01-31 | 1996-08-08 | Univ Dresden Tech | Verfahren zur galvanischen Beschichtung von Polymeroberflächen |
EP0726698A2 (de) * | 1995-02-13 | 1996-08-14 | International Business Machines Corporation | Verfahren zum selektiven Auftragen von Lötmetall auf Schaltungspackungen |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1213758A1 (de) * | 2000-12-11 | 2002-06-12 | STMicroelectronics S.r.l. | Verfahren zur Herstellung von Zwischenverbindungen in Halbleitervorrichtungen |
US6475898B2 (en) | 2000-12-11 | 2002-11-05 | Stmicroelectronics S.R.L. | Method of forming interconnectings in semiconductor devices |
EP1322146A1 (de) * | 2001-12-18 | 2003-06-25 | Phoenix Precision Technology Corporation | Methode zur elektrochemische Abscheidung von Lötbällen auf eine organische Leiterplatte |
US6622907B2 (en) | 2002-02-19 | 2003-09-23 | International Business Machines Corporation | Sacrificial seed layer process for forming C4 solder bumps |
EP1357588A1 (de) * | 2002-04-23 | 2003-10-29 | Phoenix Precision Technology Corporation | Substrat mit Ni/Au-plattierten elektrischen Kontaken und ihre Herstellungsmethode |
US8294031B2 (en) | 2009-01-30 | 2012-10-23 | Continental Automotive Gmbh | Solder resist coating for rigid-flex circuit boards and method of producing the solder resist coating |
Also Published As
Publication number | Publication date |
---|---|
DE19716044C2 (de) | 1999-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2856954C2 (de) | ||
DE4125879C2 (de) | Leiterplatten und Verfahren zu ihrer Herstellung | |
DE2064861C3 (de) | Verfahren zur Herstellung von gedruckten Schaltkarten. Ausscheidung in: 2065346 und 2065347 und 2065348 und 2065349 | |
DE10148120B4 (de) | Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers | |
US6015482A (en) | Printed circuit manufacturing process using tin-nickel plating | |
DE1521436A1 (de) | Verfahren zum Herstellen von metallisierten Wandungen von Durchbruechen in elektrisch isolierenden Materialien | |
DE2728465A1 (de) | Verfahren zur herstellung von elektrisch leitenden und loetbaren anordnungen | |
DE69934379T2 (de) | Verbundmaterial zur Verwendung in der Herstellung von gedruckten Leiterplatten | |
DE3700912C2 (de) | ||
DE3008143C2 (de) | Verfahren zum Herstellen von gedruckten Leiterplatten mit Lochungen, deren Wandungen metallisiert sind | |
DE3008434C2 (de) | ||
DE60130412T2 (de) | System und Verfahren zur Erzeugung von Hochspannungswiderstandsfähigkeit zwischen den nachgiebigen Stiften eines Steckverbinders mit hoher Kontaktdichte | |
DE19716044C2 (de) | Verfahren zum selektiven galvanischen Aufbringen von Lotdepots auf Leiterplatten | |
US20010050179A1 (en) | Single bath electrodeposition | |
CA1258717A (en) | Method for manufacture of printed circuit boards | |
DE19511553C2 (de) | Verfahren zur Erzeugung elektrisch leitfähiger Strukturen, eine nach dem Verfahren erhaltene elektrisch leitfähige Struktur sowie Kombination zur Erzeugung elektrisch leitfähiger Strukturen | |
EP1163827A1 (de) | Verfahren zum erzeugen von lötfähigen und funktionellen oberflächen auf schaltungsträgern | |
EP0030335A2 (de) | Elektrische Leiterplatte | |
DE10124047A1 (de) | Elektronische Bauteile mit Halbleiterchips und Systemträger und Verfahren zur Herstellung derselben | |
DE3006117C2 (de) | Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen | |
WO2006000291A1 (de) | Verfahren zur herstellung einer keramischen leiterplatte | |
EP0249834A2 (de) | Herstellung von Feinstrukturen für die Halbleiterkontaktierung | |
DE19820345C2 (de) | Verfahren zum selektiven galvanischen Aufbringen von Lotdepots auf Leiterplatten | |
DE112011101006T5 (de) | Leiterplatte mit Aluminium-Leiterbahnen, auf die eine lötbare Schicht aus Material aufgebracht ist | |
DE3623505C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
AG | Has addition no. |
Ref country code: DE Ref document number: 19820345 Format of ref document f/p: P |
|
AG | Has addition no. |
Ref country code: DE Ref document number: 19820345 Format of ref document f/p: P |
|
8339 | Ceased/non-payment of the annual fee |