DE19649177A1 - Verfahren zum Reduzieren der Anzeigeverriegelung in digitalen Oszilloskopen oder logischen Analysatoren unter Verwendung von Zwischenerfassungs-Zittertechniken - Google Patents
Verfahren zum Reduzieren der Anzeigeverriegelung in digitalen Oszilloskopen oder logischen Analysatoren unter Verwendung von Zwischenerfassungs-ZittertechnikenInfo
- Publication number
- DE19649177A1 DE19649177A1 DE19649177A DE19649177A DE19649177A1 DE 19649177 A1 DE19649177 A1 DE 19649177A1 DE 19649177 A DE19649177 A DE 19649177A DE 19649177 A DE19649177 A DE 19649177A DE 19649177 A1 DE19649177 A1 DE 19649177A1
- Authority
- DE
- Germany
- Prior art keywords
- trigger
- procurement
- cycle
- time delay
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/20—Cathode-ray oscilloscopes
- G01R13/22—Circuits therefor
- G01R13/34—Circuits for representing a single waveform by sampling, e.g. for very high frequencies
- G01R13/345—Circuits for representing a single waveform by sampling, e.g. for very high frequencies for displaying sampled signals by using digital processors by intermediate A.D. and D.A. convertors (control circuits for CRT indicators)
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/20—Cathode-ray oscilloscopes
- G01R13/22—Circuits therefor
- G01R13/32—Circuits for displaying non-recurrent functions such as transients; Circuits for triggering; Circuits for synchronisation; Circuits for time-base expansion
Description
Die vorliegende Erfindung bezieht sich auf digitale Oszil
loskope und logische Analysatoren. Insbesondere bietet die
Erfindung eine Möglichkeit des Reduzierens einer "Anzeige
verriegelung", bei der digitale Oszilloskope oder logische
Analysatoren eine Phase eines Mehrphasensignals unter Aus
schluß der anderen Phasen anzeigen können.
Ein typisches digitales Oszilloskop oder ein logischer Ana
lysator machen ihren Auslöser bereit, und beschaffen nach
folgend abgetastete Daten, bis der Auslöserpunkt gefunden
wurde und alle Abtastwerte, die angezeigt werden sollen, ge
speichert wurden. Dieses Verfahren wird als der Beschaffungs
zyklus ("ACQ"; ACQ = acquire cycle) bezeichnet. Nachfolgend
berechnet das Gerät, welche der beschafften Punkte angezeigt
werden sollen, und wo dieselben auf dem Bildschirm anzuzei
gen sind. Dieses Verfahren wird als Entladungszyklus ("un
load" cycle) bezeichnet. Häufig ist die Zeit von dem Zeit
punkt, zu dem ein Auslöser gefunden wird, bis zu dem Ende
des Entladungszyklusses vernünftigerweise konstant. Dies ist
der Fall, da die Berechnungen, die für einen gegebenen Aus
löser erforderlich sind, und die Anzahl von Punkten, die in
dem Entladungszyklus zu dem Bildschirm übertragen werden
müssen, meistens jedesmal die gleichen sind. Wenn die näch
ste Beschaffung eine feste Zeitperiode nach dem vorherigen
Entladungszyklus beginnt, wird die Zeit von dem vorherigen
Auslöser zu der Zeit, zu der das System für den nächsten
Auslöser bereit gemacht wird, ebenfalls sinnvollerweise kon
stant sein. Diese Situation kann zu einer "Anzeigeverriege
lung" führen. Eine Anzeigeverriegelung ist eine Situation,
in der die Anzeige des Geräts auf eine spezielle Phase des
Signals "verriegelt", während möglicherweise andere fehlen.
Es sei beispielsweise ein Signal betrachtet, das aus zwei
Gruppen von Pulsen besteht, die um 75 µs voneinander beab
standet sind, welche alle 200 µs wieder auftreten. Die erste
Gruppe besteht aus zwei Pulsen, die zweite Gruppe aus drei.
Es sei nun ein Gerät betrachtet, das etwa alle 150 µs eine
Beschaffung abschließt und seinen Auslöser neu bereit ge
macht. Das Gerät wird eine "Anzeigeverriegelung durchführen"
und nur die erste Gruppe von Pulsen zeigen. Dies vermittelt
dem Benutzer den Eindruck, daß das Signal nur aus Gruppen
besteht, die zwei Pulse aufweisen. Die "Anzeigeverriegelung"
tritt auf, da, sobald das System auf den ersten Satz von
Pulsen ausgelöst hat, dasselbe nicht in der Lage ist, den
zweiten Satz von Pulsen abzutasten, da es während des Ent
ladungszyklusses beschäftigt ist und der Auslöser nicht be
reit gemacht ist. Zu der Zeit, zu der der Auslöser jedesmal
neu bereit gemacht wird, ist der Satz von drei Pulsen vor
bei, wobei das Ereignis, das das Gerät auslösen wird, der
nächste Satz von zwei Pulsen ist. Daher wird stets nur der
Satz von zwei Pulsen angezeigt.
Es ist die Aufgabe der vorliegenden Erfindung, Verfahren zum
Reduzieren des Auftretens der oben beschriebenen Anzeigever
riegelungen in einem Gerät, das Beschaffungszyklen aufweist,
zu schaffen.
Diese Aufgabe wird durch Verfahren gemäß den Ansprüchen 1,
4, 6 und 8 gelöst.
Die vorliegende Erfindung reduziert eine Anzeigeverriegelung
durch das Einführen einer nicht-konstanten Zeitverzögerung
für jeden Beschaffungszyklus. Diese Zeitverzögerung kann
durch Zufallsverfahren bestimmt werden, oder einem vorbe
stimmten Algorithmus folgen. Der verringerte Durchsatz des
Geräts, der durch das Einführen dieser Zeitverzögerung be
wirkt wird, kann durch das abwechselnde Speichern beschaff
ter Daten in zwei Beschaffungsspeichern minimiert werden.
Die Anzeigeverriegelung kann ferner durch das Zurückweisen
ausgewählter Auslöser reduziert werden. Die Daten, die von
diesen ausgewählten Auslösern beschafft werden, werden nicht
für eine Anzeige durch das Gerät verarbeitet. Die Auslöser,
deren Daten nicht für eine Anzeige verarbeitet werden, kön
nen zufällig ausgewählt werden, oder können durch einen vor
bestimmten Algorithmus ausgewählt werden. Das Zurückweisen
von Auslösern und die Hinzufügung einer nicht-konstanten
Zeitverzögerung können einzeln oder in Kombination verwendet
werden, um die Anzeigeverriegelung zu reduzieren.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung
werden nachfolgend bezugnehmend auf die beiliegenden Zeich
nungen näher erläutert. Es zeigen:
Fig. 1 ein Zeitdiagramm, das die Einführung einer zufällig
ausgewählten Zeitverzögerung darstellt;
Fig. 2 ein Flußdiagramm, das die Schritte für einen Be
schaffungszyklus mit einer eingeführten Zeitverzö
gerung zeigt;
Fig. 3 ein Zeitdiagramm, das die Einführung einer Zeitver
zögerung zeigt, wobei zwei Beschaffungsspeicher
verwendet sind, um den Systemdurchsatz beizubehal
ten;
Fig. 4 ein Zeitdiagramm, das die Zurückweisung von Auslö
sern zeigt;
Fig. 5 ein Flußdiagramm, das die Schritte für einen Be
schaffungszyklus mit der Zurückweisung von Auslö
sern zeigt;
Fig. 6 ein Zeitdiagramm, das die Kombination des Einfüh
rens einer Zeitverzögerung und des Zurückweisens
von Auslösern zeigt;
Fig. 7 ein Flußdiagramm, das die Schritte für einen Be
schaffungszyklus mit der Kombination des Einführens
einer Zeitverzögerung und des Zurückweisens von
Auslösern zeigt; und
Fig. 8 ein Flußdiagramm, das die Schritte des Einführens
einer Zeitverzögerung und die Verwendung von zwei
Beschaffungsspeichern, um den Systemdurchsatz bei
zubehalten, zeigt.
Die vorliegende Erfindung wird bezüglich einer Anzahl unter
schiedlicher Ausführungsbeispiele beschrieben. Das bevorzug
te Ausführungsbeispiel reduziert eine Anzeigeverriegelung
durch das Einführen einer Zeitverzögerung zwischen Beschaf
fungen und durch das selektive Zurückweisen von Auslösern,
wenn die Auslöserrate höher als die Beschaffungsrate ist.
Bei dem bevorzugten Ausführungsbeispiel wird die Verzöge
rungszeit bei jedem Beschaffungszyklus zufällig ausgewählt,
wobei die zurückgewiesenen Trigger ebenfalls zufällig ausge
wählt werden.
Fig. 1 zeigt eine Sequenz von Aufgaben und Ereignissen über
der Zeit. Am Beginn jeder Beschaffung, "Start", wird der
Auslöser bereit gemacht und das Gerät beginnt, Daten abzu
tasten und zu speichern. Dies ist auch der Beginn des
ACQ-Zyklusses. Später tritt ein Auslöserereignis auf. Das Gerät
setzt das Speichern der abgetasteten Daten fort, bis es aus
reichend Punkte gesammelt hat, um bis zum rechten Rand des
Bildschirms anzuzeigen. Dies beendet den ACQ-Zyklus und
startet den Entladungszyklus. Während des Entladungszyklus
ses berechnet das Gerät, welche Punkte angezeigt werden sol
len, und wo auf dem Bildschirm dieselben angezeigt werden
sollen. Wenn diese Aufgabe abgeschlossen ist, endet der Ent
ladungszyklus. An diesem Punkt wartet das Gerät für einen
Zeitbetrag. Diese Zeitverzögerung ist auf eine maximale
Größe begrenzt, die näherungsweise die Zeit ist, die für ei
nen ACQ-Zyklus und einen Entladungszyklus notwendig ist.
Diese Zeitverzögerung kann zufällig gewählt werden, oder ei
nem vordefinierten Algorithmus folgen. Nach der Zeitverzöge
rung hat das Gerät einen Beschaffungszyklus abgeschlossen.
Danach beginnt das Gerät eine weitere Beschaffung durch das
erneute Bereitmachen des Auslösers und das Abtasten und
Speichern von Daten. Ein alternatives Ausführungsbeispiel
kann die Zeitverzögerung zwischen dem ACQ- und dem Entla
dungs-Zyklus einführen, oder zu einem beliebigen Zeitpunkt
während der Beschaffung.
Das Einführen einer Zeitverzögerung, die bei jedem Beschaf
fungszyklus gewählt wird, stellt sicher, daß die Zeit zwi
schen jedem Auslöser und dem Beginn der nächsten Beschaffung
niemals konstant ist. Dies gilt sogar, wenn die Zeit für die
ACQ- und Entladungs-Zyklen für jede Beschaffung konstant
ist. Die Zeit von einem Auslöser zu dem Beginn der nächsten
Beschaffung kann von Beschaffung zu Beschaffung nicht kon
stant sein, da stets ein nicht-konstantes Element existiert,
das durch die Zeitverzögerung zwischen Beschaffungen einge
führt wird. Dies ist in Fig. 1 durch tn und tn+1 gezeigt. tn
und tn+1 zeigen die Zeit von dem Auslöser bis zu dem Beginn
der nächsten Beschaffung für zwei aufeinanderfolgende Zy
klen. Es sei bemerkt, daß diese aufgrund der nicht-konstan
ten Zeitverzögerung zwischen Beschaffungen jeweils ein
nicht-konstantes Element enthalten.
Fig. 2 zeigt die Schritte für eine Beschaffung, bei der eine
Zeitverzögerung nach dem Entladungszyklus eingeführt wurde.
Am Beginn einer Beschaffung (200), wird der Auslöser bereit
gemacht, der ACQ-Zyklus beginnt (202), und das Abtasten und
Speichern (204) der Daten wird begonnen. Die Daten werden
fortgesetzt abgetastet und gespeichert (204), bis ein Aus
löser gefunden wird (206). Nachdem ein Auslöser gefunden ist
(206), werden Daten abgetastet und gespeichert, bis ausrei
chend Punkte gesammelt wurden, um den Signalverlauf bis zum
rechten Rand des Bildschirms (212) anzuzeigen. Wenn dies ab
geschlossen ist, endet der ACQ-Zyklus und der Entladungszy
klus beginnt (214). Das Gerät zeigt dann die Punkte an, die
es gesammelt hat (216). Wenn dies abgeschlossen ist, endet
der Entladungszyklus (218). Das Gerät wählt dann einen War
tezeitbetrag aus (219) und wartet für den ausgewählten Zeit
betrag (220). Die ausgewählte Wartezeit sollte nicht kon
stant sein. Sobald das Warten vorüber ist, endet diese Be
schaffung (222). Zu diesem Zeitpunkt kann eine neue Beschaf
fung beginnen (200).
Ungünstigerweise verringert das Einführen einer Zeitverzöge
rung den Durchsatz des Geräts in Signalverläufen pro Sekun
de. Diese Zeitverzögerung ist im wesentlichen "verschwende
te" Zeit, die verwendet werden hätte können, um einen ande
ren Signalverlauf zu beschaffen und anzuzeigen. Fig. 3 zeigt
eine Möglichkeit, gemäß der der Durchsatz ohne eine Opferung
des Verhaltens beibehalten werden kann. Gemäß Fig. 3 sind
zwei Speicher verwendet, um beschaffte Daten zu speichern.
Beschaffte Daten von aufeinanderfolgenden Beschaffungen wer
den in wechselnden Speichern gespeichert. Dies ermöglicht,
daß die Zeitverzögerung, die für den Speicher #1 in den Be
schaffungszyklus eingeführt wird, während des Entladungs
zyklusses des Speichers #2 auftritt, und umgekehrt. Folglich
wird keine Zeit verschwendet, in der sich das Gerät im Leer
lauf befindet und darauf wartet, daß die Zeitverzögerung ab
läuft.
Fig. 8 ist ein Flußdiagramm, das die Schritte für das Ein
führen einer Zeitverzögerung zeigt, wobei der Systemdurch
satz durch die Verwendung von zwei Beschaffungsspeichern
beibehalten wird. Das Gerät beginnt mit einem ACQ-Zyklus für
den Speicher #1 (800, 801). Nachdem das Gerät den ersten
ACQ-Zyklus für den Speicher #1 (801) abgeschlossen hat, be
ginnt es einen Entladungszyklus für den Speicher #1 und eine
Verzögerung für den Speicher #2 (802). Wenn die Verzögerung
für den Speicher #2 abgeschlossen ist (804), führt das Gerät
einen ACQ-Zyklus für den Speicher #2 (806) durch. Nachdem
der ACQ-Zyklus für den Speicher #2 abgeschlossen ist, wartet
das Gerät darauf, daß der Entladungszyklus für den Speicher
#1 abgeschlossen wird (808). Sobald der Entladungszyklus für
den Speicher #1 abgeschlossen ist (808), werden ein Entla
dungszyklus für den Speicher #2 und eine Verzögerung für den
Speicher #1 begonnen (810). Wenn die Verzögerung für den
Speicher #1 abgeschlossen ist (812), führt das Gerät einen
ACQ-Zyklus für den Speicher #1 durch (814). Nachdem der
ACQ-Zyklus für den Speicher #1 abgeschlossen ist, wartet das
Gerät darauf, daß der Entladungszyklus für den Speicher #2
abgeschlossen wird (816). Nachdem der Entladungszyklus für
den Speicher #2 abgeschlossen ist, wiederholt das Gerät das
Verfahren durch das Beginnen eines Entladens des Speichers
#1 und einer Verzögerung für den Speicher #2 (802). Die Ver
zögerungen für den Speicher #1 und #2 sollten geringer ge
halten sein als die Entladungszeit minus der ACQ-Zeit, um
den Durchsatz zu maximieren. Wenn die ACQ-Zeit größer als
die Entladungszeit ist, kann eine Zurückweisung von Auslö
sern verwendet werden.
Fig. 4 zeigt die Zurückweisung von Auslösern. Es sei bei
spielsweise angenommen, daß zwei Typen von Auslöserereignis
sen existieren, Auslöser A und Auslöser B. Es sei ferner an
genommen, daß diese jeweils durch einen unterschiedlichen
Teil des Signalverlaufs bewirkt werden, beispielsweise die
Zweipuls- und die Dreipuls-Gruppen, die oben erläutert wur
den. Während der ersten Beschaffung, die bei "Start #1" be
ginnt, wird der Abschnitt des Signalverlaufs, der Auslöser A
zugeordnet ist, aufgenommen und angezeigt. Während des er
sten Entladungszyklusses tritt jedoch ein Auslöserereignis B
auf, wobei jedoch dieser Abschnitt des Signalverlaufs nicht
aufgenommen wird, da das Gerät mit einem Entladungszyklus
beschäftigt ist, und der Auslöser nicht alarmiert ist. Nach
dem der erste Entladungszyklus abgeschlossen ist, wird bei
"Start #2" eine zweite Beschaffung begonnen. Da der nächste
Auslöser, der auftritt, ein Auslöser A ist, würde diese Be
schaffung ebenfalls den Teil des Signalverlaufs aufnehmen,
der dem Auslöser A zugeordnet ist, und würde, ohne das Er
greifen einer Maßnahme, das Ereignis des Auslösers B während
des zweiten Entladungszyklusses verfehlen. Dieses Verfahren
könnte sich selbst für immer wiederholen, derart, daß der
Auslöser B-Teil des Signalverlaufs niemals angezeigt werden
würde. Dies stellt eine klassische "Anzeigeverriegelungs"-
Situation dar.
Der zweite Auslöser wird jedoch zurückgewiesen. Die Daten
desselben werden niemals durch den Entladungszyklus verar
beitet. Statt dessen wird eine weitere Beschaffung bei "Start
#3" begonnen. Diese Beschaffung wird dann den Teil des Si
gnalverlaufs, der dem Auslöser B zugeordnet ist, abtasten,
auslösen, entladen und anzeigen. Dies "entriegelt" wirksam
die Beschaffung von dem Abschnitt des Auslösers A des Si
gnalverlaufs. Wenn eine ausreichende Anzahl von Auslösern
pro Sekunde zurückgewiesen werden, werden viele verschiedene
Phasen des Signalverlaufs zu jeder Zeit angezeigt. Die Aus
löserzurückweisung kann aktiviert werden, wenn das Gerät er
faßt, daß Auslöser häufiger als Beschaffungen auftreten, und
kann sonst deaktiviert werden. Wenn Auslöser mit einer ge
ringeren Rate als Beschaffungen auftreten, ist das Gerät in
der Lage, alle Auslöserereignisse zu verarbeiten, wobei kei
ne Phase des Signalverlaufs nicht angezeigt wird. Die Auslö
ser, die zurückgewiesen werden sollen, können zufällig oder
durch irgendeine andere Einrichtung ausgewählt werden.
Fig. 5 zeigt die Schritte eines Beschaffungszyklusses, der
Auslöser zurückweisen kann. Genauso wie in Fig. 2 wird in
Fig. 5 eine Beschaffung begonnen und Daten werden abgeta
stet, bis ein Auslöser auftritt (200, 202, 204, 206). Wenn
ein Auslöser gefunden ist (206), kann das Gerät die Ent
scheidung treffen, diesen Auslöser zurückzuweisen (508).
Wenn ein Auslöser zurückgewiesen wird (508), endet der
ACQ-Zyklus (510), der Auslöser wird neu bereit gemacht, und ein
neuer ACQ-Zyklus wird begonnen (202). Wenn der Auslöser
nicht zurückgewiesen wird, werden Daten bis zum rechten Rand
des Bildschirms abgetastet (212) und angezeigt (214, 216,
218). Nachdem die Daten angezeigt wurden, ist die Beschaf
fung abgeschlossen (222), und eine neue Beschaffung kann be
gonnen werden (200).
Fig. 6 zeigt, wie die Einführung einer Zeitverzögerung und
die Triggerzurückweisung kombiniert werden können, um eine
Anzeigeverriegelung zu reduzieren. Das Integrieren beider
dieser Techniken stellt sicher, daß die Zeit von einem Aus
löser zu dem Beginn der nächsten Beschaffung nicht konstant
ist, und zwingt das Gerät dazu, die Abtastwerte von vielen
unterschiedlichen Phasen des eingegebenen Signalverlaufs an
zuzeigen.
Fig. 7 zeigt die Schritte für eine Beschaffung, die eine
Auslöserzurückweisung und eine Zeitverzögerung kombiniert,
um eine Anzeigeverriegelung zu reduzieren. Wie in Fig. 5
wird in Fig. 7 eine Beschaffung begonnen (200). Der Auslöser
wird alarmiert und der ACQ-Zyklus begonnen (202). Die Daten
werden abgetastet und gespeichert (204), bis ein Auslöser
auftritt (206). Wenn ein Auslöser auftritt, kann dieser Aus
löser zurückgewiesen werden (508), und ein neuer ACQ-Zyklus
kann begonnen werden (510, 202). Wenn der Auslöser nicht zu
rückgewiesen wird (508), werden die Daten bis zum rechten
Rand des Bildschirms abgetastet und angezeigt (212, 214,
216, 218). Danach wählt das Gerät einen Wartezeitbetrag
(219) und wartet für diesen Zeitbetrag (220). Nach der Ver
zögerung (220) ist die Beschaffung abgeschlossen (222).
Es sollte offensichtlich sein, daß die beanspruchte Erfin
dung nicht durch die bevorzugten Ausführungsbeispiele be
grenzt ist, sondern weitere Modifikationen und Änderungen
innerhalb des Bereichs und des Geists des erfindungsgemäßen
Konzepts beinhaltet. Beispielsweise ist gezeigt und be
schrieben, daß die Zeitverzögerung nach dem Entladungszyklus
auftritt. Eine Alternative bestünde darin, die Zeitverzöge
rung nach dem ACQ-Zyklus einzufügen. Ein weiteres Beispiel
umfaßt die Verwendung eines "intelligenten" Algorithmusses,
um statt des zufälligen Auswählens von Auslösern die Auslö
ser, die zurückgewiesen werden sollen, zu wählen. Ein sol
cher "intelligenter" Algorithmus kann seine Entscheidung auf
Heuristiken stützen, beispielsweise den Mittelwert der be
schafften Punkte, oder die Anzahl von Auslöserereignissen,
die während des ACQ- und des Entladungs-Zyklusses auftreten.
Claims (9)
1. Verfahren zum Reduzieren von Anzeigeverriegelungen in
einem Gerät, das Beschaffungszyklen aufweist, mit fol
gendem Schritt:
Warten für eine Zeitverzögerung (220) während der Be schaffungszyklen, wobei die Zeitverzögerung für jeden Beschaffungszyklus gewählt wird (219).
Warten für eine Zeitverzögerung (220) während der Be schaffungszyklen, wobei die Zeitverzögerung für jeden Beschaffungszyklus gewählt wird (219).
2. Verfahren gemäß Anspruch 1, bei dem die Zeitverzögerung
zufällig ist.
3. Verfahren gemäß Anspruch 1 oder 2, bei dem die Beschaf
fungszyklen einen Entladungszyklus (214, 216, 218)
aufweisen, wobei die Zeitverzögerung nach dem
Entladungszyklus stattfindet.
4. Verfahren zum Reduzieren von Anzeigeverriegelungen in
einem Gerät, das zwei Beschaffungsspeicher aufweist,
mit folgenden Schritten:
- (a) Speichern einer ersten Reihe von beschafften Daten in einem ersten Beschaffungsspeicher (801, 814);
- (b) Warten auf ein erstes Auslöserereignis (801, 814);
- (c) Verarbeiten der ersten Reihe von beschafften Daten für eine Anzeige (802, 808);
- (d) Auswählen einer ersten Wartezeitdauer;
- (e) Warten für die erste Zeitdauer, nachdem die Verar beitung der ersten Reihe von beschafften Daten be ginnt (804);
- (f) Speichern einer zweiten Reihe von beschafften Da ten in einem zweiten Beschaffungsspeicher;
- (g) Warten auf ein zweites Auslöserereignis (806);
- (h) Verarbeiten der zweiten Reihe von beschafften Da ten für eine Anzeige (810, 816);
- (i) Auswählen einer zweiten Wartezeitdauer;
- (j) Warten für die zweite Zeitdauer, nachdem die Ver arbeitung der zweiten Reihe von beschafften Daten beginnt (812); und
- (k) Wiederholen der Schritte (a) bis (j).
5. Verfahren gemäß Anspruch 4, bei dem die erste und die
zweite Wartezeitdauer zufällig gewählt werden.
6. Verfahren des Reduzierens von Anzeigeverriegelungen in
einem Gerät, das beschaffte Daten aufweist, die für ei
ne Anzeige verarbeitet werden sollen, mit folgendem
Schritt:
Zurückweisen von Auslösern und nicht Verarbeiten der beschafften Daten, die diesen Auslösern zugeordnet sind, für eine Anzeige (508, 510).
Zurückweisen von Auslösern und nicht Verarbeiten der beschafften Daten, die diesen Auslösern zugeordnet sind, für eine Anzeige (508, 510).
7. Verfahren gemäß Anspruch 6, bei dem die Auslöser für
eine Zurückweisung zufällig gewählt werden.
8. Verfahren des Reduzierens von Anzeigeverriegelungen in
einem Gerät, das beschaffte Daten, die für eine Anzeige
verarbeitet werden sollen, und Beschaffungszyklen auf
weist, mit folgenden Schritten:
Zurückweisen von Auslösern und nicht Verarbeiten von beschafften Daten, die diesen Auslösern zugeordnet sind, für eine Anzeige (508, 510); und
Hinzufügen einer Zeitverzögerung zu den Beschaf fungszyklen (220).
Zurückweisen von Auslösern und nicht Verarbeiten von beschafften Daten, die diesen Auslösern zugeordnet sind, für eine Anzeige (508, 510); und
Hinzufügen einer Zeitverzögerung zu den Beschaf fungszyklen (220).
9. Verfahren gemäß Anspruch 8, bei dem die Auslöser zufäl
lig für eine Zurückweisung ausgewählt werden, und bei
dem die Zeitverzögerung zufällig ausgewählt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/578,503 US5754439A (en) | 1995-12-26 | 1995-12-26 | Method for reducing display locking in digital oscilloscopes or logic analyzers using inter-acquisition dithering techniques |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19649177A1 true DE19649177A1 (de) | 1997-07-24 |
DE19649177C2 DE19649177C2 (de) | 1999-04-22 |
Family
ID=24313157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19649177A Expired - Fee Related DE19649177C2 (de) | 1995-12-26 | 1996-11-27 | Verfahren zum Reduzieren der Anzeigeverriegelung in digitalen Oszilloskopen oder Logikanalysatoren |
Country Status (3)
Country | Link |
---|---|
US (1) | US5754439A (de) |
JP (1) | JPH09189721A (de) |
DE (1) | DE19649177C2 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6246389B1 (en) * | 1997-06-03 | 2001-06-12 | Agilent Technologies, Inc. | Simulating analog display slew rate intensity variations in a digital graphics display |
US6349267B1 (en) * | 1998-09-11 | 2002-02-19 | Agere Systems Inc. | Rise and fall time measurement circuit |
US9484942B1 (en) * | 2015-06-25 | 2016-11-01 | Rohde & Schwarz Gmbh & Co. Kg | Oscilloscope with logic analyzer frontend |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4134149A (en) * | 1976-03-26 | 1979-01-09 | Norland Corporation | High sweep rate waveform display control for digital recording waveform devices |
US4555765A (en) * | 1982-09-14 | 1985-11-26 | Analogic Corporation | Multi-mode oscilloscope trigger with compensating trigger delay |
US4647862A (en) * | 1984-09-04 | 1987-03-03 | Tektronix, Inc. | Trigger holdoff system for a digital oscilloscope |
US4694244A (en) * | 1986-02-21 | 1987-09-15 | Hewlett Packard Company | Apparatus for random repetitive sampling |
US4777616A (en) * | 1986-05-12 | 1988-10-11 | Outlook Technology, Inc. | Increased resolution logic analyzer using asynchronous sampling |
US4928251A (en) * | 1987-04-27 | 1990-05-22 | Hewlett-Packard Company | Method and apparatus for waveform reconstruction for sampled data system |
US5180971A (en) * | 1990-03-02 | 1993-01-19 | Hewlett-Packard Company | Method and apparatus for increasing throughput in random repetitive digitizing systems |
US5162723A (en) * | 1991-02-11 | 1992-11-10 | Hewlett-Packard Company | Sampling signal analyzer |
US5446650A (en) * | 1993-10-12 | 1995-08-29 | Tektronix, Inc. | Logic signal extraction |
-
1995
- 1995-12-26 US US08/578,503 patent/US5754439A/en not_active Expired - Fee Related
-
1996
- 1996-11-27 DE DE19649177A patent/DE19649177C2/de not_active Expired - Fee Related
- 1996-12-20 JP JP8340911A patent/JPH09189721A/ja active Pending
Non-Patent Citations (1)
Title |
---|
RADIO-ELECTRONICS, Nov. 1991, S. 32-42 * |
Also Published As
Publication number | Publication date |
---|---|
DE19649177C2 (de) | 1999-04-22 |
US5754439A (en) | 1998-05-19 |
JPH09189721A (ja) | 1997-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2703578C2 (de) | Videodatenspeicher | |
EP0084592B1 (de) | Verfahren und Schaltungsanordnung zur Messung der Zeitdifferenz zwischen Abtastzeitpunkten zweier abgetasteter Signale, insbesondere EIn- und Ausgangssignale eines Abtastratenumsetzers | |
DE2519381C3 (de) | ||
DE4206286C2 (de) | Speicherzugriffssystem und Verfahren zum Ausgeben eines digitalen Datenstromes | |
DE3028935A1 (de) | Signalform-speicheranordnung | |
DE2816609C2 (de) | Anordnung zur Bildverarbeitung | |
DE1288144B (de) | ||
DE3400723A1 (de) | Vektorprozessor | |
DE102014208464A1 (de) | Digitales Oszilloskop und Verfahren mit paralleler Akquisition und Signalnachverarbeitung | |
EP0491422B1 (de) | Schaltungsanordnung zur Taktumsetzung eines digitalen Signals | |
DE4402447C2 (de) | Vorrichtung zum Erzeugen eines Mehrszenen-Videosignals | |
DE2634426A1 (de) | Bandkompressionseinrichtung | |
DE1909657C3 (de) | Digitales Filter | |
DE3743586C2 (de) | ||
DE2616380A1 (de) | Schaltungsanordnung zur erzeugung einer abgleichsabfrage mit einrichtungen zum vergleichen der phasen der eingabetaktsignale und der auslesetaktsignale eines pufferspeichers | |
DE2625840A1 (de) | Radaranzeigesystem | |
DE19649177C2 (de) | Verfahren zum Reduzieren der Anzeigeverriegelung in digitalen Oszilloskopen oder Logikanalysatoren | |
DE19600675C2 (de) | Hochgeschwindigkeits-Datenerfassungssystem zur Erfassung eines analogen Eingangssignals | |
DE2952827A1 (de) | Digitalisierung eines wiederkehrenden analogsignals | |
DE2007622A1 (de) | Anlage zur Sichtbarmachung von Bildern | |
DE4230853C2 (de) | Abtastverfahren für verjitterte Signale | |
DE102008064063A1 (de) | Steuersignalerzeugungsschaltung zur Einstellung eines Periodenwerts eines erzeugten Taktsignals als die Periode eines Referenzsignals, multipliziert mit oder dividiert durch eine beliebige reelle Zahl | |
DE102007001043A1 (de) | Verfahren und Vorrichtung zur Inkrementierung von in Speicherzellen eines Speichers gespeicherten Zählerständen | |
DE3105554A1 (de) | Schaltungsanordnung zur erzeugung von abtastimpulsen | |
DE1424831C (de) | Verfahren zur maschinellen Erkennung von Schriftzeichen und Schaltungsanordnung zur Durchführung des Verfahrens |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D.STAATES DELA |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D. STAATES, US |
|
8339 | Ceased/non-payment of the annual fee |