DE19636914A1 - Verfahren zum Auffüllen eines Grabens mit Hilfe eines anisotropen Ätzprozesses - Google Patents
Verfahren zum Auffüllen eines Grabens mit Hilfe eines anisotropen ÄtzprozessesInfo
- Publication number
- DE19636914A1 DE19636914A1 DE1996136914 DE19636914A DE19636914A1 DE 19636914 A1 DE19636914 A1 DE 19636914A1 DE 1996136914 DE1996136914 DE 1996136914 DE 19636914 A DE19636914 A DE 19636914A DE 19636914 A1 DE19636914 A1 DE 19636914A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- trench
- auxiliary structure
- substrate
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000005429 filling process Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 34
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000011049 filling Methods 0.000 claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 239000000543 intermediate Substances 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000004922 lacquer Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004581 coalescence Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
- B81C1/00611—Processes for the planarisation of structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0118—Processes for the planarization of structures
- B81C2201/0119—Processes for the planarization of structures involving only addition of materials, i.e. additive planarization
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Element Separation (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Auffüllen eines Gra
bens in einem Halbleitersubstrat mit einer Schicht.
Bei der Herstellung integrierter Schaltungen stellt sich oft
die Aufgabe, einen Graben mit senkrechten oder annähernd
senkrechten Seitenwänden und einem hohen Aspektverhältnis
(Grabentiefe/Grabenbreite) in einem Halbleitersubstrat mit
einer Schicht insbesondere vollständig aufzufüllen. Ein Bei
spiel dafür ist die sogenannte Shallow-Trench-Isolation oder
die Auffüllung von periodisch verlaufenden Grabenfeldern in
Lesespeichern (ROMs), wobei an den Seitenwänden Transistoren
angeordnet sein können. Wichtig ist dabei die gleichmäßige
Füllung des Grabens, ohne daß in der Schicht Löcher (soge
nannte Lunker) entstehen.
Bei dem zuletzt genannten Beispiel, das anhand der Fig. 6
bis 8 näher erläutert wird, soll ein Graben 2 mit annähernd
parallelen Seitenwänden und einem Aspektverhältnis (Graben
tiefe z/Grabenbreite x) < 0,5 mit einer isolierenden Schicht
aufgefüllt werden. Das Substrat 1 besteht meist aus Silizium,
das bereits Halbleiterstrukturen enthalten kann. Als isolie
rende Schicht 3 wird vorzugsweise TEOS verwendet, das mit
Hilfe eines Ofenprozesses auf dem Siliziumsubstrat abgeschie
den wird. Gegebenenfalls kann vor der TEOS-Abscheidung auch
ein dünnes thermisches Oxid und/oder ein Nitrid 4 auf der
Substratoberfläche aufgewachsen werden. Das TEOS 3 wird mit
einer solchen Schichtdicke D abgeschieden, daß der Graben 2
gefüllt wird, also mindestens mit der halben Grabenweite
(D x/2). Bei einer solchen Prozeßführung stellt sich übli
cherweise poröse Wachstumsfuge 5 genau dort ein, wo sich die
beiden von den Seitenwänden her aufeinander zuwachsenden
TEOS-Oberflächen berühren. Da beim Zuwachsen des immer enger
werdenden Spalts in der Endphase der Nachtransport an reakti
ven Molekülen aus der umgebenden Gasphase verringert wird
bzw. abbricht, entsteht das Zentrum des porösen Bereichs un
mittelbar über einer TEOS-Dicke, die der halben Grabenweite
entspricht. (Es kann auch hier schon ein Hohlraum, verursacht
durch nicht perfekte Kantenbedeckung des TEOS entstehen.)
Dies bedeutet, daß die poröse Wachstumsfuge 5 zunächst unter
der Schichtoberfläche vergraben liegt. Da die TEOS-Abschei
dung üblicherweise bei ca. 670°C erfolgt und in späteren
Prozeßschritten höhere Temperaturen von ca. 900°C erreicht
werden, können solche Schichten später noch schrumpfen. Die
ses Verdichten führt dazu, daß an der Stelle des porösen Be
reichs ein als Lunker 6 bezeichneter röhrenförmiger Hohlraum
entsteht beziehungsweise vergrößert wird (Fig. 7), der sich
senkrecht zur Zeichenebene je nach Ausdehnung des Grabens in
dieser Richtung über einen längeren Abschnitt erstreckt. Der
Lunker wird häufig bei einer späteren Planarisierung (bei
spielsweise durch Zurückschleifen, Chemical-Mechanical-Poli
shing) oder bei Anätz- oder Reinigungsschritten (beispiels
weise mit HF) aufgeätzt (Fig. 8). Auf diese Weise können un
erwünschte Kurzschlüsse auftreten.
Die Erfindung hat daher zur Aufgabe, ein Verfahren zur lun
kerfreien Auffüllung von Gräben mit einer Schicht, insbeson
dere einer isolierenden Schicht, anzugeben. Das Verfahren
soll einfach durchführbar sein und ohne große Anpassungen auf
verschiedene Aspektverhältnisse übertragbar sein.
Diese Aufgabe wird durch die Merkmale des Patentanspruchs 1
gelöst.
Bei der Erfindung wird die Schicht in mindestens zwei Teil
schichten aufgebracht, wobei die erste Teilschicht nur am
Grabenboden verbleibt und dadurch die Grabentiefe, also das
Aspektverhältnis verringert wird. Mit der zweiten Teilschicht
kann dann der Graben lunkerfrei aufgefüllt werden.
Das Verfahren sieht vor, die erste Teilschicht zunächst ganz
flächig aufzubringen, wobei die Schichtdicke so bemessen ist,
daß es nicht zu einem Zusammenwachsen der Teilschicht im Gra
ben kommt, sondern ein unaufgefüllter Spalt im Graben ver
bleibt. In diesem Spalt wird nun eine Hilfsstruktur erzeugt,
die die erste Teilschicht am Grabenboden bedeckt. Die Ober
fläche der ersten Teilschicht außerhalb des Grabens ist nicht
von der Hilfsstruktur bedeckt. Vorzugsweise wird die Hilfs
struktur durch ganzflächiges Aufbringen einer planarisieren
den Hilfsschicht, beispielsweise Lack mit anschließender
Rückätzung hergestellt.
Dann wird die erste Teilschicht geätzt, wobei ein Ätzprozeß
mit genügend hoher Selektivität zur Hilfsstruktur und zum
Substrat eingesetzt wird. Die erste Teilschicht wird auf den
Oberflächen außerhalb des Grabens und im oberen Bereich der
Grabenwand entfernt, während sie auf dem Grabenboden durch
die Hilfsstruktur geschützt ist. Vorzugsweise ist die Ätz
dauer so bemessen, daß eine möglichst gleichmäßig dicke erste
Teilschicht am Grabenboden verbleibt. Besonders geeignet ist
ein anisotroper Ätzprozeß. Anschließend wird die Hilfsstruk
tur entfernt.
Durch diese Vorgehensweise hat man eine Verbesserung des
Aspektverhältnisses erreicht, welche der Dicke der ersten
Teilschicht entspricht. Bei einem hohen Aspektverhältnis kann
es auch sinnvoll sein, den soeben beschriebenen Prozeß zu
wiederholen, so daß eine sukzessive Auffüllung mit n Teil
schichten erreicht wird. Durch diese Verbesserung des Aspekt
verhältnisses ist nun eine lunkerfreie Auffüllung durch die
zweite {oder (n + 1) · Teilschicht} möglich.
Das Verfahren ist allgemein bei Auffüllprozessen (Gräben oder
Löcher) einsetzbar. Voraussetzung ist nur, daß die Hilfs
struktur, die beispielsweise aus Lack oder Spin-on-Glas be
stehen kann, selektiv zu der Füllschicht ätzbar ist, und um
gekehrt. Die Füllschicht kann auch eine Polysiliziumschicht
oder eine andere Schicht sein.
Der Vorteil des Verfahrens ist, daß es ein großes Prozeßfen
ster besitzt und ohne große Modifikationen auf verschiedene
Aspektverhältnisse anwendbar ist. Lediglich die Ätzdauer und
gegebenenfalls die Dicke der ersten Teilschicht sind anzupas
sen. Ein weiterer Vorteil ist, daß insbesondere anisotrope
Ätzprozesse für die erste Teilschicht eingesetzt werden. Der
artige Prozesse, die auch die geforderte Selektivität aufwei
sen, sind aus dem Stand der Technik bekannt und mit den gän
gigen Mitteln (Ätzanlagen, Prozeßgase u. a.) durchführbar.
Die Erfindung wird im folgenden anhand eines Ausführungsbei
spiels und der Figuren näher erläutert.
Es zeigen
Fig. 1 bis 5 einen Querschnitt durch ein Halbleitersub
strat, an dem eine Ausführungsform des erfin
dungsgemäßen Verfahrens dargestellt wird,
Fig. 6 bis 8 ein konventionelles Verfahren zur Grabenauf
füllung.
Fig. 1: In einem aus Silizium bestehenden Substrat befindet
sich ein Graben 2 mit der Breite x in einer ersten Richtung.
Die Grabenbreite (y) in der dazu senkrechten zweiten Richtung
(senkrecht zur Zeichenebene) ist x, die Grabentiefe z ist
vorzugsweise x/2. Die gesamte Oberfläche von Substrat und
Graben ist in dem Beispiel mit einer Zwischenschicht 4 aus
Nitrid oder einem thermischen Oxid bedeckt. Darauf wird eine
erste Teilschicht 7a des TEOS mit einer Schichtdicke abge
schieden, die unterhalb der halben Grabenbreite x liegt, bei
spielsweise x/3.
Fig. 2: Dann wird als Hilfsschicht Lack 8 aufgeschleudert,
so daß der verbleibende Spalt innerhalb des Grabens gefüllt
und die gesamte Oberfläche eingeebnet wird. Der Lack wird an
schließend beispielsweise in einem anisotropen Ätzprozeß
rückgedünnt, wobei er nicht vollständig entfernt werden darf,
sondern eine Hilfsstruktur 8′ bildet. Vorzugsweise wird er
soweit geätzt, daß er nur die senkrechten Wände des Spaltes
bedeckt und in seinem oberen Teil nicht über die erste Teil
schicht überhängt. Somit erreicht man, daß der Lack aus
schließlich die TEOS-Schicht im Grabenboden beim anschließen
den Oxid-Ätzprozeß schützt. Diese entspannten Anforderungen
an den Rückdünnprozeß für die Hilfsschicht 8 bieten ein genü
gend großes Prozeßfenster.
Fig. 3: Nun schließt sich ein Oxid-Ätzprozeß mit genügend
hoher Selektivität zur Lack-Hilfsstruktur 8′ und zur Zwi
schenschicht 4 an. Vorzugsweise verläuft dieser Ätzprozeß im
wesentlichen anisotrop. Dabei ist die Ätzdauer so bemessen,
daß das TEOS oberhalb der Substratoberfläche und im oberen
Bereich der Grabenwand vollständig entfernt wird. Vorzugs
weise bleibt eine möglichst gleichmäßige TEOS-Dicke am Boden
des Grabens zurück.
Fig. 4: Die Hilfsstruktur 8′ wird selektiv zum Substrat bzw.
der Zwischenschicht 4 und zur ersten Teilschicht 7a entfernt,
bei einer aus Lack bestehenden Hilfsstruktur kann dies in ei
nem O₂-Plasma geschehen. Der Graben 2 ist nun teilweise mit
TEOS gefüllt, so daß eine Verbesserung des Aspektverhältnis
ses erzielt ist, welche der Dicke der ersten TEOS-Abscheidung
entspricht. Schließlich wird der verbleibende Graben in kon
ventioneller Weise mit einer zweiten TEOS-Teilschicht 7b auf
gefüllt, wobei aufgrund des verringerten Aspektverhältnisses
kein poröser Bereich mehr entsteht.
Fig. 5: Das TEOS kann von der Substratoberfläche beispiels
weise mit Hilfe eines sogenannten CMP-Verfahrens (Chemical-
Mechanical-Polishing) entfernt werden, so daß es nur in dem
Graben 2 verbleibt. Ersatzweise ist auch ein einfaches Rück
ätzen der Schicht möglich. Die Rückätzzeit wird so bemessen,
daß eine planare Oberfläche entsteht.
Claims (7)
1. Verfahren zum Auffüllen eines Grabens (2) mit der Graben
breite x in einem Substrat (1) mit einer Schicht (7) mit fol
genden Schritten:
- a) Aufbringen einer ersten Teilschicht (7a) der Schicht (7) in einer vorgegebenen Dicke, die geringer ist als die hal be Grabenbreite,
- b) Erzeugen einer Hilfsstruktur (8′) innerhalb des Grabens, die die erste Teilschicht (7a) am Grabenboden vollständig bedeckt,
- c) Entfernen der freiliegenden Teile der ersten Teilschicht (7a) mit Hilfe eines Ätzprozesses, so daß der Grabenboden vollständig mit der ersten Teilschicht bedeckt bleibt,
- d) Entfernen der Hilfsstruktur (8′),
- e) Aufbringen einer zweiten Teilschicht (7b) der Schicht (7), die den Graben auffüllt.
2. Verfahren nach Anspruch 1,
bei dem die Schritte a) bis d) wiederholt werden.
3. Verfahren nach einem der Ansprüche 1 bis 2,
bei dem die freiliegenden Teile der ersten Teilschicht (7a)
mit einem im wesentlichen anisotropen Ätzprozeß entfernt wer
den, der eine hohe Selektivität zum Substrat (1) und zur
Hilfsstruktur (8′) besitzt.
4. Verfahren nach einem der Ansprüche 1 bis 3,
bei dem die Hilfsstruktur (8′) folgendermaßen erzeugt wird:
- c₁) ganzflächiges Aufbringen einer planarisierenden Hilfs schicht (8),
- c₂) Rückätzen der Hilfsschicht (8) so daß sie nur innerhalb des Grabens (2) verbleibt.
5. Verfahren nach einem der Ansprüche 1 bis 4,
bei dem das Substrat (1) und der Graben (2) mit einer Zwi
schenschicht (4) bedeckt sind und der Ätzprozeß in Schritt c)
eine hohe Selektivität zur Zwischenschicht (4) und zur
Hilfsstruktur (8′) aufweist.
6. Verfahren nach einem der Ansprüche 1 bis 5,
bei dem als Schicht (7) eine TEOS-Schicht verwendet wird.
7. Verfahren nach einem der Ansprüche 1 bis 6,
bei dem als Schicht (7) eine Polysilizium-Schicht verwendet
wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996136914 DE19636914A1 (de) | 1996-09-11 | 1996-09-11 | Verfahren zum Auffüllen eines Grabens mit Hilfe eines anisotropen Ätzprozesses |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996136914 DE19636914A1 (de) | 1996-09-11 | 1996-09-11 | Verfahren zum Auffüllen eines Grabens mit Hilfe eines anisotropen Ätzprozesses |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19636914A1 true DE19636914A1 (de) | 1998-03-12 |
Family
ID=7805265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1996136914 Ceased DE19636914A1 (de) | 1996-09-11 | 1996-09-11 | Verfahren zum Auffüllen eines Grabens mit Hilfe eines anisotropen Ätzprozesses |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19636914A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000003560A2 (de) * | 1998-07-08 | 2000-01-20 | Infineon Technologies Ag | Verfahren zur herstellung einer gefüllten vertiefung in einer materialschicht, sowie eine durch das verfahren erzeugte integrierte schaltungsanordnung |
WO2004080888A1 (en) * | 2003-03-10 | 2004-09-23 | Honeywell International Inc. | System and method for buried electrical feedthroughs in a glass-silicon mems process |
-
1996
- 1996-09-11 DE DE1996136914 patent/DE19636914A1/de not_active Ceased
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000003560A2 (de) * | 1998-07-08 | 2000-01-20 | Infineon Technologies Ag | Verfahren zur herstellung einer gefüllten vertiefung in einer materialschicht, sowie eine durch das verfahren erzeugte integrierte schaltungsanordnung |
WO2000003560A3 (de) * | 1998-07-08 | 2000-02-24 | Siemens Ag | Verfahren zur herstellung einer gefüllten vertiefung in einer materialschicht, sowie eine durch das verfahren erzeugte integrierte schaltungsanordnung |
US6724058B2 (en) | 1998-07-08 | 2004-04-20 | Infineon Technologies Ag | Method for producing a filled recess in a material layer, and an integrated circuit configuration produced by the method |
WO2004080888A1 (en) * | 2003-03-10 | 2004-09-23 | Honeywell International Inc. | System and method for buried electrical feedthroughs in a glass-silicon mems process |
US6924165B2 (en) | 2003-03-10 | 2005-08-02 | Honeywell International Inc. | Methods and systems for buried electrical feedthroughs in a glass-silicon MEMS process |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19935946B4 (de) | Verfahren zum Ausbilden einer dielektrischen Schicht | |
DE68925892T2 (de) | Mehrstufig planarisierte chemische Abscheidung aus der Gasphase | |
DE10230088B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
EP0631305B1 (de) | Verfahren zur Herstellung eines Isolationsgrabens in einem Substrat für Smart-Power-Technologien | |
DE4434230A1 (de) | Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten | |
EP1182699B1 (de) | Verfahren zur Bildung eines dicken dielektrischen Gebietes in einem Halbleitersubstrat | |
DE19826031A1 (de) | Verfahren zum Ausbilden von Kontaktelementen eines Halbleiterbauteils | |
DE10140754A1 (de) | Leiterbahnanordnung und Verfahren zum Herstellen einer Leiterbahnanordnung | |
EP0637062B1 (de) | Verfahren zur Herstellung eines Halbleiterschichtaufbaus mit planarisierter Oberfläche und dessen Verwendung bei der Herstellung eines Bipolartransistors sowie eines DRAM | |
DE69004932T2 (de) | Verfahren zur Herstellung breiter mit Dielektrikum gefüllter Isolationsgraben für Halbleiteranordnungen. | |
EP1019958B1 (de) | Verfahren zur ausbildung einer grabenstruktur in einem siliziumsubstrat | |
DE10054190A1 (de) | Verfahren zum Einebnen einer Isolierung in Form eines flachen Grabens | |
DE19957302A1 (de) | Substrat mit mindestens zwei darauf angeordneten Metallstrukturen und Verfahren zu dessen Herstellung | |
DE10138510B4 (de) | Grabenisolation mit selbstjustierender Oberflächenversiegelung und Verfahren zur Herstellung einer solchen Grabenisolation | |
DE19636914A1 (de) | Verfahren zum Auffüllen eines Grabens mit Hilfe eines anisotropen Ätzprozesses | |
EP0914678B1 (de) | Verfahren zum auffüllen von gräben in einem substrat | |
DE69837059T2 (de) | Planarisierung von einem Halbleitersubstrat | |
WO2006066755A1 (de) | Verfahren zur herstellung von deep-trench-strukturen | |
DE68926344T2 (de) | Planarisationsmethode für IC-Struktur | |
DE3784902T2 (de) | Verfahren zur herstellung von verbindungslinien und von kreuzungspunkten verschiedener metallisierungsebenen auf einer integrierten schaltung. | |
DE19935130C1 (de) | Verfahren zur Herstellung eines Kontaktloches für ein Halbleiterspeicherbauelement | |
DE69117999T2 (de) | Verbesserung eines Verfahrens zum Planarisieren einer integrierten Schaltungsanordnung unter Verwendung eines anorganischen Materials mit niedrigem Schmelzpunkt | |
DE19636956A1 (de) | Verfahren zum Auffüllen eines Grabens | |
DE19927284C2 (de) | Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung in einer mikroelektronischen Struktur | |
DE10321494B4 (de) | Herstellungsverfahren für eine Halbleiterstruktur |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |