DE19636956A1 - Verfahren zum Auffüllen eines Grabens - Google Patents
Verfahren zum Auffüllen eines GrabensInfo
- Publication number
- DE19636956A1 DE19636956A1 DE19636956A DE19636956A DE19636956A1 DE 19636956 A1 DE19636956 A1 DE 19636956A1 DE 19636956 A DE19636956 A DE 19636956A DE 19636956 A DE19636956 A DE 19636956A DE 19636956 A1 DE19636956 A1 DE 19636956A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- trench
- auxiliary layer
- auxiliary
- entire surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
Description
Die Erfindung betrifft ein Verfahren zum Auffüllen eines Gra
bens in einem Halbleitersubstrat mit einer Schicht.
Bei der Herstellung integrierter Schaltungen stellt sich oft
die Aufgabe, einen Graben mit senkrechten oder annähernd
senkrechten Seitenwänden und einem hohen Aspektverhältnis
(Grabentiefe/Grabenbreite) in einem Halbleitersubstrat mit
einer Schicht insbesondere vollständig aufzufüllen. Ein Bei
spiel dafür ist die sogenannte Shallow-Trench-Isolation oder
die Auffüllung von periodisch verlaufenden Grabenfeldern in
Lesespeichern (ROMs), wobei an den Seitenwänden Transistoren
angeordnet sein können. Wichtig ist dabei die gleichmäßige
Füllung des Grabens, ohne daß in der Schicht Löcher (soge
nannte Lunker) entstehen.
Bei dem zuletzt genannten Beispiel, das anhand der Fig. 6
bis 8 näher erläutert wird, soll ein Graben 2 mit annähernd
parallelen Seitenwänden und einem Aspektverhältnis (Graben
tiefe z/ Grabenbreite x) < 0,5 mit einer isolierenden Schicht
aufgefüllt werden. Das Substrat 1 besteht meist aus Silizium,
das bereits Halbleiterstrukturen enthalten kann. Als isolie
rende Schicht 3 wird vorzugsweise TEOS verwendet, das mit
Hilfe eines Ofenprozesses auf dem Siliziumsubstrat abgeschie
den wird. Gegebenenfalls kann vor der TEOS-Abscheidung auch
ein dünnes thermisches Oxid und/oder ein Nitrid 4 auf der
Substratoberfläche aufgewachsen werden. Das TEOS 3 wird mit
einer solchen Schichtdicke D abgeschieden, daß der Graben 2
gefüllt wird, also mindestens mit der halben Grabenweite
(D x/2). Bei einer solchen Prozeßführung stellt sich übli
cherweise eine poröse Wachstumsfuge 5 genau dort ein, wo sich
die beiden von den Seitenwänden her aufeinander zuwachsenden
TEOS-Oberflächen berühren. Da beim Zuwachsen des immer enger
werdenden Spalts in der Endphase der Nachtransport an reak
tiven Molekülen aus der umgebenden Gasphase verringert wird
bzw. abbricht, entsteht das Zentrum des porösen Bereichs un
mittelbar über einer TEOS-Dicke, die der halben Grabenweite
entspricht. Dies bedeutet, daß die poröse Wachstumsfuge 5 zu
nächst unter der Schichtoberfläche vergraben liegt. Da die
TEOS-Abscheidung üblicherweise bei ca. 670°C erfolgt und in
späteren Prozeßschritten höhere Temperaturen von ca. 900°C
erreicht werden, können solche Schichten später noch schrump
fen. Dieses Verdichten führt dazu, daß an der Stelle des po
rösen Bereichs ein als Lunker 6 bezeichneter röhrenförmiger
Hohlraum entsteht (Fig. 7), der sich senkrecht zur Zeichene
bene je nach Ausdehnung des Grabens in dieser Richtung über
einen längeren Abschnitt erstreckt. Der Lunker wird häufig
bei einer späteren Planarisierung (beispielsweise durch Zu
rückschleifen, Chemical-Mechanical-Polishing) oder bei Anätz-
oder Reinigungsschritten (beispielsweise mit HF) aufgeätzt
(Fig. 8). Auf diese Weise können unerwünschte Kurzschlüsse
auftreten.
Die Erfindung hat daher zur Aufgabe, ein Verfahren zur lun
kerfreien Auffüllung von Gräben mit einer Schicht, insbeson
dere einer isolierenden Schicht, anzugeben.
Die Erfindung vermeidet das Entstehen des porösen Bereichs
dadurch, daß der Graben zunächst nur teilweise mit der
Schicht aufgefüllt wird, wobei schräge Seitenwände und eine
Verringerung des Aspektverhältnisses erzielt werden. An
schließend erfolgt die vollständige Auffüllung mit der
Schicht, bei der aufgrund der Geometrie dann keine poröse
Wachstumsfuge ausgebildet werden kann, so daß in späteren
Schritten kein Lunker gebildet werden kann.
Die teilweise Auffüllung geschieht durch Aufbringen der
Schicht in einer ersten Dicke, die geringer ist als die halbe
Grabenweite x/2, und Aufbringen einer Hilfsschicht, die den
verbleibenden Graben füllt und die Oberfläche planarisiert.
Anschließend wird mit einem weitgehend isotropen Ätzschritt,
der für die Hilfsschicht eine höhere Ätzrate als für die iso
lierende Schicht besitzt, der Schichtaufbau zurückgeätzt. Die
Hilfsschicht wird vollständig entfernt. Danach weist der Gra
ben ein schräges Seitenwandprofil auf und ist teilweise mit
der Schicht gefüllt.
Vorzugsweise werden die erste Dicke der Schicht und die Ätzra
ten von Schicht und Hilfsschicht so aufeinander abgestimmt,
daß die Hilfsschicht gerade vollständig aus dem Graben ent
fernt ist, wenn die Schicht außerhalb des Grabens ebenfalls
gerade durchgeätzt ist. Als Hilfsschicht ist beispielsweise
Lack geeignet.
Für den Ätzprozeß können in der Halbleiterfertigung übliche
Trockenätzanlagen eingesetzt werden. Zweckmäßigerweise kann
der Lack zunächst in einem reinen Sauerstoffplasma anisotrop
rückgedünnt werden. Zur Erhöhung der Prozeßsicherheit kann
außerdem rechtzeitig vor Erreichen der Schicht ein Ätzschritt
eingefügt werden, der die Hilfsschicht und die Schicht (also
insbesondere Lack und Oxid) im wesentlichen mit gleicher Rate
abträgt. Als Ätzgase eignen sich beispielsweise Gemische aus
CHF₃ und Ar. Das Erreichen der Oxidoberfläche kann mit Hilfe
einer Endpunkterkennung, die auf optischer Emission beruht,
detektiert werden. Dafür kann insbesondere ein CO-Endpunkt-Signal
verwendet werden. Dann folgt der isotrope Ätzschritt,
der im Prinzip mit den gleichen Gasen, aber mit geänderten
Parametern (beispielsweise geringerer Leistung und höherem
F-Anteil) durchgeführt werden kann. Dabei läßt sich auch das
gewünschte Ätzratenverhältnis zwischen Lack und Oxid einstel
len. Eine erneute Änderung des CO-Endpunktsignals, wenn kein
Lack mehr vorhanden ist, kann das Ende des Ätzvorgangs anzei
gen.
Nach diesem eventuell mehrstufigen Ätzprozeß liegt ein Graben
mit einem abgeschrägten Flankenprofil vor. Dieser kann nun
mit einer nachfolgenden Abscheidung der 2. Teilschicht lun
kerfrei aufgefüllt werden, da beim Zuwachsen keine Verarmung
der umgebenden Gasphase mehr auftritt. Durch Planarisieren
beispielsweise mit CMP (chemical mechanical polishing) läßt
sich nun die planare, lunkerfreie Substratoberfläche einstel
len.
Die Erfindung wird im folgenden anhand eines Ausführungsbei
spiels und der Figuren näher erläutert. Es zeigen:
Fig. 1 bis 5 einen Querschnitt durch ein Halbleitersubstrat,
an dem eine Ausführungsform des erfindungsgemä
ßen Verfahrens dargestellt wird,
Fig. 6 bis 8 ein konventionelles Verfahren zur Grabenauffül
lung.
Fig. 1: In einem aus Silizium bestehenden Substrat 1 befin
det sich ein Graben 2 mit der Weite x in einer ersten Rich
tung. Die Grabenweite (y) in der dazu senkrechten zweiten
Richtung (senkrecht zur Zeichenebene) ist größer oder gleich
x, die Grabentiefe z ist größer x/2. Die gesamte Oberfläche
von Substrat und Graben ist mit einer Zwischenschicht 4 aus
thermischem Oxid oder ähnlichem bedeckt. Darauf wird eine er
ste Teilschicht 7a des TEOS mit einer Schichtdicke von typi
scherweise x/4-x/3 abgeschieden.
Fig. 2: Dann wird Lack 8 aufgeschleudert, so daß der ver
bleibende Graben gefüllt und die gesamte Oberfläche eingeeb
net wird. Vorzugsweise schließt sich eine anisotrope Rück
ätzung des Lacks an.
Fig. 3: Anschließend wird mit einem Trockenätzprozeß, der
sowohl TEOS 7a als auch Lack 8 isotrop angreift, der Schicht
aufbau zurückgeätzt. Wird der Lack 8 z. B. dreimal so schnell
geätzt wie das TEOS 7a, so muß die TEOS-Dicke gerade 1/3 der
ursprünglichen Grabentiefe z betragen, damit der Lack gerade
vollständig herausgeätzt ist, wenn die TEOS-Schicht außerhalb
des Grabens ebenfalls gerade durchgeätzt ist. Sowohl das be
ginnende Herausätzen des Lacks aus dem Graben als auch das
vollständige Entfernen lassen sich über Endpunkterkennung de
tektieren. Zum einen ist es der Übergang Lack/TEOS, zum ande
ren das vollständige Verschwinden von Lack oder der Übergang
TEOS/Substrat (bzw. Zwischenschicht 4), die zur Endpunkter
kennung dienen können. Vorausgesetzt, die Oxidätzung ist
weitgehend isotrop, so liefert dieses Verfahren das darge
stellte Flankenprofil, d. h. einen Graben mit verbessertem
Aspektverhältnis und abgeschrägten Seitenwänden 7′.
Fig. 4: Der verbleibende Graben kann mit einer zweiten Teil
schicht 7b des TEOS problemlos aufgefüllt werden. Die minde
stens notwendige Schichtdicke beträgt in diesem Fall x/2, da
an der Oberkante des Grabens die Grabenweite x beträgt. Bei
nicht vollständiger Entfernung der ersten Teilschicht 7a von
der Substratoberfläche ist die verbleibende Weite an der Gra
benoberkante im allgemeinen geringer, und die zweite Teil
schicht 7b kann (vorausgesetzt, das verbesserte Aspektver
hältnis ist kleiner 1) in geringerer Dicke aufgebracht wer
den.
Fig. 5: Es wird ein CMP-Schritt durchgeführt, um eine plana
re, lunkerfreie Substratoberfläche zu erhalten.
Claims (8)
1. Verfahren zum Auffüllen eines Grabens (2) mit der Gra
benbreite x in einem Halbleitersubstrat (1) mit einer Schicht
(7), mit folgenden Schritten:
- a) Ganzflächiges Aufbringen einer ersten Teilschicht (7a) der Schicht (7) in einer vorgegebenen Dicke, die geringer ist als die halbe Grabenbreite (x/2),
- b) ganzflächiges Aufbringen einer Hilfsschicht (8), so daß der Graben vollständig gefüllt ist,
- c) Durchführen eines Ätzprozesses, der die erste Teilschicht (7a) und die Hilfsschicht (8) isotrop ätzt und für die Hilfsschicht (8) eine höhere Ätzrate aufweist als für die erste Teilschicht (7a), bis die Hilfsschicht (8) entfernt ist,
- d) ganzflächiges Aufbringen einer zweiten Teilschicht (7b) der Schicht (7), so daß der Graben vollständig aufgefüllt ist.
2. Verfahren nach Anspruch 1,
bei dem anschließend die Schicht (7a, 7b) von der Substrat
oberfläche außerhalb des Grabens (2) entfernt wird.
3. Verfahren nach einem der Ansprüche 1 bis 2,
bei dem im Schritt (c) die erste Teilschicht (7a) außerhalb
des Grabens (2) entfernt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3,
bei dem die Schicht (7) aus TEOS und/oder die Hilfschicht (8)
aus Lack besteht.
5. Verfahren nach einem der Ansprüche 3 bis 4,
bei dem im Schritt (a) die Dicke der ersten Teilschicht (7a)
1/3 der Grabentiefe beträgt und in Schritt (c) das Ätzraten
verhältnis etwa 3 beträgt.
6. Verfahren nach einem der Ansprüche 1 bis 5,
bei dem der Ätzprozeß mit einer optischen Endpunkterkennungs
methode gesteuert wird.
7. Verfahren nach einem der Ansprüche 1 bis 6,
bei dem zwischen den Schritten (b) und (c) die Hilfsschicht
(7) zunächst mit einem anisotropen Rückätzprozeß gedünnt wird
und/oder ein Ätzprozeß durchgeführt wird, der die erste Teil
schicht (7a) und die Hilfsschicht (8) mit etwa gleicher Rate
ätzt.
8. Verwendung des Verfahrens nach einem der Ansprüche 1 bis
7 bei der Herstellung eines ROMs.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19636956A DE19636956A1 (de) | 1996-09-11 | 1996-09-11 | Verfahren zum Auffüllen eines Grabens |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19636956A DE19636956A1 (de) | 1996-09-11 | 1996-09-11 | Verfahren zum Auffüllen eines Grabens |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19636956A1 true DE19636956A1 (de) | 1998-03-12 |
Family
ID=7805292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19636956A Ceased DE19636956A1 (de) | 1996-09-11 | 1996-09-11 | Verfahren zum Auffüllen eines Grabens |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19636956A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1073107A2 (de) * | 1999-07-28 | 2001-01-31 | Ntt Electronics Corporation | Präparation eines Siliziumsubstrats |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0441653A2 (de) * | 1990-02-09 | 1991-08-14 | Applied Materials, Inc. | Verbesserung eines Verfahrens zum Planarisieren einer integrierten Schaltungsanordnung unter Verwendung eines anorganischen Materials mit niedrigem Schmelzpunkt |
DE3801976C2 (de) * | 1988-01-23 | 1993-02-18 | Telefunken Electronic Gmbh, 7100 Heilbronn, De | |
US5296092A (en) * | 1992-01-16 | 1994-03-22 | Samsung Electronics Co., Ltd. | Planarization method for a semiconductor substrate |
-
1996
- 1996-09-11 DE DE19636956A patent/DE19636956A1/de not_active Ceased
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3801976C2 (de) * | 1988-01-23 | 1993-02-18 | Telefunken Electronic Gmbh, 7100 Heilbronn, De | |
EP0441653A2 (de) * | 1990-02-09 | 1991-08-14 | Applied Materials, Inc. | Verbesserung eines Verfahrens zum Planarisieren einer integrierten Schaltungsanordnung unter Verwendung eines anorganischen Materials mit niedrigem Schmelzpunkt |
US5296092A (en) * | 1992-01-16 | 1994-03-22 | Samsung Electronics Co., Ltd. | Planarization method for a semiconductor substrate |
Non-Patent Citations (1)
Title |
---|
JP 60-124839 A2. In: Patent Abstracts of Japan, E-356, 8.11.1985, Vol. 9, No. 280 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1073107A2 (de) * | 1999-07-28 | 2001-01-31 | Ntt Electronics Corporation | Präparation eines Siliziumsubstrats |
EP1073107A3 (de) * | 1999-07-28 | 2001-09-05 | Ntt Electronics Corporation | Präparation eines Siliziumsubstrats |
US6402973B1 (en) | 1999-07-28 | 2002-06-11 | Ntt Electronics Corp. | Preparation of silicon substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10230088B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
EP0631305B1 (de) | Verfahren zur Herstellung eines Isolationsgrabens in einem Substrat für Smart-Power-Technologien | |
DE10127622B4 (de) | Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens | |
EP1182699B1 (de) | Verfahren zur Bildung eines dicken dielektrischen Gebietes in einem Halbleitersubstrat | |
DE102006054334B3 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes mit Isolationsgraben und Kontaktgraben | |
EP1019958B1 (de) | Verfahren zur ausbildung einer grabenstruktur in einem siliziumsubstrat | |
DE3613181C2 (de) | Verfahren zum Erzeugen von Gräben mit einstellbarer Steilheit der Grabenwände in aus Silizium bestehenden Halbleitersubstraten | |
DE10054190C2 (de) | Verfahren zum Einebnen einer Isolierung in Form eines flachen Grabens | |
EP1709677B1 (de) | Passivierung tiefer isolierender trenngraeben mit versenkten abdeckschichten | |
DE10138510B4 (de) | Grabenisolation mit selbstjustierender Oberflächenversiegelung und Verfahren zur Herstellung einer solchen Grabenisolation | |
DE112013001383T5 (de) | Verfahren zur Herstellung von Halbleiterwafern | |
DE19636956A1 (de) | Verfahren zum Auffüllen eines Grabens | |
EP0914678B1 (de) | Verfahren zum auffüllen von gräben in einem substrat | |
EP1166349B1 (de) | Verfahren zur herstellung einer grabenisolation für elektrisch aktive bauelemente | |
DE10157785A1 (de) | Isolationsgraben für eine intergrierte Schaltung und Verfahren zu dessen Herstellung | |
DE60216646T2 (de) | Verfahren zur Herstellung eines monokristallinen Substrats und integrierter Schaltkreis mit einem solchen Substrat | |
DE19636914A1 (de) | Verfahren zum Auffüllen eines Grabens mit Hilfe eines anisotropen Ätzprozesses | |
DE19902999A1 (de) | Verfahren zur Ausbildung einer hohlraumfreien Grabenisolation | |
DE10147120A1 (de) | Grabenkondensator und Verfahren zur Herstellung desselben | |
DE19935130C1 (de) | Verfahren zur Herstellung eines Kontaktloches für ein Halbleiterspeicherbauelement | |
DE10032795C2 (de) | Herstellungsverfahren für ein Halbleiterbauelement mit einem Graben | |
DE102004060821B4 (de) | Verfahren zur Herstellung einer Deep-Trench-Struktur in einer STI-Struktur eines Halbleiterkörpers | |
DE10321494B4 (de) | Herstellungsverfahren für eine Halbleiterstruktur | |
DE19843160A1 (de) | Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung | |
DE10153187C1 (de) | Herstellungsverfahren zum Herstellen einer räumlichen Struktur in einem Halbleitersubstrat und Halbleitersubstrat mit einer Einrichtung zum Ätzen einer räumlichen Struktur in dem Halbleitersubstrat |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |