DE1963677B2 - Dekodierer - Google Patents

Description

Die Erfindung betrifft einen Decodierer für ein binäres Datensignal mit Kennzeichnung der Binärzeichen durch Übergänge, bei dem zwischen zwei benachbarten Übergängen Anteile von mehr als zwei verschiedenen Bitzellen liegen können, mit einer vom Datensignal angesteuerten Steuerschaltung, in der ein zum Datensignal phasengleiches Bezugssignal aus symmetrischen Rechteckimpulsen mit dem zugehörigen Komplementärsignal abgeleitet wird, und mit einer Ausgangsstufe, die eine Spannungsvergleichsschaltung und binäre Schaltkreise aufweist und in Abhängigkeit vor den Bezugssignalen und dem begrenzten Datensignal angesteuert die Binärzeichen erzeugt.

Bei Decodierern dieser Art wird das begrenzte Datensignal mit dem Bezugssignal verglichen. Das Vergleichsergebnis dient dazu, die Binärzeichen wiederherzustellen. Bei einem aus der US-PS 32 17 183 vorbekannten Decodierer dieser Art ist für diesen Vergleich ein Phasendetektor vorgesehen. Konsequenterweise beruht die Zeichenerkennung auf einem Phasenvergleich und die ist mit erheblicher Unsicherheit behaftet, weil die Phasenlage sich bei vielen Störeinflüssen verschiebt.

Aufgabe der Erfindung ist es, mit möglichst einfachen schaltungstechnischen Mitteln die Zeichenerkennung auf die ganzen Bitzellen zu stützen, um dabei Störeinflüsse möglichst zurückzudrängen.

Die Erfindung ist dadurch gekennzeichnet, daß eine Nullenintegrierschaltung mit zwei parallelen Nullenintegrierkreisen zur Durchführung der Nullenintegration und der komplementären Nullenintegration und eine Einsenintegrierschaltung mit zwei parallelen Einsenintegrierkreisen zur Durchführung der Einsenintegration und der komplementären Einsenintegration vorgesehen

ίο sind, die von der Bezugs- und Steuerschaltung und dem Datensignal angesteuert sind und ihrerseits die Spannungsvergleichsschaltung ansteuern.

Bei Datensignalen der hier in Frage stehenden Art entstehen oft Verschiebungen der Übergänge, das heißt also, daß ein Übergang, der zum Beispiel in der Mitte einer Bitzelle liegen sollte, zeitlich nach rechts oder nach links verschoben ist. Solche Verschiebungen können bedingt sein durch Fehlkonstruktionen eines magnetischen Abtastkopfes, mittels dessen das Datensignal von einem Magnetband abgetastet wird. Es hat sich gezeigt, daß oft Übergänge einer Art, also beispielsweise diejenigen Übergänge, die dem Binärzeichen »Eins« zugeordnet sind, stärkeren Verschiebungen unterliegen, als die anderen Übergänge oder umgekehrt. Diesem Umstand trägt eine bevorzugte Ausgestaltung der Erfindung Rechnung, die dadurch gekennzeichnet ist, daß bei Vorherrschen von Verschiebungen an den Übergängen einer Art im Datensignal die Erkennung der diesen Übergängen zugeordneten Binärzeichen begünstigt wird durch Verstärken des betreffenden Kombinationssignals gegenüber dem anderen vor dem Amplitudenvergleich.

Die Erfindung ist bevorzugt anwendbar auf Datensignale, bei denen ein Einsbit durch einen Datenübergang

v> in der Mitte einer Bitzelle gekennzeichnet ist, dagegen ein Nullbit durch einen Datenübergang am Anfang einer Bitzelle gekennzeichnet ist, wobei Übergänge für Nullbits, die auf Bitzellen mit einem Einsbit folgen, ausfallen. Diese Art der Modulation wird der Einfachheit halber im folgenden Übergangskodierung genannt. Die Erfindung wird nun anhand der Zeichnung näher erläute-t. In der Zeichnung zeigt

Fig. 1 einen Dekodierer nach der Erfindung im Blockschaltbild,

Fig. 3 Details der Einsenintegrierschaltung aus Fig. 1,

Fig.4 Details der Nullenintegrierschaltung aus F i g. 1 und

Fig. 2 und 5 Diagramme zur Erläuterung der

w Funktionsweise des Ausführungsbeispiels aus F i g. 1.

Bei der Schaltung nach F i g. 1 wird ein rohes Datensignal, das von einem Aufzeichnungsmedium, zum Beispiel einem Magnetband einer Magnettrommel oder dergleichen oder von einem Fernmeldekanal, abgenom-

Vi men ist zunächst in der Differenzierschaltung 10 differenziert und dann in dem Begrenzer 12 begrenzt. Der Begrenzer 12 ist für den Betrieb der Schaltung nicht unbedingt erforderlich aber zweckmäßig, damit zur Weiterverarbeitung ein möglichst definiertes Signal zur

bo Verfugung steht. Der Begrenzer 12 hat zwei verschiedene Ausgänge, am einen Ausgang liegt das begrenzte Datensignal und am anderen Ausgang das komplementierte begrenzte Datensignal vor. Wenn man keinen Begrenzer 12 vorsieht, muß an Stelle dessen ein anderer

h^r> geeigneter Schaltkreis vorgesehen werden, um das komplementierte Datensignal abzuleiten.

In F i g. 2A und 2B sind Beispiele für das Datensignal am Ausgang des Begrenzers 12 und das komplementier-

te Datensignal angegeben. Die eingespeisten Daten sind übergangskodiert, das heißt, daß bei einer binären »Eins« in der Mitte der betreffenden Bitzelle ein Übergang stattfindet und bei einer binären »Null« am vorderen Ende der betreffenden Bitzelle ein Übergang stattfindet, der nur dann ausfallt, wenn in der unmittelbar voraufgehenden Bitzelle eine binäre »Eins« vorliegt Die Übergänge 14,16,18, 20 und 22, die in der Mitte der Bitzellen 28, 30, 34, 42 beziehungsweise 44 liegen, definieren also binäre »Einsen«. Die Bitzellen 32 und 36 haben eine binäre »Null« es findet aber für diese binären »Nullen« kein Übergang statt, weil die unmittelbar voraufgehenden Bitzellen 30 beziehungsweise 34 »Einsen« enthalten. Die restlichen Bitzellen 38 und 40, die »Nullen« enthalten, haben an ihrem vorderen Ende Übergänge 24 beziehungsweise 26. Diese Übergänge werden auch Taktübergänge genannt, während die Übergänge für die »Einsen« auch Datenübergänge genannt werden.

Mit 46 ist ein Spitzenimpulsgenerator bezeichnet, der auf jeden Übergang in dem Datensignal am Ausgang des Begrenzers einen Impuls erzeugt, wie aus Fig. 20 ersichtlich. Mit 48 ist ein Sägezahngenerator bezeichnet, der ein Sägezahnsignal gemäß F i g. 2D erzeugt, das zusammen mit den Impulsen aus dem Spitzenimpulsgenerator 46 an eine Phasenvergleichsschaltung 50 gelangt Mit 52 ist ein Verstärker bezeichne t, dem ein Speicher zugeordnet ist. Die Phasenvergleichsschaltung 50 und der Verstärker 52 halten die Sägezahnspannung 48 konphas zum eingespeisten Datensignal, indem die Nulldurchgänge der Sägezahnspannung mit den impulsen aus dem Spitzenimpulsgenerator 46 synchronisiert werden. Wenn ein Impuls des Spitzenimpulsgenerators vor einem Nulldurchgang in der Sägezahnspannung auftritt, entsteht ein Korrektursignal, dessen Wert dem zeitlichen Abstand zwischen dem Impuls und dem Nulldurchgang entspricht, durch das die Frequenz des Sägezahngenerators heraufgesetzt wird. Dieses Korrektursignal wird in dem Verstärker 52 erzeugt. Durch Impulse des Spitzenimpulsgenerators, die im Anschluß an den zugehörigen Nulldurchgang der Sägezahnspannung entstehen, wird ein Korrektursignal erzeugt, dessen Wert von dem zeitlichen Abstand des Impulses zu dem Nulldurchgang abhängt, das aber eine andere Polarität hat als das zuvor genannte Korrektursignal und durch das die Frequenz des Sägezahngenerators abgesenkt wird. Auch dieses Korrektursignal wird in dem Verstärker 52 erzeugt. Beide K01 rektursignale werden in dem dem Verstärker 52 zugeordneten Speicher gespeichert und gemittelt und nach Maßgabe dieser Mittelwerte wird die Frequenz des Sägezahngenerators 48 nachgestellt.

Die bis jetzt beschriebenen Teile aus F i g. 1 sind in bekannter Weise ausgebildet. Bei bekannten Schaltungen der eingangs genannten Art wird aus den negativ gehenden Flanken des Sägezahnsignals in einer binären Kippschaltung eine Torimpulsfolge gemäß F i g. 2E erzeugt. Diese Torimpulse erstrecken sich jeweils über das zweite und dritte Viertel einer Bitzelle und tasten ein Tor, so daß Impulse, die während des zweiten und dritten Viertels einer Bitzelle auftreten, passieren können. Der Datenimpuls 54 aus der Bitzelle 28 würde auf diese Weise, gesteuert durch den Torimpuls 56, als »Eins« das Tor passieren können. »Nulkimpulse, wie zum Beispiel der Impuls 58 aus der F i g. 2C am vorderen Ende der Bitzelle 38, fallen nicht in das »Fenster« eines Torimpulses 50 und werden deshalb zurückgehalten.

Ein Geräuschimpuls 60, der als typisches Beispiel, wie er im Datensignal vorkommen kann, in F i g. 2A gestrichelt eingezeichnet ist, löst in dem Spitzenimpulsgenerator 46 ein oder mehrere I mpulse aus, je nach dem, wie lange dieser Geräuschimpuls 60 andauert. Bei dem in F i g. 2A gezeichneten nur kurzem Geräuschimpuis 60 entsteht nur ein Spitzenimpuls 62 gemäß F i g. 2C. Durch solch einen Spitzenimpuls kann einerseits die Frequenzsteuerung für den Sägezahngenerator beeinflußt werden, andererseits wird disser geräuschbedingte

ίο Spitzenimpuls 62 bei dem eben beschriebenen Ausblendverfahren als »Eins« ausgeblendet 1st in der nachfolgenden Bitzelle eine »Null«, dann wird daraufhin das Datensignal falsch ausgelesen. Solche Fehler werden jedoch vermieden, bei Schaltungen nach der Erfindung durch die vorgesehene Integration. Mit dieser integration wird die Gesamtbitzelle für die Entscheidung in Betracht gezogen, statt nur, wie bei der bekannten Schaltung, ein kurzes sich über das zweite und dritte Viertel erstreckendes Intervall.

Das Sägezahnsignal des Generators 48 gelangt an einen Halbperiodengenerator 64 und erzeugt, don schmale Impulse im Takt der Nulldurchgänge der Sägezahnspannung, wie in Fig. 2F dargestellt. Die Halbperiodenimpulse gelangen an eine Bezugs- und Steuerschaltung 66 und lösen dort Steuersignale gemäß F i g. 2G. ein erstes Bezugssignal gemäß F i g. 2H und ein zweites zum ersten komplementäres Bezugssignal gemäß Fig. 21 aus. Unter Bezugnahme auf die erste Bitzelle 28 ist das erste Bezugssignal phasengleich mit

jo dem komplementierten Datensignal gemäß F i g. 2B und gegenphasig zum Datensignal gemäß Fig. 2A. In entsprechender Weise ist, bezogen auf die erste Bitzelle 28, das zweite Bezugssignal phasengleich mit dem Datensignal und gegenphasig zum komplementierten

Jj Datensignal. Das erste Bezugssignal und das zweite Bezugssignal, sowie das Datensigna! und das komplementierte Datensignal, gelangen an ein Paar von Einsenintegrierschaltungen 68, in denen das Datensignal und das komplementierte Datensignal, bezogen auf das erste Bezugsignal, über jede Bitzelle integriert wird. Die Integrierschaltungen 68 integrieren die Phasenbeziehungen zwischen dem ersten Bezugssignal und dem Datensignal und dem komplementierten Datensignal durch Multiplikation des ersten Bezugssignals mit dem Datensignal und dem komplementierten Datensignal und Integration der separierten Ergebnisse. Am Ende einer jeden Bitzelle wird in den Integratoren eine Entladung vorgenommen, die durch das Steuersignal 2C gesteuert wird.

Der erste der Einsenintegratoren 68 integriert das Datensignal aus Fig.2A, bezogen auf das erste Bezugssignal gemäß Fig.2H. Das Ergebnis dieser Integration ist in Fig. 2J dargestellt. Eine zweite Einsenintegrierschaltung integriert gleichzeitig das komplementierte Datensignal gemäß F i g. 2B, bezogen auf das erste Bezugssignai, so daß die in Fig. 2K dargestellte Ausgangsspannung entsteht. Die Funktionen des zweiten Bezugssignals gemäß F i g. 21 wird weiter unten anhand von Fig. 3 erläutert. Die Ausgangsspannungen der Einsenintegrierschaltungen werden zu der kombinierten Ausgangsspannung gemäß F i g. 2L über eine ODERfunktion kombiniert.

In jedem der Einsenintegratoren 68 ist eine Kapazität vorgesehen, die dann aufgeladen wird, wenn das

tr> Datensignal, beziehungsweise komplementierte Datensignal, mit dem ersten Bezugssignal in Phase ist. Während der ersten Bitzelle 28 ist beispielsweise das erste Bezugszeichen gegenphasig zum Datensignal,

weshalb der Spannungsabfall über der Kapazität Null bleibt. Die andere Kapazität spricht dagegen auf die Phasengleichheit zwischen dem ersten Bezugssignal und dem komplementierten Datensignal während der ersten Bitzelle 28 an und erreicht am Ende dieser Bitzelle ί gemäß Fig. 2K ihre Maximalladung. Während der zweiten Bitzelle 30 ist das erste Bezugssignal mit dem Datensignal in Phase und gegenphasig zum komplementierten Datensignal. Die daraus resultierenden Ladungsveränderungen an den Kapapzitäten sind aus F i g. 2J und 2 K ersichtlich. Während der ersten Hälfte der Bitzelle 32 ist das erste Bezugssignal gegenphasig zum Datensignal, in der zweiten Hälfte dagegen gleichphasig. Der Spannungsabfall über dem zugehörigen Kondensator bleibt mithin während der ersten ^ ilälfte dieser Bitzelle auf Null, wächst dann aber stetig während der zweiten Hälfte dieser Bitzelle bis zum Ende dieser Bitzelle an. Gleichzeitig steigt die Spannung über dem anderen Kondensator während der ersten Hälfte dieser Bitzelle an und behält dann über die zweite 2« Hälfte dieser Bitzelle den erreichten Wert bei.

Bei der Integration ergeben sich durch Verschiebungen der Datensignale kleinere Unterschiede. Einige typische Verschiebungen der Übergänge in den Datensignalen sind in F i g. 2A und Fig. 2B gestrichelt -'"> eingezeichnet, die dadurch verschobenen Spitzenimpulse sind in F i g. 2C gestrichelt eingezeichnet. Die Verschiebung des Datenübergangs 14 ist eine nach links gerichtete.

Eine Bitverschiebung ist durch viele Faktoren *" bedingt, beispielsweise durch den Lesekopf, mit dem das Datensignal von einem Magnetband abgetastet wird. Die Variationen, die sich durch die angenommenen Verschiebungen in den Ausgangspannungen der Einsen· integrierschaltungen ergeben, sind in den Fig. 2) und i' 2K gestrichelt eingezeichnet. In der ersten Bitzelle 28 führt die Verschiebung des Übergangs 14 dazu, daß das Datensignal aus Fig. 2A kurzzeitig mit dem ersten Bezugssignal aus Fig. 2H in Phase ist. weshalb die Ladung über der Integrationskapazität etwas ansteigt. in entsprechender Weise ist das komolementierte Datensignal durch diese Verschiebung kui^zeitig mit dem ersten Bezugssignal außer Phase, weshalb die Ladung der Kapazität nicht den Maximalwert erreicht. Der Geräuschimpuls 60, der in der dritten Bitzelle 32 auftritt, hat zur Folge, daß das Datensignal kurzzeitig schon während der ersten Hälfte dieser Bitzelle mit dem ersten Bezugssignal in Phase ist, wodurch die Ladungskurve in Fig. 2] etwas angehoben wird. Aus dem gleichen Grunde ist die Ladungskurve in F i g. 2K für die ^5(l dritte Bitzelle etwas abgesenkt.

Die ursprünglichen Daten können aus der kombinierten Ausgangsspannung der Einsenintegrierschaltungen gemäß F i g. 2L durch eine Schwellwerttastung wiedergewonnen werden. In der kombinierten Ausgangsspannung gemäß F i g. 2L erreicht die Spannung am Ende einer jeden Zelle, in der eine binäre »Eins« steht, einen hohen Wert, dagegen am Ende derjenigen Zellen, in denen eine binäre »Null« steht, nur einen etwa halb so großen Wert Mit einem Schwellwertsdektektor, dessen Schwellwertniveau in Fig. 2L mit 70 bezeichnet ist kann man die Bitzellen, in denen eine »Eins« steht erkennen, weil der Spannungswert der kombinierten Ausgangsspannung dann über das Schwellwertniveau 70 ragt Entsprechend kann man die Bitzellen, in denen &5 eine »Null« steht, erkennen, weil das Spannungsniveau der kombinierten Ausgangsspannung in diesen Bitzellen unter dem Schwellwertniveau bleibt Eine solche Schwellwerttastung ist aber aus vielerlei Gründen nich sehr vorteilhaft. Selbst wenn man sehr kostspielige Schaltungen verwendet, lassen sich Drifterscheinungen bei Schwellwertschaltungen kaum vermeiden. Die Schwellwertspannung 70 gemäß F i g. 2L kann beispiels weise nach unten driften und dann falsche »Nullen< erkennen oder nach oben driften, so daß »Einsen« nich erkannt werden. Die damit zusammenhängenden Probleme werden besonders kritisch, wenn Verschie bungen im Datensignal vorliegen. Im Falle solcher Verschiebungen kann die kombinierte Ausgangsspan nung für einen »Eins«bit nur sehr wenig über dem Schwellwertniveau 70 liegen, wie dies beispielsweise für die Bitzellen 28, 30, 42 und 44 angegeben ist. während für einen ?>Nuli«bit die kombinierte Ausgangsspannung dicht unter dem SchweNwertniveaii liegen kann, wie dies beispielsweise in der Bitzelle 40 der Fall ist. Die kleinste Drift des Schwellwertniveaus 70 führt unter diesen Umständen zu einem Fehler.

Zweckmäßiger ist es, zur Wiedergewinnung der Daten abgebildeten Integrationen einem Spannungs vergleich zu unterwerfen. Gemäß Fig. 1 wird das Datensignal und das komplementierte Datensignal in ein Paar von Nullenintegrierschaltungen, die durch den Block 72 angegeben sind, eingeführt. In dieser Nullenintegrierschaltung werden diese Signale bitzel lenweise integriert und zwar bezogen jeweils auf das hohe Niveau des Signals. Die Integration wird am Ende eines jeden Bitzellenintervalls einer Entladung unter worfen, gesteuert durch das Steuersignal aus der Steuerschaltung 66. Die Signale, die als Integrationsergebnis entstehen, sind in den Fig. 2M und 2N dargestellt. Die beiden Ausgangssignale der zwe Nuüenintegrierschaltungen 72 werden einer Oder-Funktion unterworfen, so daß sich die kombinierte Ausgangsspannung gemäß F i g. 20 ergibt.

Die Nullenintegration ist eine Integration des Datensignals beziehungsweise des komplementierten Datensignals gegenüber einem festen, hohen Bezugssi gnal. Das Datensignal aus F i r,. 2A hat in der ersten Hälfte der ersten Bitzelle 28 hohes Niveau und isi deshalb über diese erste Hälfte mit dem Bczugssignai ir Phase, in der zweiten Hälfte hat es niedriges Niveau und ist deshalb mit dem Bezugsniveau nicht in Phase Entsprechend ist das komplementierte Datensigna während der ersten Hälfte der Bitzelle 28 auf niedrigen-Niveau und während der zweiten Hälfte auf hoherr Niveau. so daß sich die Ausgangsspannung gemäO F i g. 2N ergibt. Die Verschiebung der Daten unc Taktübergänge im Datensignal beeinflussen die Nullen integration in ähnlicher Weise wie die Einsenintergra tion, wie auch aus den gestrichelten, in F i g. 2M, 2N unc 20 eingezeichneten Linien ersichtlich.

Es sei darauf hingewiesen, daß die Nullenintegratior 72 eine unmittelbare Wiedergabe der »Nullwbitzeller enthält. Bei der hier in Frage stehenden Übergangsko dierung bleibt ein Datensignal während einer Bitzellt mit einer »Null« konstant wechselt aber in der Mitt« einer Bitzelle mit einer »Eins«. Bei der kombiniertet Ausgangsspannung endet deshalb jede Bitzelle, die eim »Null« enthält auf hohem Spannungsniveau.

Die kombinierten Ausgangsspannungen der Einsenin tegrierschaltung 68 und der Nullenintegrierschaltung 7i werden in eine Spannungsvergleicherschaltung einge speist die feststellt welche der beiden Spannungen an Ende einer jeden Bitzelle auf höchstem Niveau liegt Wenn die kombinierte Ausgangsspannung der Einsenin tegrierschaltung 68 höheres Niveau hat als die dei

Nullenintegrierschaltung 72, dann liefert die Spannungsvergleichsschaltung 74 am Ausgang ein hohes Spannungsniveau, wie aus Fig.2P ersichtlich. Dieses hohe Spannungsniveau tastet den einen Eingang eines mit einem UND-Glied kombinierten monostabilen Multivibrators 76. An dem anderen Eingang des Multivibrators 76 ist das Steuersignal aus der Steuerschaltung 66 unter Zwischenschaltung eines monostabilen Multivibrators 78 geleitet. Der Multivibrator 78 erzeugt aufgrund des eingespeisten Steuersignals schmale Impulse zum Zeitpunkt des Endes einer jeden Bitzelle, gemäß Fig. 2Q. Das UND-Glied, das dem Multivibrator 76 zugeordnet ist, spricht an, wenn gleichzeitig eine hohe Ausgangsspannung aus dem Spannungsvergleicher 74 und ein Impuls aus dem Multivibrator 78 vorliegt und erzeugt dann einen Ausgangsimpuls gemäß Fig. 2R. Die Impulse am Ausgang eines Multivibrators 78 sind in F i g. 2Q exakt am Bitzellenende gezeichnet, in der Praxis wird man sie jedoch zweckmäßig etwas nach links verschieben.

Es ist ersichtlich, daß wenn zwei aufeinander folgende »Einsen« im Datensignal vorliegen, die Ausgangsspannungen der beiden verschiedenen Einsenintegrationen 68 zwischen hohem und tiefem Niveau wechseln. Am Ende der ersten Bitzelle 28 ist die Ausgangsspannung der ersten Einsenintegrierschaltung auf tiefem Niveau und die der zweiten Einsenintegrierschaltung auf hohem Niveau. Bei der zweiten Bitzelle 30 jedoch liegen die Verhältnisse umgekehrt. Für die beiden Einsen in den Bitzellen 42 und 44 ist die Ausgangsspannung der ersten Einsenintegrierschaltung an der Bitzelle 42 und die der zweiten Einsenintegrierschaltung an der Bitzelle 44 auf hohem Niveau. Die beiden Nullenintegrierschaltungen 72 verhalten sich bei aufeinander folgenden »Nullen« entsprechend. Das Ausgangssignal der zweiten Nullenintegrierschaltung ist am Ende der Bitzellen 36 und 40 auf hohem Niveau, während das der ersten Nullenintegrierschaltung am Ende der Bitzelle 38 auf hohem Niveau ist. Abweichungen von diesen Prinzipien sind ein Zeichen dafür, daß irgend etwas falsch ist. Dies kann man für eine Fehlerüberprüfung ausnutzen, indem man vorschreibt, daß, wenn eine »Eins« im Ausgangssignal des einen Einsenintegrators vorliegt, eine unmittelbar folgende »Eins« im Ausgang des anderen Einsenintegrators vorliegen muß. In entpsrechender Weise müssen unmittelbar aufeinander folgende »Nullen« alternierend in den Ausgangssignalen der beiden Nullenintegratoren vorliegen.

Ein Datensignal mit den Daten aus Fig.2A und 2B jedoch mit abgeänderter Nullenkodierung ist in F i g. 2S dargestellt. »Abgeänderte Nullenkodierung« soll bedeuten, daß die Kodierung gegenüber der bislang betrachteten Übergangskodierung abgeändert ist. Die abgeänderte Nullenkodierung unterscheidet sich von der Kodierung, die der Fig.2A zugrunde gelegt ist, dadurch, daß Übergänge an den vorderen Enden von Bitzellen mit aufeinander folgenden »Nullen« nicht geschrieben werden. Bei dem Signal gemäß Fig.2S fehlt gegenüber dem Signal aus Fig.2A lediglich der Taktübergang am vorderen Ende der Bitzelle 40. Bei dieser abgeänderten Nullenkodierung ergeben sich im Prinzip die gleichen Probleme wie bei der zuvor betrachteten Übergangskodierung. Man kann aber mit einer Schaltung nach der Erfindung ein Datensignal mit abgeänderter Nullenkodierung auf die gleiche Weise dekodieren wie zuvor beschrieben. In den F i g. 2T und 2U sind die kombinierten Ausgangsspannungen der Einsenintegrierschaltung und der Nullenintegrierschaltung für das Datensignal in Fig.2S angegeben. Diese kombinierten Ausgangsspannungen können in der Spannungsvergleichsschaltung 74 verglichen werden. Der Ausgang an der Einsenintegrierschaltung 68 ist am Ende einer »Eins«bitzelle auf hohem Niveau und der Ausgang der Nullenintegrierschaltung 72 am Ende einer »Null«Bitzelle. Es läßt sich auch eine Fehlerprüfung entsprechend der zuvor beschriebenen Fehlerfprüfung durchführen, allerdings nach etwas abgeänderten

ίο Prinzipien.

Es ergibt sich mithin, daß die Erfindung vorteilhaft anwendbar ist bei Signalen mit Frequenzmodulation und Signalen mit abgeänderter Nullenkodierung. Auf solche Kodierungen ist die Anwendung der Erfindung aber nicht beschränkt, sie ist allgemein vorteilhaft anwendbar und bei Datensignalen, bei denen zwischen zwei Übergängen Anteile von mehr als zwei Bitzellen liegen können. Die Erfindung ist auch vorteilhaft anwendbar zur Dekodierung von Datensignalen, bei denen ein Übergang in der Mitte einer Bitzelle eine erste Information und die Abwesenheit eines Überganges innerhalb einer Bitzelle eine zweite Information liefert. Die Vorzüge der Erfindung sind in erster Linie dadurch begründet, daß die Abwesenheit eines Überganges innerhalb einer Bitzelle durch eine positive Anzeige ermittelt wird, wofür die gesamte Bitzelle in Betracht gezogen wird. Die Erfindung ist deshalb allgemein auch da anwendbar, wo es darauf ankommt, die Abwesenheit eines Überganges innerhalb einer Bitzelle festzustellen.

F i g. 3 zeigt ein Schaltungsbeispiel für eine Einsenintegrierschaltung 68 aus F i g. 1. Das Datensignal und das komplementierte Datensignal werden an den Eingängen 100 beziehungsweise 102 eingespeist. Das erste und zweite Bezugssignal wird an den Eingängen 104 beziehungsweise 106 eingespeist. Ein NPR-Transistor 108 spricht auf das am Eingang 100 eingespeiste Datensignal an und wird leitend, wenn dieses Datensignal sein hohes Niveau annimmt, dagegen nichtleitend, wenn es sein niedriges Niveau annimmt. Ein NPN-Transistor 110 spricht entsprechend auf das komplementäre Datensignal am Eingang 102 an und wird leitend, wenn dieses ein hohes Niveau hat und nichtleitend, wenn es sein niedriges Niveau hat. Die Transistoren 108 und 110 sind also alternierend leitend und nichtleitend, da die Signale an den Eingängen 100 und 102 zueinander komplementiert sind. Die beiden Transistoren 108 und 110 schalten bei dem dargestellten Ausführungsbeispiel bei ungefähr —1,5 Volt. Die NPN-Transistoren 112 und 114 sprechen auf das erste Bezugssignal am Eingang 104 an und sind leitend, wenn dieses Signal auf hohem Potential ist und nichtleitend, wenn es auf niedrigem Potential ist. Entsprechend sprechen NPN-Transistoren 116 und 118 auf das zweite Bezugssignal am Eingang 106 an und sind leitend, wenn dieses auf hohem Potential ist und nichtleitend, wenn es auf niedrigem Potential ist

Die beiden verschiedenen Paare von Transistoren 112, 114 beziehungsweise 116, 118 sind mithin alternierend leitend und nichtleitend, da die Bezugssi-

eo gnale an den Eingängen 104 und 106 zueinander komplementär sind. Die Transistoren 112,114,116 und 118 schalten bei dem dargestellten Ausführungsbeispiel bei Massenpotential. Man kann die Schaltung auch so ausführen, daß sie bei einem anderen Potential schalten.

Der Strom vom positiven Anschluß 120 fließt zu dem einen oder dem anderen von zwei Kondensatoren 122 122 und 124, je nachdem, welcher Kondensator an den negativen Anschluß 126 gekoppelt ist Der Gesamt-

stromfluß zwischen den positiven und negativen Anschlüssen 120 und 126 ist konstant und wird durch die Spannung am Anschluß 126, die Spannung am Anschluß 127 und den Wert eines Widerstandes 128 bestimmt. Der Kondensator 122 ist an den negativen Anschluß 126 gekoppelt, wenn gleichzeitig die Transistoren 1!4 und 110 leitend sind, oder wenn gleichzeitig die Transistoren 118 und 108 leitend sind. Der Kondensator 124 ist an den Anschluß 126 gekoppelt, wenn gleichzeitig die Transistoren 116 und 110, oder wenn gleichzeitig die Transistoren 112 und 108 leitend sind. Der Kondensator 124 wird über die Spannung am positiven Anschluß 120 negativ geladen, während desjenigen Teils einer Bitzelle, währenddessen das Datensignal mit dem ersten Bezugssignal in Phase ist Der Kondensator 122 wird in entsprechender Weise negativ über den Anschluß 120 geladen, während derjenigen Abteilung einer Bitzelle, während der das Datensignal mit dem ersten Bezugssignal außer Phase ist Am Ende einer jeden Bitzelle wird von dem Steuersignal ein Impuls abgeleitet, der kurzzeitig PNP-Transistoren 129 und 130 vorspannt und leitend schaltet, so daß die Kondensatoren 122 und 124 über den positiven Anschluß 120 entladen werden.

Der Leitungszustand der PNP-Transistoren 132 und 134 wird über den Spannungsabfall an den Kondensatoren 122 und 124 gesteuert Die Transistoren 132 und 134 sind in Emitterfolgeschaltung über die Dioden 138 und 140, sowie die Widerstände 142 und 144 zwis hen Massenpotential und einen gemeinsamen positiven Anschluß 136 geschaltet. Die Verbindungen zwischen den beiden Widerständen 142 und 144 und den zugehörigen Dioden 138 und 140 sind miteinander verbunden und an einen Eingangsanschluß 146 der Spannungsvergleicherschaltung 74 aus Fig. 1 geschaltet Die Leitfähigkeit der Transistoren 132 und 134 bestimmt die Spannung am unteren Ende der zugehörigen Widerstände 142 beziehungsweise 144. Die Dioden 138 und 140 und die Bais-Emitter-Verbindung der Transistoren 132 und 134 wenden eine ODER-Funktion auf die niedrigste Spannung an den Enden der Widerstände 142 und 144 an, die geODERt an den Eingangsanschluß 146 der Spannungsvergleicherschaltung gelangt. Diese Spannung ist die kombinierte Ausgangsspannung entsprechend Fig.2L. Die Spannung gemäß F i g. 2L wird so betrachtet, daß sie positiv läuft, wenn sie von ihrem Anfangswert ansteigt. Abgesehen von der analogen ODER-Funktion dienen die Schaltteile, umfassend die Transistoren 132, 134, die Dioden 138, 140 und die Widerstände 142, 144 dazu, Überladung der Kondensatoren 122 und 124 zu vermeiden, die andernfalls entstehen würde, wenn nämlich die Kondensatorspannungen direkt an die Spannungsvergleicherschaltung 74 gekoppelt wäre.

Die Funktion der Einsenintegratoren aus F i g. 3 wird nun noch anhand der ersten Bitzellen aus F i g. 2 näher erläutert Während der ersten Hälfte der Bitzelle 28 ist das Datensignal auf hohem Niveau und das komplementierte Datensignal auf niedrigem Niveau, so daß der Transistor 108 leitend und der Transistor 110 nichtleitend ist Währenddessen ist das erste und zweite Bezugssignal niedrig beziehungsweise hoch, so daß die Transistoren 116 und 118 leitend und die Transistoren 112 und 114 nichtleitend sind. Die leitenden Transistoren 108 und 118 bilden einen Strompfad zwischen dem Kondensator 122 und dem negativen Anschluß 126, so daß der Kondensator 122 während der ersten Hälfte der Bitzelle 28 mit einer bestimmten Geschwindigkeit die durch den konstanten Stromfluß aus dem positiven Anschluß 120 bestimmt ist, aufgeladen wird. Während der zweiten Hälfte der Bitzelle 28 schaltet das Datensignal und das komplementierte Datensignal den Transistor 108 nichtleitend und den Transistor 110 leitend. Das erste Bezugssignal schaltet gleichzeitig die Transistoren 112 und 114 leitend und das zweite Bezugssignal schaltet die Transistoren 116 und 118 nichtleitend. Die leitenden Transistoren 110 und 114 bilden einen Strompfad zwischen dem Kondensator 122

ίο und dem negativen Anschluß 126, so daß der Kondensator 122 sich während der zweiten Hälfte der Bitzelle 28 weiter aufladen kann und zwar aufgrund des von dem positiven Anschluß 120 fließenden bestimmten Stromflusses. Am Ende der Bitzelle 28 hat der Kondensator 122 einen hohen Spannungsabfall gemäß F i g. 2K erreicht während der Kondensator 124 keinen Spannungsabfall gemäß F i g. 2 J erreicht hat

Während der zweiten Bitzelle 30 ist das Datensignal in Phase und sein Komplement außer Phase mit dem ersten BezugssignaL Der Kondensator 124 lädt sich während dieser Zeile auf ein hohes Spannungsniveau gemäß Fig.2] auf, während der Kondensator 122 gemäß F i g. 2 K ungeladen bleibt

Während der ersten Hälfte der dritten Bitzelle 32 ist das Datensignal außer Phase und das komplementierte Datensignal in Phase mit dem ersten BezugssignaL Das Datensignal und das zweite Bezugssignal liegen beide auf hohem Niveau, so daß die Kondensatoren 108 und 118 leiten und der Kondensator 122 geladen wird, während der Kondensator 124 ungeladen bleibt. Während der zweiten Hälfte der Bitzelle 32 ist das Datensignal in Phase mit dem ersten Bezugssignal und beide Signale liegen auf hohem Potential. Die Transistoren 108 und 112 sind mithin leitend und laden den Kondensator 124. Die Ladung des Kondensators 122 bleibt auf dem Niveau, das am Ende der ersten Hälfte der Bitzelle 32 erreicht wurde. Die Ladungen der Kondensatoren 122 und 124 sind am Ende der Bitzelle 32 ungefähr gleich groß, so daß auch die Spannungen am unteren Ende der beiden Widerstände 142 und 144 gleich groß sind. Dies Spannungen gelangen an die Spannungsvergleichsschaltung 74.

In Fig.4 ist beispielsweise die Schaltung des Blocks 72 mit der Nullenintegrierschaltung aus Fig. 1 dargestellt. Der Ausgangsteil dieser Schaltung, über den die Kondensatoren 122 und 124 an den zweiten Eingang der Spannungsvergleichsschaltung 74 angeschlossen sind, ist genau so ausgebildet, wie der entsprechende Teil aus Fig.3 und deshalb in Fig.4 nicht noch einmal

so eingezeichnet. Den Eingängen 104 und 106, sowie den Transistoren 112, 114, 116 und 118 aus Fig. 3 entsprechende Elemente sind nicht vorgesehen. Die Transistoren 108 und 110 sind direkt an die Kondensatoren 122 beziehungsweise 124 angeschlossen. Wenn das Datensignal auf hohem Niveau ist und das komplementierte Datensignal auf niedrigem Niveau ist, dann ist der Transistor 108 leitend und der Transistor 110 nichtleitend, so daß der Kondensator 122 über den positiven Anschluß 120 geladen wird. In entsprechender Weise ist der Transistor 110 leitend und der Kondensator 124 wird geladen, wenn das komplementierte Datensignal auf hohem Niveau ist und das Datensignal auf niedrigem Niveau ist Die Transistoren 128 und 130 sprechen auf einen Entladungsimpuls an, der vom Steuersignal am

b5 Ende einer jeden Bitzelle abgeleitet wird und entladen die Kondensatoren 120 und 124.

Bei den hier betrachteten Datensignalen bleibt das Datensignal auf hohem Niveau oder auf niedrigem

Niveau, so lange eine Bitzelle mit einer »Null« dauert, da in der Mitte dieser Bitzelle kein Übergang stattfindet. Dieser Umstand hat zur Folge, daß die kombinierte Spannung am Ende einer jeden Bitzelle mit einer »Null« größer ist als die kombinierte Spannung aus den Einsenintegratoren. Während einer Bitzelle mit einer »Eins« wechselt das Niveau des Datensignals, wodurch das kombinierte Ausgangssignal der Nullintegratoren am Ende einer Bitzelle dann niedrigeres Niveau hat als das entsprechende Signal der Einsenintegratoren. ι ο

Während der ersten Hälfte der Bitzelle 28 ist das Datensignal auf hohem Niveau und der Transistor 108 leitend, so daß sich der Kondensator 122 auflädt. Während der zweiten Hälfte der Bitzelle 28 ist das komplementierte Datensignal auf hohem Niveau, so daß is der Transistor 110 leitend ist und der Kondensator 124 aufgeladen wird, während der Kondensator 122 seine erreichte Ladung hält. Die Ladungen der beiden Kondensatoren 122 und 124 sind am Ende der Bitzelle 28 ungefähr gleich groß, wie aus F i g. 2M und F i g. 2N ersichtlich. Die Kombination dieser beiden Spannungen ist in Fig. 20 eingezeichnet und gelangt an den zweiten Eingang der Spannungsvergleichsschaltung 74. Der kombinierte Ausgang der Einsenintegratoren ist in diesem Fall höher als der der Nullenintegratoren. Das Ausgangssignal der Spannungsvergleichsschaltung 74 erkennt diesen Sachverhalt und löst einen »Eins«impuls gemäß F i g. 2P, 2Q und 2R aus.

Während der ersten Hälfte der zweiten Bitzelle 30 lädt sich der Kondensator 124 auf, während der Kondensator 122 ungeladen bleibt. Während der zweiten Hälfte der Bitzelle 30 bleibt der Kondensator 124 auf dem erreichten Ladungszustand und der Kondensator 122 lädt sich auf ein Niveau auf, das ungefähr so groß ist wie das des Kondensators 124. Das daraus resultierende kombinierte Ausgangssignal der Nullintegratoren gemäß Fig. 20 ist wiederum kleiner als das entsprechende Signal der Einsenintegratoren, so daß am Ausgang ein »Eins«impuls ausgelöst wird.

Während der ersten Hälfte der dritten Bitzelle 32 lädt sich der Kondensator 122 auf, während der Kondensator 124 ungeladen bleibt Das Datensignal bleibt auf hohem Niveau und das komplementierte Datensignal hat niedriges Niveau, während der zweiten Hälfte der Bitzelle 32, so daß sich der Kondensator 122 weiter auflädt, während der Kondensator 124 ungeladen bleibt. Die kombinierte Ausgangsspannung der Nullenintegratoren am Ende der Bitzelle 32 ist größer als die entsprechende Spannung der Einsenintegratoren, so daß wieder ein »Eins«-Impuls am Ausgang ausgelöst wird.

In F i g. 5A ist ein Datensignal dargestellt, das dem aus F i g. 2A sehr ähnlich ist, aber größere Verschiebungen aufweist Die sich aufgrund dieses Signals ergebenden kombinierten Ausgangssignale der Einsen- und Nullen-Integratoren sind in Fig.5B und 5C dargestellt Trotz der verhältnismäßig großen Verschiebung ist das Ausgangssigna] der Einsenintegratoren 68 am Ende der Bitzellen 28, 34, 42 und 44 größer als das der Nullenintegratoren 72, so daß sich »Eins«-lmpulse gemäß F i g. 5D, 5E und 5F ergeben. In entsprechender Weise ist das Ausgangssignal der Nullenintegratoren 72 am Ende der Bitzellen 32,36,38 und 40 größer als das der Einsenintegratoren, so daß sich keine »Eins«-Impulse ergeben. Für die Bitzelle 30 ergibt sich jedoch ein Problem, weil der Datenübergang 16 um mehr als 25% nach rechts verschoben ist Das kombinierte Ausgangssignal der Nullenintegratoren ist am Ende der Bitzelle 30 größer als das der Einsenintegratoren, so daß kein »Eins«-Impuls ausgelöst wird.

Es hat sich gezeigt, daß in vielen Fällen bei der hier betrachteten Übergangskodierung und der abgeänderten Nullkodierung die Datenübergänge aus verschiedenen Gründen im allgemeinen mehr verschoben werden als die Taktübergänge. Bei anderen Dekodierungsverfahren werden dagegen die Taktübergänge stärker verschoben als die Datenübergänge. Wenn die Verschiebungen der Daten- und der Taktübergänge unterschiedlich sind, dann kann man dies nach der Erfindung ausnutzen, indem man die Ausgangsspannungen der Einsenintegratoren oder die der Nullenintegratoren verstärkt Bei dem Datensignal nach F i g. 5 werden die Ausgangsspannungen der Einscnintcgratoren gegenüber denen der Nullenintegratoren verstärkt. Dies kann man einfach dadurch bewerkstelligen, daß man die Ausgangspannungen der Einsenintegratoren mit dem Faktor 1,2 multipliziert. Es ist auch möglich und noch zweckmäßiger, statt dessen den Ladungsstrom der Kondensatoren 122 und 124 aus F i g. 3 zu vergrößern, in dem man den Widerstand 128 verkleinert. Man kann das gleiche Ergebnis auch erzielen, indem man die Kapazitäten der Kondensatoren 122 und 124 verkleinert Der Betrag, um den man diese Spannungsvergrößerung vornehmen kann, ist jedoch begrenzt durch die Bedingung, daß die »Nullen« noch richtig erkannt werden können. Eine optimale Arbeitsweise in Verbindung mit einem Datensignal gemäß F i g. 5A ergibt sich bei Verstärkung um den Faktor 1,2 bis 1,3.

Das kombinierte Ausgangssignal der Einsenintegratoren gemäß Fig. 5G entspricht dem aus Fig. 5B, jedoch vergrößert um den Faktor 1,3. Wie ersichtlich, ist die Spannung gemäß F i g. 5G am Ende einer jeden Bitzelle mit einer »Eins« größer als die aus F i g. 5C, das gilt auch für die problembehaftete Bitzelle 30, so daß sich auch für diese Bitzelle eine »Eins« als Ausgabe gemäß Fig.5H und 51 ergibt. Das Ausgangssignal der Einsenintegratoren ist am Ende einer jeden Bitzelle mit einer »Null« immer noch kleiner als das aus F i g. 5C, so daß die »Nullen« nach wie vor einwandfrei erkannt werden.

Eine entsprechende Kompensation kann man vornehmen, wenn voraussichtlich die Taktübergänge einer größeren Verschiebung unterliegen als die Datenübergänge. In einem solchen Fall kann man die Ladungsgeschwindigkeit für die Kondensatoren 122 und 124 gemäß F i g. 4 vergrößern, so daß das Ausgangssignal der Nullenintegratoren am Ende von Bitzellen mit »Nullen« das der Einsenintegratoren überragt und zwar auch für solche Bitzellen mit »Nullen«, deren Taktübergänge einer großen Verschiebung unterliegen. Das kombinierte Ausgangssignal der Nullenintegratoren ist so bemessen, daß es am Ende einer jeden Bitzelle mit einer »Eins« kleiner ist als das der Einsenintegration.

Beim dargestellten Ausführungsbeispiel wurden für die Nullenintegrierschaltung einerseits und für die Einsenintegrierschaltung andererseits jeweils zwei verschiedene Integratoren vorgesehen. Man kann die Integration aber auch in jeweils einem einzigen Integrator vornehmen. In einem solchen Fall wird der einzige vorgesehene Einsenintegrator dann, wenn das Datensignal mit dem Bezugssignal in Phase ist, so geschaltet daß er in positiver Richtung integriert und dann, wenn das Datensignal mit dem Bezugssignal außer Phase ist, so geschaltet, daß er in negativer Richtung integriert In entsprechender Weise kann man bei einem einzigen Nullenintegrator vorgehen.

Hierzu 5 BMt Zeichnungen

Claims (2)

Patentansprüche:

1. Decodierer für ein binäres Datensignal mit Kennzeichnung der Binärzeichen durch Übergänge, bei dem zwischen zwei benachbarten Übergängen Anteile von mehr als zwei verschiedenen Bitzellen liegen können, mit einer vom Datensignal angesteuerten Steuerschaltung, in der ein zum Datensignal phasengleiches Bezugssignal aus symmetrischen Rechteckimpulsen mit dem zugehörigen Komplemenlärsignal abgeleitet wird, und mit einer Ausgangsstufe, die eine Spannungsveigleichsschaltung und binäre Schaltkreise aufweist und in Abhängigkeit von den Bezugssignalen und dem begrenzten Datensignal angesteuert die Binärzeichen erzeugt, dadurch gekennzeichnet, daß eine Nullenintegrierschaltung (72) mit zwei parallelen Nullenintegrierkreisen zur Durchführung der Nullenintegration und der komplementären Nulleninteg-ration und eine Einsenintegrierschaltung (68) mit zwei parallelen Einsenintegrierkreisen zur Durchführung der Einsenintegration und der komplementären Einsenintegration vorgesehen sind, die von der Bezugs- und Steuerschaltung (66) und dem Datensignal angesteuert sind und ihrerseits die Spannungsvergleichsschaltung (74) ansteuern.

2. Decodierer nach Anspruch 1, dadurch gekennzeichnet, daß ein Spitzenimpulsgenerator (46) durch die Übergänge im Datensignal angestoßen, schmale Spitzenimpulse erzeugt und über eine Phasenvergleichsschaltung (50) und einen Speicher mit Verstärker (52) einen Sägezahngenerator (48) synchronisiert, der ein Sägezahnsignal doppelter Bitzellenfrequenz mit Nulldurchgängen an den Stellen möglicher Übergänge erzeugt, das zum Nachführen der Synchronisation an die Phasenvergleichsschaltung (50) rückgekoppelt ist und über einen Halbperiodengeneratnr (64) die Bezugs und Steuerschaltung (66) treibt.