DE2141714C3 - Einrichtung zur Erkennung von Daten - Google Patents

Description

Die Erfindung betrifft eine Einrichtung :mr Erkennung von Datensignalen, die aus einem z. B. magnetischen Datenspeicher und vorzugsweise als Binärzeichen ausgelesen werden, wobei der Abstand zwischen jeweils zwei benachbarten Signalübergängen einer Bitzelle oder dem mehrfachen Wert einer Bitzelle entspricht, mit Hilfe von Integrationsgliedern.

Die Datenerkennung bei Signalen mit verschiedenen Zuständen mit Hilfe der Integration hat gegenüber derjenigen mit einer Auswertung der Signallängen den Vorteil, einer geringen Störempfindlichkeit sowie einer größeren Empfindlichkeit gegenüber den Datensignalen. In vielen Systemen ist das Signal auf zwei verschiedene Zustände beschränkt, die jeweils einen der beiden Binärwerte darstellen (NRZ-Signale). Bei einer anderen Ausführungsform sind ein Übergang zwischen den Signalzuständen als der eine Binärwert und das Ausbleiben dieses Übergangs an einer bestimmten Stelle als der andere Binärwert gekennzeichnet (NRZI-Signale). Weitere Darstellungsmöglichkeiten für Datensignale sind bekannt, so z. B. phasencodierte Signale, frequenzmodulierte Signale usw.

Mit steigender Geschwindigkeit der Daten werden die Anforderungen an die Empfindlichkeit und Zuverlässigkeit der Erkennungssysteme ebenfalls größer. Bei einer zur Erkennung der Daten vorgenommenen Integration der Datensignale muß bei den bekannten Systemen ein Teil der Erkennungsperiode dazu verwendet werden, das Ausgangssignal des Integrationsgliedes auf einen Bezugswert zurückzuführen. Dieser Teil ist um so größer, je höher die Datengeschwindigkeit bei gleichbleibender Rückführzeit ist.

Es ist daher die Aufgabe der vorliegenden Erfindung, eine Einrichtung zur Erkennung von Datensignalen mit Hilfe von Integrationsgliedern zu schaffen, bei der der nachteilige Einfluß der Rückführzeit der Ausgangssignale der Integrationsglieder nicht gegeben ist und somit während der ganzen Erkennungsperiode eine Integration stattfinden kann. Diese Aufgabe wird bei der anfangs genannten Einrichtung erfindungsgemäß dadurch gelöst, daß für jeden Signalzustand jeweils zwei Integrationsglieder vorgesehen sind, denen Verknüpfungsschaltungen zur Zuteilung der Eingangsinformation in Abhängigkeit von deren Signalzustand sowie

vom Zustand eines damit synchronisierten binären Taktsignals derart vorgeschaltet sind, daß sie bei Vorliegen des entsprechenden Datensignalzustandes abwechselnd für die Dauer eine Taktzeit des Taktsignal angeschaltet sind und anschließend in ihrer durch die nachfolgende Taktzeit bestimmten Integrationspause auf einen Bezugswert zurückgeführt werden, und daß die Ausgänge der einem Dailensignalzustand zugeordneten Integrationsglieder zusammengefaßt und mit jeweils einem Eingang einer vom Taktsignal gesteuerten A.nplitudenvergleichsvorrichiung, die in Abständen von einer Bitzelle jeweils zum Zeitpunkt eines möglichen Überganges zwischen zwei Datensignalzuständen die Amplituden der angelegten Signale vergleicht, verbunden sind, wobei durch die jeweilige Polarität des bei einem Vergleich ermittelten Difiercnzsignals der Datensignalzustand im vorhergehenden, der Länge einer Bitzelle entsprechenden Intervall feststellbar ist. Vorzugsweise sind die Datei,.signale Binärsignale und eine Taktsignalperiode ist gleich der Dauer von zwei Bitzellen, wobei infolge vor den vier Integrationsgliedern liegender Torschaltungen eine Integration durch das erste und zweite lntegraticnsglied dann vorgesehen ist, wenn das Datensignal den ersten binären Zustand aufweist und eine Aufteilung zwischen diesen Integrationsgliedern in der Weise vorgenommen ist, daß das erste Integrationsglied beim Vorliegen des ersten Signalzustandes des Taktsignals und das zweite Integrationsglied beim Vorliegen des zweiten Signalzustandes des Taktsignals eingeschaltet sind und eine Integration durch das dritte und vierte Integrationsglied dann vorgesehen ist, wenn das Datensignal den zweiten binären Zustand aufweist und eine Aufteilung zwischen diesen Integrationsgliedern in der Weise vorgenommen ist, daß das dritte Integrationsglied beim Vorliegen des ersten Signalzustandes des Taktsignals und das vierte Integrationsglied beim Vorliegen des zweiten Signalzustandes des Taktsignals eingeschaltet sind. Der Zustand der Amplitudenvergleichsvorrichtung wird in Abständen von jeweils einer Bitzelle abgetastet. Vorzugsweise ist jedem Integrationsglied eine konstante Eingangsstromquelle zugeordnet. Für die Rückführung des Ausgan^ssignals eines Integrationsgliedes wird vorteilhaft eine Geschwindigkeit vorgesehen, die nur etwas größer ist als die Geschwindigkeit des Anstiegs dieses Ausgangssignals während der Integration.

Die Erfindung wird im folgenden anhand eines in den Figuren dargestellten Ausführungsbeispiels näher erläutert. Es zeigt

Fig. 1 die Blockschaltung einer Einrichtung zur Erkennung von Datensignalen,

F i g. 2 eine größere Anzahl von idealisierten Kurvenzügen der in der Einrichtung nach Fig. 1 auftretenden Signale,

Fig.3 nähere Einzelheiten aus der Einrichtung nach Fig. 1 und

Fig.4 und 5 die Umwandlung von phasencodierten Signalen in NRZ-Signale und frequenzmodulierten Signalen in NRZl-Signale.

Die auf einem magnetischen Aufzeichnungsträger 11 in Fig. 1 gespeicherten Daten werden über einen Lesekopf 12 abgefühlt. Sie werden in einer Differentiatipnsstufe 13 differenziert und anschließend einem Phasenschieber und Begrenzer 14 zugeleitet. Die Differentiationsstufe 13 kann zusätzlich Kompensationskreise für Störsignale enthalten. Der Phasenschieber und Begrenzer 14 erzeugt amplitudenbegrenzte Signale (+ D) 10 aus den aufgenommenen Signalen und siellt sie auf einer Leitung 15 zur Verfugung. Entsprechende komplementäre, d. h. in der Polarität umgekehrte Signale ( — D) werden gleichzeitig auf eine Leitung 16 abgegeben. In beiden Signalzügen bedeutet ein Wechsel zwischen den Signalzuständen innerhalb einer Datenperiode von plus nach minus oder umgekehrt eine binäre Eins, während das Fehlen eines solchen Signalüberganges innerhalb einer Datenperiode eine binäre Null anzeigt.

Das Signal 10 auf der Leitung 15 und ebenso das komplementäre Signal auf der Leitung 16 werden einem Taktgeber 20 mit veränderbarer Frequenz zugeführt, wodurch dieser Taktsignale 21 und 22 liefert. Das Taktsignal 21 hat eine Periode, die der Datenperiode entspricht. Bei Geschwindigkeitsänderungen des Aufzeichnungsträgers 11 ändert der Taktgeber 20 die Frequenz der von ihm erzeugten Taktsignale in entsprechender Weise. Das Taktsignal 22 ( + C) wird von dem Taktsignal 21 abgeleitet und auf eine Leitung 23 gegeben. Das hierzu komplementäre Signal (-C) tritt auf einer Leitung 24 auf. Das Taktsignal 21 wird über eine Leitung 25 einer Vergleichsschaltung 40 zugeführt und bewirkt dort die Abtastung der Datensignale.

Die Datensignale 10 sowie die Taktsignale 22 und die entsprechenden komplementären Signale werden Integratoren 30 und 31 zugeleitet. Das Verhältnis der Ausgangsamplituden dieser beiden Integratoren zeigt die Polarität des Signals 10 während der unmittelbar vorhergehenden Abtastperiode an. Die Abtastperiode erstreckt sich zwischen jeweils aufeinanderfolgenden Bitzellenmitten. Der Integrator 30 integriert die positiven Anteile des Datensignals 10 ( + D). Der Integrator 31 integriert die negativen Anteile des Signals 10 (— D), indem er die positiven Anteile des zum Datensignal 10 komplementären Signals auf der Leitung 16 integriert. Dadurch, daß beide Integratoren Signale gleicher Polarität verarbeiten, erhält man eine vereinfachte Schaltkreisauslegung und eine erhöhte Zuverlässigkeit.

Da beide Integratoren 30 und 31 identisch aufgebaut sind, erhalten die in ihnen verwendeten Teile die gleichen Bezugszeichen, wobei diejenigen im Integrator 31 zusätzlich noch mit einem Strich versehen sind. Jeder Integrator besitzt zwei Integrationsglieder 33, 34 bzw 33', 34'. Das Integrationsglied 33 ist wirksam, wenn sowohl das Datensignal 10 als auch das Taktsignal 22 den positiven Signalzustand besitzen ( + D + C). Das Integrationsglied 34 ist dann eingeschaltet, wenn das Datensignal 10 den oberen und das Taktsignal 22 den unteren Signalzustand besitzen ( + D-C). Die Integrationsglieder im Integrator 31 sind dann wirksam, wenr das Datensignal 10 den unteren Zustand aufweist. Das Integrationsglied 33' arbeitet dann, wenn zusätzlich das Taktsignal 22 den höheren Signalzustand besitz! (-D + C) und das Integrationsglied 34' dann, wenn da.¹ Taktsignal 22 sich zusätzlich im unteren Signalzustanc befindet ( —D-C). Die beiden Integrationsglieder eine; Integrators werden also abwechselnd durch da« Taktsignal betätigt, wenn sich das Datensignal 10 ir einem seiner beiden Zustände befindet. Auf diese Weis« kann die ganze Datenperiode für die Erkennung benutz' werden. Es gehen keine Anteile dieser Datenperiode füi die Rückführung der Integrationsglieder verloren. Ok Verwendung eines wesentlichen Teils der nachfolgen den Erkennungsperiode erlaubt eine langsame Rückfüh rung des .Ausgangswertes eines Integrationsgliedes Hierdurch werden die Frequenzanforderungen an der

Rückführkreis und das Auftreten von Störsignalen verringert sowie ein stark geglättetes Ausgangssignal der Integratoren ermöglicht.

Das Signal35 in Fig. 2 ist das Ausgangssignal des Integrationsgliedes 33. Es zeigt immer dann, wenn das Datensignal 10 und das Taktsignal 22 ihren oberen Zustand besitzen, einen linearen Anstieg. Das Signal 36 ist das Ausgangssignal des Integrationsgliedes 34. Es besitzt einen positiven Anstieg, wenn das Datensignal 10 den oberen Signalzustand und das Taktsignal 22 den unteren Signalzustand aufweisen. Entsprechend ist das Signal 35' das Ausgangssignal des Intcgrationsgliedcs 33' und das Signal 36' dasjenige des Integrationsgliedes 34'. Die Ausgänge der Integrationsglieder 33 und 34 werden in einer analogen ODER-Schaltung 38 zusammengefaßt. Das Ausgangssignal dieser ODER-Schaltung wird über eine Leitung 39 der Vergleichsschaltung 40 zugeführt.

Die Analog-ODER-Schaltung läßt jeweils dasjenige von den an seinen Eingängen liegenden Signalen passieren, das die größte Amplitude einer gegebenen Polarität besitzt. Im vorliegenden Beispiel ist dies die positive Polarität. Auf der Leitung 39 tritt somit das in F i g. 2 gezeigte Signal 41 auf, das aus den Signalen 35 und 36 zusammengesetzt ist und jeweils demjenigen von diesen beiden Signalen entspricht, das eine höhere Amplitude als das andere aufweist.

Das Ausgangssignal des Integrationsgliedes 33 wird in den Zeitspannen, in denen das Taktsignal 22 den unteren Zustand besitzt, auf einen Bezugswert zurückgeführt. Dementsprechend findet diese Rückführung beim Integrationsglied 34 dann statt, wenn das Taktsignal 22 den oberen Zustand aufweist, die Rückführung beansprucht vorzugsweise einen wesentlichen Teil der auf eine Integration folgenden Abtastperiode, beispielsweise 75% von dieser. Eine Abtastperiode entspricht vorteilhaft einer Bitperiode der Datensignale.

Die Abtastung; d. h. die Erkennung der Datcnsignalc, erfolgt unmittelbar nach jeder Abtastperiode, d.h. in jeder Zellenmitte. Der Abtastzeitpunkt ist gegeben durch den nach oben gehenden Übergang im Taktsignal 21; Ein Schaltkreis 45, der auf diese positiven Übergänge anspricht, bringt über eine Leitung 104 einen Transistor 46 kurzzeitig in den leitenden Zustand. Hierdurch wird die Vergleichsschaltung 40 angeregt, wie nachfolgend noch erläutert wird; Zwischen diesen Abtastzfeitpunkten ist der Transistor 46 nichtleitend, wodurch die Vergleichsschaltung 40 gesperrt ist. Durch diese selektive Ansteuerung der Vergleichsschaltung 40 erhält man das Signal 125 in Fig.2 auf einer Ausgangsleitung 47 und das dazu komplementäre Signal auf einer Leitung 48.

Im folgenden wird die selektive Ansteuerung der Integrationsglieder 33 und 34 sowie die Rückführung ihrer Ausgangssignale näher beschrieben. Zwei spezielle UND-Schaltungen 55 und 56 sind an die Leitungen 15 und 23 bzw. 15 und 24 angeschlossen und liefern während vorbestinimtcr Zeitabschnitte konstante Eingangssignale an die Integrationsglieder 33 und 34. Eine solche spezielle UND-Schaltung wird noch anhand der F i g. 3 erläutert werden. Die konstanten Eingangssigna-Ic der Integrationsglieder bewirken, daß deren Ausgnngssignalc linear mit der Zeit ansteigen und so eine zuverlässige Anzeige der Dauer jedes Signalzusnandcs des Datensignal 10 während einer Abtastperiode geben. Wenn das Taktsignal 22 auf der Lcitmng 23 bzw. eins hierzu komplementäre Signal Huf der I .ellung 24 den unteren Signalzustand besitzen, dann wird über die zugeordnete UND-Schaltung 55 bzw. 56 eine Konstantstromquelle 57 bzw. 58 mit dem Eingang des Integrationsgliedes 33 bzw. 34 verbunden, wodurch das Ausgangssignal des jeweiligen Integrationsgliedes mit vorgegebener Geschwindigkeit auf ein vorgegebenes Bezugspotential zurückgeführt wird. Wenn dieses erreicht ist, wird die Wirksamkeit der entsprechenden Konstanlslromquclle 57 bzw. 58 aufgehoben. Wenn

ίο das Taktsignal 22 den oberen und das Datensignal 10 auf der Leitung 15 den unteren Zustand besitzen, dann wird dem lntegratiönsglied 33 kein Eingangssignal zugeführt. Jedoch' ist die vorgeschaltete Impedanz so groß, daß das Ausgangsignal des Jntegrationsgliedcs den erreichten Wert beibehält. Dies ist in F ig.2 bei 64, 65 und71/dargestellt.

Die genannte Fähigkeit, das Aüsgängssignal auf einem erreichten Wert zu halten, ist von Vorteil bei der Beseitigung von StÖrsignaleri im Datensignal 10. Die

jo strichlierten kurvenzüge 60 Und 61 in Fig.2 zeigen zwei derartige Störsignale. Das Störsignal 61 setzt das Integrationsglied 33 in Tätigkeit, wie durch den Anstieg 62 im Kurvenzug 35 angedeutet ist. Nach Beendigung des Störimpulses behält das Ausgangssigrial dieses

Integrationsgliedes seinen Wert bei, wie der waagerechte Abschnitt 64 des Kurvenzuges 35 zeigt. Das Integrationsglied 33' wird durch diesen Störimpuls 61 ebenfalls beeinflußt. Während des Auftretens dieses Störimpulses arbeitet das Integraübnsglied 33' nicht, sein Ausgangssignal hält sichjedochfäuf dem bereits

erreichten Wert; Dieser entspricht dem; Potential 65 im

Kurvenzüg 35'. Nach Beendigung des Störimpulses wird die Integration fortgesetzt, wie der Anstieg 67 zeigt.

Zum Zeitpunkt der nachfolgenden Bitzellenmitte 68 werden die Amplituden der Signale 41 und 41' miteinander verglichen. Da die Amplitude des Signals AV bei 70 größer ist als diejenige des Signals 41 bei 71, wird der untere Zustand inr Datensignal (-D) angezeigt. Dies bedeutet, daß kein Zustandswechsel im Datensignal stattgefunden hat und somit in der Zellenmitte 68 eine binäre Null abgetastet wurde. Das Störsignal hat jedoch eine Verkleinerung der Differenz der beiden Signale 41' und 41 zur Folge. Ein ähnliches Problem tritt auf, wenn im Datensignal 10 eine

Verschiebung der Übergänge stattfindet. Eine solche Verschiebung ist gegeben, wenn der Übergang 72 nicht in der Zellenmitte; sondern beispielsweise erst später erfolgt, wie durch 73 angedeutet ist. Die vorliegende Erkennungseinrichtung kann solche Phasenverschiebungen kompensieren, die bis an die durch 74 gekennzeichnete Zcllengrenze zwischen zwei Zellenmitten herangehen. Solche starken Verschiebungen vor 50% treten jedoch gewöhnlich nicht auf. Typische Verschiebungen liegen bei etwa 25%. Ein Phascnfehlci kann angezeigt werden, wenn die Ausgangsamplitudcr der Analog-ODER-Schaltungcn 38 und 38' etwa glcicl sind.

Um eine solche Störunempfindlichkcil zu erreichen müssen eine relativ empfindliche Vcrgleichsschaltutij sowie lineare und identische Integratoren vorgcsehei sein. Die F i g. 3 zcigl ein vorteilhaftes linear wirkende Intcgrierglicd und eine bevorzugte Vcrglcichsschaltuni mit hoher Empfindlichkeit. Es wird im folgenden de Integrator 30 näher beschrieben, wobei vorausgesct/ ist, daß der Integrator 31 in gleicher Weise aufgebaut isi

Das lntegratiönsglied 34, die UND-Schaltung 56 un

die Taktschiillung 80 Λ für das lntegratiönsglied 34 sin ebenfalls nur blockweise cliirpestelll. Dns Datensignal 1

auf der Leitung 15 wird über einen Inverter 81 und der UND-Schaltung 55 am Emitter eines Transistors 82 zugeführt. Eine Taktschaltung 80 bringt den Transistor 82 in den leitenden Zustand, so daß dieser ein Signal mit konstanter Amplitude vom Inverter 81 zum Integrationsglied 33 übermitteln kann. Die Taktschaltung 80 erhält über die Leitung 23 ein Taktsignal am Basisanschluß eines Transistors 83. Immer dann, wenn das Signal auf der Leitung 23 den oberen Zustand besitzt, ist der 'Transistor 83 leitend, wodurch das Potential auf einer Leitung 84 auf das negative Potential — Vl gebracht wird " Eine 'konstante Stromquelle 85 bewirkt dadurch einen konstanten Ström über den Kollektor des Transistors 82. Dieser ist direkt mit einem lntegrä'tiohskondensatof Ö7 verbunden^ der linear aufgeladen wird.=Der Basisanschluß eines Transistors 88 im IhtegratiÖnsglieä 33 ist mit dem Integratiönskohdensätbr 87 -verbunden; Vom Emitter dieses Transistors wird das Ausgängssigrial des Ihtegrätiorisgliedes abgenommen und über eine Leitung 89 der Analog-ODER-Schaltung 38 zugeleitet. Dieser werden auch die Ausgangssignale des Integrationsgliedes 34 über eine Leitung 34 A zugeführt. Die Analog-ODER-Schaltung 38 läßt dasjenige Signal auf den Leitungen 89 und 34 A passieren, das eine größere positive Amplitude besitzt. Hierzu ist ein Widerstand 90 vorgesehen, der am einen Ende an einem negativen Potential —V liegt. Der Spannungsabfall über diesen Widerstand 90 wird durch das Signal mit der größeren positiven Amplitude bestimmt. Die Leitung 39, die zur Vergleichsschaltung 40 führt, weist daher dieses Potential auf.

Die Taktschaltung 80 bewirkt auch die Rückführung des Integrationsgliedes 33 in den Ausgangszustand während der nachfolgenden Erkennungsperiode. Dies geschieht, wenn das Taktsignal auf der Leitung 23 in den unteren Zustand übergeht. Der Transistor 83 wird dann gesperrt. Hierdurch steigt das Potential auf der Leitung 84 an, so daß der Transistor 95 in den leitenden Zustand übergeht. An der Basis dieses Transistors 95 liegt eine feste Vorspannung. Der Kollektor dieses Transistors ist über eine Leitung 96 mit der Basis des Rückführtransistors 100 in der UND-Schaltung 55 verbunden. Der Integrationskondensator 87 entlädt sich über diesen Transistor 100 mit konstanter Geschwindigkeit bis etwa zu dem Potential —VI. Eine Diode 101 ist parallel zur Basis-Emitterstrecke des Transistors 100 geschaltet und bildet so eine bekannte Konstantstromverbindung. Die Entladungsgeschwindigkeit des Kondensators 87 wird durch den Wert des Emitterwiderstandes des Transistors 100 bestimmt. Die konstante Stromquelle 85 kann ebenfalls durch eine zur Basis-Emitterstreckc des Transistors 83 parallel gelegte Diode gebildet werden. Diese wird dann in Reihe mit einem Widerstand zwischen die Leitung 23 und das Potential -VI geschaltet.

Das Ausgangssignal der Analog-ODER-Schaltung 38 wird über die Leitung 39 auf einen Eingang der Vergleichsschaltung 40 gegeben. In gleicher Weise wird auch das Ausgangssignal der Analog-ODER-Schaltung 38' des Integrators 31 über eine Leitung 39' auf einen zweiten Eingang der Vergleichsschaltung 40 geführt. Diese Vergleichsschaltung entspricht im wesentlichen einer bereits im IBM Technical Disclosure Bulletin, Februar 1964, auf Seite 69 veröffentlichten Schaltung. Die vorliegende Vergleichsschaltung zeigt dieser gegenüber jedoch einige Verbcsserungen, die insbesondere eine vergrößerte Empfindlichkeil ergeben.

Die Vergleichsschaltung 40 enthält zwei über Kreuz gekoppelte Transistoren 98 und 99- Die Emitter dieser beiden Transistoren sind über eine Leitung 105 miteinander verbunden und an den Kollektor eines Transistors 102 in Basisschaltung angeschlossen. Der Emitter dieses Transistors ist mit dem Emitter des Transistors 46 verbunden und liegt über einem geeigneten Widerstand am Potential —VI. Der Kollektor des Transistors 46 ist an Erdpotential angeschlossen. Wie aus Fig. 1 ersichtlich ist, erhält der

ίο Basisanschluß des Transistors 46über' die Leitung 104 Taktimpulse, die die Vergleichsschaltung 40 entriegeln.

Vor einem Abtastzeitpunkt befindet sich der Emitteranschluß des Transistors 102 'auf relativ,'negativem Potential, wodurch dieser Transistor leitend gehalten wirdl Hierdurch werden auch die' Emitter dfer Transistoren 98 und 99 auf relativ negatives Potential gebrafcht, so daß beide Transistoren, 98 und 99 gesperrt, sind Die aktiven Elemente der Vergleichsschaltung40 siricl somit negativ vorgespannt und können auf Signale an den beiden Eingängen der Schaltung nicht ansprechen. Zum Abtastzeitpunkt, d. h„ unmittelbar nach jeder Bitzellenmitte, wird durch einen Impuls auf der Leitung 104 der Transistor 46 leitend gemacht. Dies hat zur Folge, daß der Transistor 102 gesperrt wird und das Potential auf der Leitung 105 ansteigt Der Schaltzustand der Transistoren 98 und 99 wird damit abhängig von den auf den Leitungen 39 und 39' liegenden Potentialen.

Ein spezieller Eingangskreis für die Vergleichsschaltung 40 erhöht die Empfindlichkeit des Vergleichsvorganges. Hierzu ist eine Konstantstromquelle 110 mit den Emittern zweier Eingangstransistoren 111 und 112 verbunden. Die Signale auf den Leitungen 39 und 39' werden über jeweils einen dieser beiden Eingangstransistoren auf die Basisanschlüsse der Transistoren 98 und 99 übertragen. Die Konstantstromquelle 110 bewirkt eine genaue Stromteilung zwischen den beiden Transistoren 111 und 112 in Abhängigkerit von deren Basispotentialen. Daher kann ein genauer Vergleich der Signalamplituden auf den Leitungen 39 und 39' durchgeführt werden. Somit stehen die Potentiale auf den Leitungen 113 und 114 in festem Zusammenhang zu den Ausgangspotentialen der Integratoren 30 und 31. Jede mögliche Veränderung des von der Stromquelle 110 gelieferten Stromes wirkt sich in gleicher Weise auf beide Eingänge der Vergleichsschaltung aus. Durch geeignete Wahl der Transistoren 111 und 112 läßt sich weiterhin eine Temperaturkompensation erreichen.

Der Ausgangskreis der Vergleichsschaltung 40 enthält zwei Transistoren 120 und 121 mit einer gemeinsamen Kollektorvcrbindung, die über eine Diode 122 an Erdpotential liegt. Die Kollektoren der Transistoren 98 und 99 sind mit den Basiselektroden der Transistoren 120 und 121 verbunden. Wenn das Signal auf der Leitung 39 eine größere Amplitude besitzt als dasjenige auf der Leitung 39', dann wird der Transistor 98 leitend. Ein relativ negatives Potential tritt an dci Basiselektrode des Transistors 121 auf. Demgcgeniibci wird das Potential an der Basis des Transistors 12C positiv, so daß dieser leitend wird. Dabei wird über die Diode 122 und den Transistor 120 die Leitung 48 au etwa Erdpotential gebracht. Wenn das Potential auf dci Leitung 39' größer ist als das auf der Leitung 39, dam Iftuft dieser Vorgang in gleicher Weise, jedoch mi umgekehrtem Vorzeichen, ab. Auf der Leitung 47 erhäl man dann das in Fig.2 gezeigte Signal 125. Die ii diesem Signal auftretenden Impulse fallen zeitlich mi den Taktimpulsen auf der Leitung 104 zusammen.
Die positiven oder negativen Impulse auf dei

709637/18!

ίο

Leitungen 47 bzw. 48 nehmen nur einen Teil einer Bitzelle ein. Durch den abgetasteten Zustand der Vergleichsschaltung 40 wird ein Ausgangsschalter 51 gesetzt bzw. zurückgesetzt, wobei das an seinem Ausgang auftretende Signal 126 dem Datensignal 10 entspricht. Die Umwandlung des Datensignals 126 in anders modulierte Signale ist bekannt und wird hier nicht mehr betrachtet.

Die in F i g. 1 gezeigte Einrichtung ist auch verwendbar für phasencodierte oder frequenzmodulierte Signale, wenn man dem Phasenschieber und Begrenzer 14 eine EXKLUSIV-ODER-Schaltung hinzugefügt. Wie in F i g.,4 dargestellt ist, empfängt die EXKLUSIV-ODER-Schaltung 150 phasencödierte Eingangssignale 151 (Fig.'5) über die Leitung 152. Dieses Signal wurde in bekannter Weise differenziert und in der Amplitude begrenzt. Das Signal 21 des Taktgebers 20 wird dem anderen Eingang der EXKLUSIV-ODER-Schaltung zugeführt. Am Ausgang der Schaltung 150 treten durch die Verknüpfung der Signale 21 und 151 die in Fig.5 gezeigten NRZ-Signale 153 auf. Diese werden über die Leitung 15 bzw. in komplementärer Form über die Leitung 16 den UND-Schaltungen 55, 55', 56 und 56' zugeleitet.

Wenn das Signal 151 frequenzmoduliert ist, d.h., an den Zellengrenzen die Übergänge auftreten, während sie sich bei phasencodierten Signalen in der Zellenmitte befinden, dann ist das Ausgangssignal der EXKLUSIV-ODER-Schaltung 150 ein N RZI-Signal. Die Erkennung dieser Signale erfolgt in gleicher Weise wie die der N RZ-Sjgnale, wobei jedoch die Bedeutung des rekonstruierten Signals 126 eine andere ist.

Die vorliegende Einrichtung ist auch anwendbar für RZ (Return to Zero)-Signale sowie weitere informationsenthaltende Signale. Für die Verarbeitung dieser Signale können zusätzliche Maßnahmen, so wie sie für phasencodierte und frequenzmodulierte Signale beschrieben wurden, vorgenornmen werden.

Hierzu 2 Blatt Zeichnungen

Claims (7)

Patentansprüche:

1. Einrichtung zur Erkennung von Datensignalen, die aus einem z. B. magnetischen Datenspeicher und vorzugsweise als Binärzeichen ausgelesen werden, wobei der Abstand zwischen jeweils zwei benachbarten Signalübergängen einer Bitzelle oder dem mehrfachen Wert einer Bitzelle entspricht, mit Hilfe von Inlegrationsgliedern, dadurch gekennzeichnet, daß für jeden Signalzustand jeweils zwei Integrationsglieder (33,34;33',34') vorgesehen sind, denen Verknüpfungsschaltungen (55, 56; 55', 56') zur Zuteilung der Eingangsinformalion in Abhängigkeit von deren Signalzustand sowie vom Zustand eines damit synchronisierten binären Taktsignals (22) derart vorgeschaltet sind, daß sie bei Vorliegen des entsprechenden Datensignalzustandes abwechselnd für die Dauer eine Taktzeit des Taktsignals (22) angeschaltet sind und anschließend in ihrer durch die nachfolgende Taktzeit bestimmten lnlcgrationspause auf einen Bezugswert zurückgeführt werden, und daß die Ausgänge der einem Datensignalzustand zugeordneten Integrationsglieder (33,34; 33', 34') zusammengefaßt und mit jeweils einem Eingang einer vom Taktsignal (21) gesteuerten Amplitudenvergleichsvorrichtung (40), die in Abständen von einer Bitzelle jeweils zum Zeitpunkt eines möglichen Überganges zwischen zwei Datensignalzuständen die Amplituden der angelegten Signale vergleicht, verbunden sind, wobei durch die jeweilige Polarität des bei einem Vergleich ermittelten Differenzsignals der Datensignalzustand im vorhergehenden, der Länge einer Bitzelle entsprechenden Intervall feststellbar ist.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Datensignale Binärsignale sind und die Taktsignalperiode gleich der Dauer von zwei Bitzellen ist, wobei infolge vor vier Integrationsgliedern (33, 34; 33', 34') liegender Torschaltungen (55, 56; 55', 56') eine Integration durch das erste (33) und zweite (34) Integrationsglied dann vorgesehen ist, wenn das Datensignal (10) den ersten binären Zustand aufweist und eine Aufteilung zwischen diesen Integrationsgliedern in der Weise vorgenommen ist, daß das erste Integrationsglied (33) bei Vorliegen des ersten Signalzustandes des Taktsignals (22) und das zweite Integrationsglied (34) bei Vorliegen des zweiten Signalzustandes des Taktsignals (22) eingeschaltet sind und eine Integration durch das dritte (33') und vierte (34') Integrationsglied dann vorgesehen ist, wenn das Datensignal (10) den zweiten binären Zustand aufweist und eine Aufteilung zwischen diesen Integrationsgliedern in der Weise vorgenommen ist, daß das dritte Integrationsglied (33') bei Vorliegen des ersten Signalzustandes des Taktsignals (22) und das vierte Integrationsglied (34') bei Vorliegen des zweiten Signalzustandes des Taktsignals (22) eingeschaltet sind.

3. Einrichtung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß jedem Integrationsglied (33,34; 33', 34') eine konstante Eingangsstromquelle zugeordnet ist.

4. Einrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß für die Rückführung des Ausgangssignals eines Integrationsgliedes (33, 34; 33', 34') eine Geschwindigkeit vorgesehen ist, die nur etwas größer ist als die Geschwindigkeit des Anstiegs dieses Ausgangssignals während der Integration.

5. Einrichtung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß an die Amplitudenvergleichsvorrichtung (40) ein Schalter (51) angeschlossen ist, an dessen Ausgang das binäre Datensignal (126) auftritt.

6. Einrichtung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die Amplitudenvergleichsvorrichtung (40) einen von den Signalen an zwei Eingängen gesteuerten bistabilen Schalter (98, 99) sowie Mittel zum Sperren (46, 102) dieses Schalters zwischen den Abiasizeitpunkten enthält.

7. Einrichtung nach Anspruch 6. dadurch gekennzeichnet, daß die Eingänge der Amplitudenvergleichsvorrichtung (40) auf zwei Transistoren (IM, 112) geführt sind, die einen konstanten Summenstrom besitzen und über die der bistabile Schalter (98,99) ansteuerbar ist.