DE19635281C2 - Zählervorrichtung - Google Patents
ZählervorrichtungInfo
- Publication number
- DE19635281C2 DE19635281C2 DE19635281A DE19635281A DE19635281C2 DE 19635281 C2 DE19635281 C2 DE 19635281C2 DE 19635281 A DE19635281 A DE 19635281A DE 19635281 A DE19635281 A DE 19635281A DE 19635281 C2 DE19635281 C2 DE 19635281C2
- Authority
- DE
- Germany
- Prior art keywords
- carry
- counter
- bit
- borg
- bit counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/38—Starting, stopping or resetting the counter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/662—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
Landscapes
- Microcomputers (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Die vorliegende Erfindung betrifft eine Zählervorrichtung,
bei der der wiederholt zu zählende Bereich von Zählwerten
veränderbar ist.
Bei einem herkömmlichen Zähler ist die Bitlänge hardware
abhängig bestimmt. Im Fall des Aufwärtszählens von Werten
zählt der Zähler vom Minimalwert, d. h. einem Anfangswert, bis
zum Maximalwert, und zählt dann wiederholt erneut vom An
fangswert an. Um den Bereich der von dem Zähler wiederholt zu
zählenden Zählwerte zu verändern ist es daher erforderlich,
daß der Zähler mit fest verdrahteten Schaltungen bzw. Hard
ware versehen ist, die eine Funktion zur Änderung des Be
reichs hat.
Fig. 2 ist ein Blockschaltbild zur Veranschaulichung der Kon
figuration bzw. Schaltungsanordnung eines herkömmlichen Zäh
lers, bei dem der Bereich wiederholt zu zählender Zählwerte
verändert werden kann. An Ausgangsanschlüssen Q jeweiliger
Ein-Bit-Zähler 2a, 2b und 2c ausgegebene Zählwerte werden ei
ner System-Sammelleitung bzw. einem Systembus 1 zugeführt.
Ein aufgrund der Zählfunktion bzw. des Zählvorgangs des Ein-
Bit-Zählers 2a an dem Übertragssignal-Ausgangsanschluß Co ab
gegebenes Übertragssignal wird dem Übertragssignal-Eingangs
anschluß Ci des Ein-Bit-Zählers 2b zugeführt. Auf ähnliche
Weise wird ein an dem Übertragssignal-Ausgangsanschluß Co des
Ein-Bit-Zählers 2b ausgegebenes Übertragssignal dem Über
tragssignal-Eingangsanschluß Ci des Ein-Bit-Zählers 2c zuge
führt. Jedem der Steuerimpulsanschlüsse bzw. Triggerimpuls
eingänge T der Ein-Bit-Zähler 2a, 2b und 2c wird für den Zäh
lvorgang bzw. die Zählfunktion ein Taktsignal bzw. Taktimpuls
CLK zugeführt.
Jedem der Eingangsanschlüsse D von Umlade-Registern 6a, 6b
und 6c wird von einer Zentraleinheit CPU S über den Systembus
1 ein Umladewert zugeführt. Der von dem Umlade-Register 6a
gehaltene bzw. beibehaltene Umladewert wird dem Eingangsan
schluß D des Ein-Bit-Zählers 2a über einen Schalter Sa zuge
führt und der durch das Umlade-Register 6b gehaltene Umlade
wert wird dem Eingangsanschluß D des Ein-Bit-Zählers 2b über
einen Schalter Sb zugeführt. Der von dem Umlade-Register 6c
gehaltene Umladewert wird dem Eingangsanschluß D des Ein-Bit-
Zählers 2c über einen Schalter Sc zugeführt. Die Schalter Sa,
Sb und Sc werden von einem Umlade-Signal 7 gesteuert einge
schaltet bzw. ausgeschaltet.
Nun wird die Funktion dieses Zählers beschrieben. Wenn die
Zählwerte der Ein-Bit-Zähler 2a, 2b und 2c mit "0" initia
lisiert sind, wobei die Schalter Sa, Sb und Sc in einem aus
geschalteten Zustand bzw. offenen Zustand sind, werden die
Zählwerte der drei Bits zu "0, 0, 0". Wenn dann ein erstes
Taktsignal bzw. ein erster Taktimpuls CLK erzeugt wird, än
dert sich der Zählwert des Ein-Bit-Zählers 2a von "0" auf
"1", was als Ergebnis bezüglich der Zählwerte der drei Bits
"0, 0, 1" zur Folge hat. Wenn darauffolgend ein zweites Takt
signal bzw. ein zweiter Taktimpuls CLK erzeugt wird, ändert
sich der Zählwert des Ein-Bit-Zählers 2a von "1" auf "0".
Gleichzeitig wird ein dem darauffolgenden Ein-Bit-Zähler 2b
einzugebendes bzw. zuzuführendes Übertragssignal erzeugt, so
daß sich der Zählwert des Ein-Bit-Zählers 2b von "0" auf "1"
ändert, was hinsichtlich der Zählwerte der drei Bits zu einem
Ergebnis "0, 1, 0" führt. Wenn darauffolgend ein drittes
Taktsignal bzw. ein dritter Taktimpuls CLK erzeugt wird, än
dert sich der Zählwert des Ein-Bit-Zählers 2a auf "1". In
diesem Fall wird kein Übertragssignal erzeugt und folglich
bleibt der Zählwert des Ein-Bit-Zählers 2b auf "1", was be
züglich der Zählwerte der drei Bits zu dem Ergebnis "0, 1, 1"
führt.
Wenn dann ein vierter Taktimpuls CLK erzeugt wird, verändert
sich der Zählwert des Ein-Bit-Zählers 2a auf "0", und gleich
zeitig wird ein Übertragssignal erzeugt. Das Übertragssignal
wird dem Ein-Bit-Zähler 2b zugeführt, so daß der Zählwert des
Ein-Bit-Zählers 2b sich von "1" auf "0" ändert. In diesem
Fall erzeugt der Ein-Bit-Zähler 2b ein Übertragssignal, wel
ches dem Ein-Bit-Zähler 2c zuzuführen ist. Aufgrund des Über
tragssignals verändert sich der Zählwert des Ein-Bit-Zählers
2c von "0" auf "1", was dazu führt, daß die Zählwerte der
drei Bits zu "1, 0, 0" werden. Danach vollführen die Ein-Bit-
Zähler 2a, 2b und 2c ihre Zählfunktionen auf die vorstehend
beschriebene Weise, und zwar jedesmal, wenn ein Taktsignal
bzw. Taktimpuls erzeugt bzw. angelegt wird. Folglich ändern
sich die Zählwerte der drei Bits in der folgenden Reihen
folge: "0, 0, 0", "0, 0, 1", "0, 1, 0", "0, 1, 1", "1, 0, 0",
"1, 0, 1", "1, 1, 0" und "1, 1, 1". Folglich werden Werte in
dem Bereich zwischen 0 und 7 gezählt.
Nachdem alle Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a "1"
werden, verändert die Erzeugung eines darauffolgenden Takt
impulses den Zählwert des Ein-Bit-Zählers 2a von "1" auf "0"
und ein Übertragssignal wird ausgegeben. Folglich ändert sich
der Zählwert des Ein-Bit-Zählers 2b von "1" auf "0". Der Ein-
Bit-Zähler 2b erzeugt dann ein Übertragssignal, wodurch sich
der Zählwert des Ein-Bit-Zählers 2c von "1" auf "0" ändert.
Folglich kehren die Zählwerte der drei Bits auf ihre Anfangs
werte von "0, 0, 0" zurück. Der Zähler wiederholt diesen Zäh
lvorgang danach.
In dem Fall, in dem die Zählwerte der drei Bits wiederholt in
dem Bereich zwischen "1, 0, 0" und "1, 1, 1" zu zählen sind,
wird den Umlade-Registern 6c, 6b und 6a jeweils ein Umlade
wert von "1", "0" und "0" über den Systembus 1 zugeführt bzw.
an diese angelegt. Dann wird ein Umlade-Signal 7 erzeugt, um
so die Schalter Sc, Sb sowie Sa einzuschalten bzw. zu schlie
ßen. Somit werden die Umladewerte der Umladeregister 6c, 6b
und 6a jeweils den Ein-Bit-Zählern 2c, 2b und 2a zugeführt,
wodurch die Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a je
weils auf "1", "0" und "0" gesetzt werden, nämlich die An
fangszählwerte auf "1, 0, 0" eingestellt bzw. gesetzt werden.
Wenn darauffolgend ein Taktsignal bzw. Taktimpuls CLK erzeugt
wird, verändern sich die Zählwerte der Ein-Bit-Zähler 2c, 2b
und 2a aufgrund der zuvor erläuterten Funktion. Folglich ver
ändern sich die Werte der drei Bits in der Reihenfolge "1, 0,
0", "1, 0, 1", "1, 1, 0" und "1, 1, 1".
Wenn die Zählwerte der Ein-Bit-Zähler 2a, 2b und 2c jeweils
"1", "1" und "1" werden, wird durch die Zentraleinheit CPU 5
ein Umladesignal 7 erzeugt, um so die Schalter Sc, Sb und Sa
einzuschalten bzw. zu schließen. Als ein Ergebnis werden die
Umladewerte der Umladeregister 6c, 6b und 6a jeweils den Ein-
Bit-Zählern 2c, 2b und 2a zugeführt, wodurch die Zählwerte
der Ein-Bit-Zähler 2c, 2b und 2a jeweils auf "1", "0" und "0"
eingestellt bzw. gesetzt werden. Danach wird der zuvor er
wähnte Zählvorgang wiederholt, wodurch wiederholt Zählwerte
im Bereich zwischen 4 und 7 gezählt werden.
Bei einem derartigen herkömmlichen Zähler kann, wenn Zähl
werte in einem vorbestimmten Bereich wiederholt zu zählen
sind, der Zählvorgang für die Zählwerte in dem gewünschten
Bereich durch einmaliges Einstellen der Anfangswerte in den
Umladeregistern wiederholt werden. Folglich besteht kein Be
dürfnis, die Umladewerte jedesmal bei der Wiederholung des
Zählvorgangs einzustellen und somit ist die Belastung bzw.
Beanspruchung der Zentraleinheit CPU zur Einstellung bzw. zum
Setzen der Umladewerte nicht erhöht. Nichtsdestoweniger ist
es notwendig, Umladeregister in gleicher Anzahl wie der der
Ein-Bit-Zähler vorzusehen, was einen derartigen Nachteil mit
sich bringt, daß die Umladeregister einen großen Bereich bei
spielsweise an Chipfläche bzw. Musterfläche bzw. Maskenfläche
bzw. Schaltkreisfläche belegen. Die durch die Umladeregister
belegte Chipfläche kann durch Beseitigung der Umladeregister
verringert werden. Jedoch führt die Beseitigung der Umlade
register zu einem weiteren Nachteil einer gesteigerten Bean
spruchung der Zentraleinheit CPU, da es, wenn die Umladeregi
ster beseitigt sind, notwendig ist, einen Anfangszählwert
durch die Zentraleinheit CPU während des Zählvorgangs oder
jedesmal, wenn der Zählwert überläuft, zuzuführen. Demzufolge
führt die Anwendung des herkömmlichen Zählers bei einem Sy
stem unvermeidlich zu einem Anstieg der Größe des gesamten
Systems als auch zu einem Anstieg der Belastung der Zentral
einheit CPU.
Die US 5 159 696 offenbart einen maskierbaren Kaskaden
zähler. Dabei sind zwischen Zählstufen Multiplexer ange
ordnet. Der Schaltvorgang der Multiplexer wird durch ein
Signal aus einem Schaltnetzwerk gesteuert, das mit jedem
der Multiplexer verbunden ist. Das Schaltnetzwerk emp
fängt Maskierungsdaten. Dadurch kann die Gesamtauflösung
des Zählers variiert werden.
Die DE 22 24 309 C3 als nächstliegender Stand der Technik
offenbart ein Zählersystem zum Erhalt variabler Zählerbe
reiche. Dabei sind Wählschalter mit einem Dezimalzähler
Z1 verbunden. Mit jedem der Wählschalter sind UND-Gatter
verbunden, die mit einem zweiten Dezimalzähler den Zäh
lerbereich bestimmen. Dementsprechend weist das Zählersy
stem neben den Wählschaltern eine Vielzahl von UND-
Gattern auf, deren Anzahl dieselbe wie die der Wählschal
ter ist.
Aufgabe der Erfindung ist es, die eingangs genannten Pro
bleme zu lösen und eine Zählervorrichtung zu schaffen,
bei der der Bereich wiederholt zu zählender Zählwerte
verändert werden kann, und durch die ein kompaktes System
einschließlich einer Zentraleinheit (CPU) ermöglicht
wird, wobei ein Anstieg der Beanspruchung der Zentralein
heit verhindert werden soll.
Diese Aufgabe wird durch die in dem Patentanspruch 1 an
gegebene Zählervorrichtung gelöst. Alternativ dazu wird
die Aufgabe durch eine Zählervorrichtung gemäß dem Pa
tentanspruch 2 sowie ein Direktspeicherzugriffssystem ge
mäß dem Patentanspruch 11 gelöst.
Folglich ist die Zählervorrichtung sehr klein, das Direkt
speicherzugriffssystem kann somit kompakt gestaltet werden.
Zusätzlich besteht, wenn der Bereich von Zählwerten verändert
wird, kein Bedürfnis, jedesmal wenn der Zählwert überschrit
ten oder unterschritten wird, jeden Ein-Bit-Zähler mit einem
Anfangswert zu laden, und ein Anstieg der Belastung der Zen
traleinheit CPU ist verhindert.
Die Erfindung wird nachstehend anhand von Ausführungsbei
spielen unter Bezugnahme auf die Zeichnung näher beschrieben.
Dabei zeigen:
Fig. 1 ein Blockschaltbild zur Veranschaulichung der Konfigu
ration einer Zählervorrichtung gemäß einem ersten Aus
führungsbeispiel der Erfindung;
Fig. 2 ein Blockschaltbild zur Darstellung der Konfiguration
eines herkömmlichen Zählers;
Fig. 3 ein Blockschaltbild zur Veranschaulichung der Konfigu
ration einer Zählervorrichtung gemäß einem zweiten Ausfüh
rungsbeispiel der Erfindung;
Fig. 4 ein Blockschaltbild zur Darstellung der Konfiguration
einer Zählervorrichtung gemäß einem dritten Ausführungsbei
spiel der Erfindung;
Fig. 5 ein Blockschaltbild zur Veranschaulichung der Konfigu
ration einer Zählervorrichtung gemäß einem vierten Ausfüh
rungsbeispiel der Erfindung;
Fig. 6 ein Blockschaltbild zur Darstellung der Konfiguration
eines Systems, bei dem die erfindungsgemäße Zählervorrichtung
bei einem Direktspeicherzugriff DMA ("Direct Memory Access")
eingesetzt ist;
Fig. 7 ein Blockschaltbild zur Veranschaulichung der Konfigu
ration einer Zählervorrichtung als Modifikation des ersten
Ausführungsbeispiels, die erhalten wird, indem eine UND-
Schaltung durch ein Transfergatter ersetzt wird;
Fig. 8 ein Blockschaltbild zur Darstellung der Konfiguration
einer Zählervorrichtung als weiterer Modifikation des ersten
Ausführungsbeispiels, die durch Ersetzen der UND-Schaltung
durch einen analogen Schalter erhalten wird; und
Fig. 9 ein Blockschaltbild zur Darstellung der Konfiguration
einer Zählervorrichtung als weiterer Modifikation des ersten
Ausführungsbeispiels, die durch Ersetzen eines Registers
durch einen Speicher erhalten wird.
Die vorliegende Erfindung ist nun ausführlich anhand von
Ausführungsbeispielen mit Bezug auf die beigefügte Zeichnung
beschrieben.
Fig. 1 ist ein Blockschaltbild zur Darstellung der Schal
tungsanordnung bzw. Konfiguration einer Zählervorrichtung ge
mäß dem ersten Ausführungsbeispiel der Erfindung.
Ein-Bit-Zähler 2a, 2b und 2c, von denen jeder ebenfalls als
ein Flip-Flop dient, geben ihre Zählwerte an ihren Ausgangs
anschlüssen Q an eine Systemsammelleitung bzw. einen System
bus 1 ab. Ein an dem Übertragssignal-Ausgangsanschluß Co des
Ein-Bit-Zählers 2a aufgrund des Zählvorgangs desselben ausge
gebenes Übertragssignal wird dem Übertragssignal-Eingangsan
schluß Ci des Ein-Bit-Zählers 2b zugeführt. Ein an dem Über
tragssignal-Ausgangsanschluß Co des Ein-Bit-Zählers 2b auf
grund eines Zählvorgangs desselben ausgegebenes Übertragssi
gnal wird einem ersten Eingangsanschluß einer UND-Schaltung
bzw. eines UND-Gatters 4 zugeführt, die bzw. das als Ein
gabe/Abschalt-Einrichtung dient. Das Ausgangssignal der UND-
Schaltung 4 wird dem Übertragssignal-Eingangsanschluß Ci des
Ein-Bit-Zählers 2c zugeführt. Jedem der Steuerimpulsan
schlüsse bzw. Trigger-Impulseingänge T der Ein-Bit-Zähler 2a,
2b und 2c wird für den Zählvorgang ein Taktsignal bzw. ein
Taktimpuls CLK1 zugeführt.
Der Eingangsanschluß D eines als Eingabe/Abschalt-Signal-Aus
gabeeinrichtung dienenden Registers 3 ist mit Eingabe/Ab
schalt-Daten von einer Zentraleinheit CPU 5 versorgt, welche
an den Systembus 1 angeschlossen ist. Ein Eingabe/Abschalt-
Signal, das den in dem Register 3 gespeicherten Eingabe/Ab
schalt-Daten entspricht, wird einem zweiten Eingangsanschluß
der UND-Schaltung 4 zugeführt. Dem Steuerimpulsanschluß T des
Registers 3 wird ein Taktsignal CLK2 zur Speicherung der Ein
gabe/Abschalt-Daten zugeführt. Die Ein-Bit-Zähler 2a, 2b und
2c bilden zusammen einen Drei-Bit-Zähler 15.
Der Zähler 15 mit der vorstehend beschriebenen Schaltungsan
ordnung bzw. Konfiguration arbeitet wie folgt:
Wenn ein Eingabe/Abschaltungs-Datum von "1" dem Register 3
über den Systembus 1 von der Zentraleinheit CPU 5 zugeführt
wird, um in dem Register 3 gespeichert zu werden, wird ein
von dem Eingabe/Abschalt-Datum abgeleitetes Eingabe/Abschalt-
Signal von "1" an dem Ausgangsanschluß Q des Registers 3 aus
gegeben, um dem zweiten Eingangsanschluß der UND-Schaltung 4
zugeführt zu werden. Wenn zu diesem Zeitpunkt die Zählwerte
der Ein-Bit-Zähler 2c, 2b und 2a durch die Zentraleinheit CPU
5 jeweils mit "0" initialisiert werden, werden die Zählwerte
der drei Bits zu "0, 0, 0". Wenn dann ein erster Taktimpuls
CLK1 erzeugt wird, ändert sich der Zählwert des Ein-Bit-Zäh
lers 2a von "0" auf "1", was dazu führt, daß die Zählwerte
der drei Bits "0, 0, 1" werden.
Wenn ein zweiter Taktimpuls CLK1 darauffolgend erzeugt wird,
ändert sich der Zählwert des Ein-Bit-Zählers 2a von "1" auf
"0", und ein Übertragssignal wird gleichzeitig erzeugt, um
dem Übertragssignal-Eingangsanschluß Ci des darauffolgenden
Ein-Bit-Zählers 2b zugeführt zu werden. Folglich ändert sich
der Zählwert des Ein-Bit-Zählers 2b von "0" auf "1", was hin
sichtlich des Zählwertes der drei Bits zu "0, 1, 0" führt.
Wenn darauffolgend ein dritter Taktimpuls CLK1 erzeugt wird,
ändert sich der Zählwert des Ein-Bit-Zählers 2a auf "1". In
diesem Fall wird kein Übertragssignal erzeugt und folglich
bleibt der Zählwert des Ein-Bit-Zählers 2b auf "1", was hin
sichtlich des Zählwerts der drei Bits zu "0, 1, 1" führt.
Wenn ein vierter Taktimpuls CLK1 erzeugt wird verändert sich
der Zählwert des Ein-Bit-Zählers 2a auf "0" und ein Über
tragssignal wird erzeugt. Das Übertragssignal wird dem Über
tragssignal-Eingangsanschluß Ci des Ein-Bit-Zählers 2b zu
geführt, so daß der Zählwert des Ein-Bit-Zählers 2b von "1"
auf "0" übergeht. Zu diesem Zeitpunkt erzeugt der Ein-Bit-
Zähler 2b ein Übertragssignal, das dem ersten Eingangsan
schluß der UND-Schaltung zugeführt bzw. eingegeben wird. Da
der zweite Eingangsanschluß der UND-Schaltung 4 mit dem Ein
gabe/Abschalt-Signal von "1" durch das Register 3 beauf
schlagt ist, ist die Logikfunktion bzw. die Auswertung durch
die UND-Schaltung 4 wahr. Als ein Ergebnis gibt die UND-
Schaltung 4 ein Übertragssignal ab, das dem Übertragssignal-
Eingangsanschluß Ci des darauffolgenden Ein-Bit-Zählers 2c
zugeführt wird.
Folglich verändert sich der Zählwert des Ein-Bit-Zählers 2c
von "0" auf "1", was für die Zählwerte der drei Bits zu "1,
0, 0" führt. Danach führen die Ein-Bit-Zähler ihre Aufwärts-
Zählfunktionen auf die vorstehend erläuterte Weise jedesmal
durch, wenn ein Taktimpuls erzeugt wird, wodurch die Zähl
werte der drei Bits in der Reihenfolge "0, 0, 0", "0, 0, 1",
"0, 1, 0", "0, 1, 1" "1, 0, 0", "1, 0, 1" "1, 1, 0" und 1, 1,
1" erzeugt werden bzw. sich verändern. Somit werden Werte im
Bereich zwischen 0 und 7 aufwärts gezählt.
Nachdem alle Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a "1"
wurden, verändert sich, wenn ein darauffolgender Taktimpuls
erzeugt bzw. angelegt wird, der Zählwert des Ein-Bit-Zählers
2a von "1" auf "0" und ein Übertragssignal wird erzeugt.
Folglich verändert sich der Zählwert des Ein-Bit-Zählers 2b
von "1" auf "0". Zu diesem Zeitpunkt erzeugt der Ein-Bit-Zäh
ler 2b ein Übertragssignal, um so den Zählwert des Ein-Bit-
Zählers 2c von "1" auf "0" zu verändern, was zu der Rückfüh
rung der Zählwerte der drei Bits auf "0, 0, 0", d. h., auf die
Anfangswerte führt. Der Zähler 15 wiederholt diesen Aufwärts
zählvorgang, wodurch wiederholt die Werte im Bereich zwischen
0 und 7 aufwärts gezählt werden.
In dem Fall, in dem der Bereich der wiederholt zu zählenden
Zählwerte auf den Bereich zwischen 4 und 7 eingestellt ist,
werden die Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a jeweils
auf "1", "0" und "0" durch die Zentraleinheit CPU 5 einge
stellt und die Zentraleinheit CPU 5 führt dem Register 3 ein
in dem Register 3 zu speicherndes Eingabe/Abschalt-Datum von
"0" zu. In diesem Fall wird dem zweiten Eingangsanschluß des
UND-Gatters bzw. der UND-Schaltung 4 ein Eingabe/Abschalt-Si
gnal "0" zugeführt, und folglich ist die Logikfunktion der
UND-Schaltung 4 nicht wahr. Als Ergebnis wird ein von dem
Ein-Bit-Zähler 2b ausgegebenes Übertragssignal nicht dem Ein-
Bit-Zähler 2c zugeführt. Daher stoppt der Ein-Bit-Zähler 2c
seinen Zählvorgang und folglich verändert sich der Zählwert
des Ein-Bit-Zählers 2c nicht, sondern bleibt auf "1".
Die Ein-Bit-Zähler 2a und 2b führen die vorstehend genannten
Zählvorgänge aus, um so die Zählwerte der Ein-Bit-Zähler 2b
und 2a zu ändern. Folglich verändern sich die Zählwerte der
drei Bits in der Reihenfolge "1, 0, 0", "1, 0, 1", "1, 1, 0"
und "1, 1, 1". Wenn ein Taktsignal bzw. Taktimpuls CLK1 er
zeugt wird, nachdem beide Zählwerte der Ein-Bit-Zähler 2b und
2a "1" werden, verändern sich die Zählwerte der Ein-Bit-Zäh
ler 2b und 2a auf die wie vorstehend beschriebene Weise zu
"0", wodurch die Zählwerte der zwei Bits auf "0, 0" zurückge
führt werden, nämlich indem die Zählwerte der drei Bits auf
"1, 0, 0" zurückgeführt werden. Der Zähler 15 wiederholt die
sen Aufwärtszählvorgang, um so wiederholt die Werte im Be
reich zwischen 4 und 7 zu zählen. Somit ist der Bereich der
zu zählenden Zählwerte verringert.
In dem Fall, in dem der Bereich der Zählwerte zwischen 0 und
3 eingestellt ist, werden auch die Zählwerte der Ein-Bit-Zäh
ler 2a, 2b und 2c seitens der Zentraleinheit CPU 5 mit "0"
initialisiert und ein Eingabe/Abschalt-Datum von "0" durch
die CPU 5 in dem Register 3 gespeichert. In diesem Fall wird
dem Ein-Bit-Zähler 2c kein Übertragssignal zugeführt, und
folglich stoppt der Ein-Bit-Zähler 2c seinen Zählvorgang. Als
ein Ergebnis verändert sich der Zählwert des Ein-Bit-Zählers
2c nicht, sondern bleibt auf "0", und die Zählwerte der Ein-
Bit-Zähler 2b und 2a verändern sich, um die Zählwerte der
drei Bit in der Reihenfolge "0, 0, 0", "0, 0, 1", "0, 1, 0"
und "0, 1, 1" zu ändern. Folglich werden die Werte im Bereich
zwischen 0 und 3 wiederholt aufwärts gezählt. Auch auf diese
Weise kann der Bereich von wiederholt zu zählenden Werten
verringert werden.
Eine derartige Änderung des Bereiches von Zählwerten kann
durch Bereitstellung eines einzelnen Satzes bzw. eines Exem
plars der UND-Schaltung bzw. des UND-Gatters 4 sowie des Re
gisters 3 erreicht werden. Demzufolge besteht kein Bedürfnis,
eine hohe Anzahl von Umladeregistern entsprechend der Anzahl
von Ein-Bit-Zählern wie bei dem herkömmlichen Zähler vorzuse
hen. Folglich kann die herkömmlicherweise durch die Umladere
gister belegte Chipfläche beseitigt werden.
Zudem besteht kein Bedürfnis zur Initialisierung des Zählwer
tes jedes der Ein-Bit-Zählers durch die Zentraleinheit CPU
jedesmal dann, wenn der Zählwert überläuft, und folglich kann
ein Anstieg der Belastung der Zentraleinheit CPU 5 verhindert
werden.
Fig. 3 zeigt ein Blockschaltbild zur Veranschaulichung der
Schaltungsanordnung einer Zählervorrichtung gemäß dem zweiten
Ausführungsbeispiel der Erfindung.
Ein von dem Übertragssignal-Ausgangsanschluß Co eines Ein-
Bit-Zählers 2a ausgegebenes Übertragssignal wird einem ersten
Eingangsanschluß einer UND-Schaltung 4 zugeführt. Ein von der
UND-Schaltung 4 ausgegebenes Übertragssignal wird als deren
Ausgangssignal dem Übertragssignal-Eingangsanschluß Ci eines
Ein-Bit-Zählers 2b zugeführt. Ein von dem Übertragssignal-
Ausgangsanschluß Co des Ein-Bit-Zählers 2b ausgegebenes Über
tragssignal wird dem Übertragssignal-Eingangsanschluß Ci ei
nes Ein-Bit-Zählers 2c zugeführt. Die übrige Schaltungsan
ordnung ist der des in Fig. 1 dargestellten Zählers ähnlich
und folglich sind gleiche Bezugszeichen verwendet, um ähnli
che Elemente zu bezeichnen.
Der Zähler mit der vorstehend genannten Schaltungsanordnung
arbeitet wie folgt:
Wenn ein Eingabe/Abschalt-Datum von "1" in dem Register 3 ge
speichert ist, wird dem zweiten Eingangsanschluß der UND-
Schaltung 4 ein Eingabe/Abschalt-Signal von "1" zugeführt.
Wenn die Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a durch die
Zentraleinheit CPU 5 mit "0" initialisiert werden, werden die
Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a jeweils "0". Wenn
ein erster Taktimpuls CLK1 erzeugt wird, ändert sich der
Zählwert des Ein-Bit-Zählers 2a von "0" auf "1", was hin
sichtlich der Zählwerte der drei Bits zu "0, 0, 1" führt.
Wenn ein zweiter Taktimpuls CLK1 erzeugt wird, verändert sich
der Zählwert des Ein-Bit-Zählers 2a von "1" auf "0" und ein
Übertragssignal wird gleichzeitig erzeugt, um dem ersten Ein
gangsanschluß der UND-Schaltung bzw. des UND-Gatters 4 zuge
führt zu werden. Folglich ist die Logikfunktion der UND-
Schaltung 4 wahr und ein von der UND-Schaltung 4 abgegebenes
Übertragssignal als deren Ausgangssignal wird dem Übertrags
signal-Eingangsanschluß Ci des Ein-Bit-Zählers 2b zugeführt.
Folglich ändert sich der Zählwert des Ein-Bit-Zählers 2b von
"0" auf "1", was hinsichtlich der Zählwerte der drei Bits zu
"0, 1, 0" führt.
Dann kann ein von dem Ein-Bit-Zähler 2a ausgegebenes Über
tragssignal dem Ein-Bit-Zähler 2b zugeführt werden, und ein
von dem Ein-Bit-Zähler 2b abgegebenes Übertragssignal kann
dem Ein-Bit-Zähler 2c zugeführt werden, wodurch die Zählwerte
der Ein-Bit-Zähler 2a, 2b und 2c geändert werden. Wenn ein
Eingabe/Abschalt-Datum von "1" in dem Register 3 gespeichert
ist, führt dieser Zähler daher den Aufwärtszählvorgang auf
die gleiche Weise wie in dem Fall aus, in dem das Register 3
gemäß Fig. 1 das Eingabe/Abschalt-Datum von "1" speichert.
Als Ergebnis ändern sich die Zählwerte der drei Bits in der
Reihenfolge "0, 0, 0", "0, 0, 1", "0, 1, 0", "0, 1, 1", "1,
0, 0", "1, 0, 1", "1, 1, 0" und "1, 1, 1". Somit werden die
Werte im Bereich zwischen 0 und 7 gezählt.
In dem Fall, in dem der Bereich der wiederholt zu zählenden
Zählwerte auf den Bereich zwischen 0 und 1 eingestellt ist,
werden die Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a jeweils
mit "0" initialisiert. Als ein Ergebnis werden die Zählwerte
der drei Bits "0, 0, 0". Wenn ein Eingabe/Abschalt-Datum von
"0" in dem Register 3 gespeichert ist, wird dem zweiten Ein
gangsanschluß der UND-Schaltung 4 ein Eingabe/Abschalt-Signal
von "0" zugeführt. In diesem Fall ist die Logikfunktion der
UND-Schaltung 4 nicht wahr, und folglich wird ein von dem
Ein-Bit-Zähler 2a ausgegebenes Übertragssignal nicht dem dar
auffolgenden Ein-Bit-Zähler 2b zugeführt. Demzufolge werden
die Zählvorgänge der Ein-Bit-Zähler 2c und 2b angehalten. An
ders ausgedrückt verändern sich die Zählwerte der Ein-Bit-
Zähler 2c und 2b nicht, sondern bleiben auf "0", und folglich
ändern sich die Zählwerte der drei Bits in der Reihenfolge
"0, 0, 0" und "0, 0, 1". Somit werden die Werte in dem Be
reich zwischen 0 und 1 wiederholt gezählt. Auf diese Weise
wird der Bereich der Zählwerte extrem minimiert bzw. einge
schränkt.
Fig. 4 ist ein Blockschaltbild zur Darstellung der Konfi
guration einer Zählervorrichtung gemäß dem dritten Ausfüh
rungsbeispiel der Erfindung.
Ein Borgübertragssignal, das an dem Borgübertragssignal-Aus
gangsanschluß Bo eines Ein-Bit-Zählers 2a ausgegeben wird,
wird dem Borgübertragssignal-Eingangsanschluß Bi eines Ein-
Bit-Zählers 2b zugeführt. Ein von bzw. an dem Borgübertrags
signal-Ausgangsanschluß Bo des Ein-Bit-Zählers 2b ausgegebe
nes Borgübertragssignal wird einem ersten Eingangsanschluß
einer UND-Schaltung 4 zugeführt. Ein durch die UND-Schaltung
4 als deren Ausgangssignal abgegebenes Borgübertragssignal
wird dem Borgübertragssignal-Eingangsanschluß Bi eines Ein-
Bit-Zählers 2c zugeführt. Die übrige Schaltungsanordnung ist
der des in Fig. 1 dargestellten Zählers ähnlich, und ähnliche
Bezugszeichen werden zur Bezeichnung ähnlicher bzw. gleicher
Bauelemente verwendet. Dieser Zähler führt einen Abwärtszähl
vorgang unter Verwendung eines Borgübertragssignals aus, was
ein Unterschied zu dem in Fig. 1 dargestellten Zähler ist,
der ein Übertragssignal verwendet.
Der Zähler mit der vorstehend genannten Konfiguration arbei
tet wie folgt:
Wenn dem Register 3 von der Zentraleinheit CPU 5 ein Ein
gabe/Abschalt-Datum von "1" über den Systembus 1 zur Spei
cherung in dem Register 3 zugeführt wird, wird ein von dem
Eingabe/Abschalt-Datum erhaltenes Eingabe/Abschalt-Signal von
"1" an dem Ausgangsanschluß Q und des Registers 3 abgegeben,
um dem zweiten Eingangsanschluß der UND-Schaltung 4 zugeführt
zu werden. Wenn die Zählwerte der Ein-Bit-Zähler 2c, 2b und
2a durch die Zentraleinheit CPU 5 mit "1" initialisiert wer
den, werden die Zählwerte der drei Bits "1, 1, 1". Wenn ein
erster Taktimpuls CLK1 dann erzeugt bzw. angelegt wird, än
dert sich der Zählwert des Ein-Bit-Zählers 2a von "1" auf
"0", was hinsichtlich der Zählwerte der drei Bits zu dem Er
gebnis "1, 1, 0" führt.
Wenn darauffolgend ein zweiter Taktimpuls CLK1 angelegt wird,
ändert sich der Zählwert des Ein-Bit-Zählers 2a von "0" auf
"1", und simultan dazu wird ein Borgübertragssignal erzeugt,
um dem Borgübertragssignal-Eingangsanschluß Bi des darauffol
genden Ein-Bit-Zählers 2b zugeführt zu werden. Folglich än
dert der Zählwert des Ein-Bit-Zählers 2b sich von "1" auf
"0", was hinsichtlich der Zählwerte der drei Bits zu dem Er
gebnis "1, 0, 1" führt. Wenn darauffolgend ein dritter Tak
timpuls CLK1 angelegt wird ändert sich der Zählwert des Ein-
Bit-Zählers 2a auf "0". Zu diesem Zeitpunkt wird kein Borg
übertragssignal erzeugt, und folglich bleibt der Zählwert des
Ein-Bit-Zählers 2b auf "0", was hinsichtlich der Zählwerte
der drei Bits zu dem Ergebnis "1, 0, 0" führt.
Wenn danach ein vierter Taktimpuls CLK1 angelegt wird, ändert
sich der Zählwert des Ein-Bit-Zählers 2a von "0" auf "1" und
ein Borgübertragssignal wird erzeugt. Das Borgübertragssignal
wird dem Borgübertragssignal-Eingangsanschluß Bi des Ein-Bit-
Zählers 2b zugeführt, um so den Zählwert des Ein-Bit-Zählers
2b von "0" auf "1" zu ändern. Zu diesem Zeitpunkt erzeugt der
Ein-Bit-Zähler 2b ein dem ersten Eingangsanschluß der UND-
Schaltung 4 zuzuführendes Borgübertragssignal. An dem zweiten
Eingangsanschluß der UND-Schaltung 4 liegt das Eingabe/Ab
schalt-Signal von "1" durch das Register 3 an, und folglich
ist die Logikfunktion der UND-Schaltung 4 erfüllt bzw. wahr.
Daher gibt die UND-Schaltung 4 ein dem Borgübertragssignal-
Eingangsanschluß Bi des darauffolgenden Ein-Bit-Zählers 2c
zuzuführendes Borgübertragssignal ab.
Folglich verändert sich der Wert des Ein-Bit-Zählers 2c von
"1" auf "0", was hinsichtlich der Zählwerte der drei Bits zu
dem Ergebnis von "0, 1, 1" führt. Danach führen die Ein-Bit-
Zähler die Abwärtszählvorgänge auf die vorstehend beschrie
bene Weise durch, und zwar jedesmal, wenn ein Taktimpuls an
gelegt wird, wodurch die Zählwerte der drei Bits in der Rei
henfolge "1, 1, 1", "1, 1, 0", "1, 0, 1", "1, 0, 0", "0, 1,
1", "0, 1, 0", "0, 0, 1" und "0, 0, 0" geändert werden. Folg
lich werden die Werte im Bereich zwischen 7 und 0 abwärts ge
zählt.
Nachdem alle Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a "0"
werden, ändert sich, wenn ein darauffolgender Taktimpuls er
zeugt wird, der Zählwert des Ein-Bit-Zählers 2a von "0" auf
"1". Ein Borgübertragssignal wird gleichzeitig erzeugt, wo
durch der Zählwert des Ein-Bit-Zählers 2b von "0" auf "1"
wechselt. Als ein Ergebnis, erzeugt der Ein-Bit-Zähler 2b ein
Borgübertragssignal, wodurch der Zählwert des Ein-Bit-Zählers
2c sich von "0" auf "1" ändert, was zur Rückführung der Zähl
werte der drei Bits auf "1, 1, 1", d. h. auf die Anfangswerte
führt. Der Zähler wiederholt diesen Abwärtszählvorgang, wo
durch die Werte im Bereich zwischen 7 und 0 wiederholt ab
wärts gezählt werden.
In dem Fall, in dem der Bereich der wiederholt zu zählenden
Zählwerte auf zwischen 7 und 4 eingestellt ist, werden die
Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a jeweils durch die
Zentraleinheit CPU 5 auf "1", "1" und "1" eingestellt, und
ein Eingabe/Abschalt-Datum von "0" wird von der Zentralein
heit CPU 5 in dem Register 3 gespeichert. In diesem Fall wird
dem zweiten Eingangsanschluß der UND-Schaltung 4 ein Einga
be/Abschalt-Signal von "0" zugeführt, und folglich ist die
Logikfunktion der UND-Schaltung 4 nicht erfüllt bzw. nicht
wahr. Als ein Ergebnis wird ein von dem Ein-Bit-Zähler 2b
ausgegebenes Borgübertragssignal dem Ein-Bit-Zähler 2c nicht
zugeführt, und folglich stoppt der Ein-Bit-Zähler 2c seinen
Zählvorgang und der Zählwert des Ein-Bit-Zählers 2c verändert
sich nicht, sondern bleibt auf "1". Die Ein-Bit-Zähler 2a und
2b führen ihre Abwärtszählvorgänge auf die gleiche Weise wie
vorstehend beschrieben durch, wodurch die Zählwerte der Ein-
Bit-Zähler 2b und 2a verändert werden. Als ein Ergebnis ver
ändern sich die Zählwerte der drei Bits in der Reihenfolge
"1, 1, 1", "1, 1, 0", "1, 0, 1" und "1, 0, 0". Wenn ein Tak
timpuls CLK1 erzeugt wird, nachdem beide Zählwerte der Ein-
Bit-Zähler 2a und 2b "0" wurden, verändern sich die Zählwerte
der Ein-Bit-Zähler 2b und 2a auf die vorstehend beschriebene
Weise auf "1", wodurch die Zählwerte der zwei Bits auf "1, 1"
zurückgeführt werden, d. h., die Zählwerte der drei Bits auf
"1, 1, 1" zurückgeführt werden. Der Zähler wiederholt diesen
Abwärtszählvorgang, wodurch wiederholt die Werte in dem Be
reich zwischen 7 und 4 abwärts gezählt werden. Folglich ist
der Bereich wiederholt zu zählender Zählwerte vermindert.
In dem Fall, in dem der Bereich wiederholt zu zählender Zähl
werte auf zwischen 3 und 0 eingestellt ist, werden die Zähl
werte der Ein-Bit-Zähler 2c, 2b und 2a jeweils mit "0", "1"
und "1" initialisiert, und ein Eingabe/Abschalt-Datum von "0"
wird durch die Zentraleinheit CPU 5 in dem Register 3 ge
speichert. In diesem Fall unterbricht bzw. stoppt der Ein-
Bit-Zähler 2c seinen Zählvorgang und der Zählwert des Ein-
Bit-Zählers 2c verändert sich nicht, sondern bleibt "0". Die
Zählwerte für die Ein-Bit-Zähler 2b und 2a verändern sich,
wodurch die Zählwerte der drei Bits in der Reihenfolge "0, 1,
1", "0, 1, 0", "0, 0, 1" und "0, 0, 0" durchlaufen werden.
Folglich wird ein Abwärtszählvorgang der Werte in dem Bereich
zwischen 3 und 0 wiederholt. Ebenso wird auf diese Weise der
Bereich wiederholt zu zählender Zählwerte verkleinert. Eine
derartige Änderung des Bereiches von Zählwerten kann durch
Bereitstellen eines einzelnen Satzes bzw. einzigen Exemplars
des UND-Gatters 4 nebst dem Register 3 erreicht werden. Dem
zufolge besteht kein Bedürfnis, eine den Ein-Bit-Zählern
entsprechende große Anzahl von Umladeregistern vorzusehen,
wie bei dem herkömmlichen Zähler, und folglich ist die Chip
fläche, die herkömmlicherweise durch die Umladeregister be
legt ist, beseitigbar bzw. für andere Zwecke nutzbar.
Zudem besteht kein Bedürfnis zur Initialisierung des Zählwer
tes jedes der Ein-Bit-Zähler durch die Zentraleinheit CPU je
desmal dann, wenn der Zählwert unterschritten wird, und folg
lich kann ein Anstieg der Belastung bzw. Banspruchung der
Zentraleinheit CPU 5 verhindert werden.
Fig. 5 ist ein Blockschaltbild, das die Konfiguration einer
Zählervorrichtung gemäß dem vierten Ausführungsbeispiel der
vorliegenden Erfindung darstellt.
Ein Borgübertragssignal, das an dem Borgübertragssignal-Aus
gangsanschluß Bo eines Ein-Bit-Zählers 2a abgegeben wird,
wird einem ersten Eingangsanschluß einer UND-Schaltung bzw.
eines UND-Gatters 4 zugeführt. Ein von der UND-Schaltung 4
als deren Ausgangssignal abgegebenes Borgübertragssignal wird
dem Borgübertragssignal-Eingangsanschluß Bi eines Ein-Bit-
Zählers 2b zugeführt. Ein von dem Borgübertragssignal-Aus
gangsanschluß Bo des Ein-Bit-Zählers 2b ausgegebenes Borg
übertragssignal wird dem Borgübertragssignal-Eingangsanschluß
Bi eines Ein-Bit-Zählers 2c zugeführt. Die übrige Schaltungs
anordnung ist der des in Fig. 4 dargestellten Zählers ähnlich
bzw. gleich, und gleiche Bezugszeichen sind zur Bezugnahme
auf ähnliche Schaltungselemente bzw. Bauteile verwendet.
Der Zähler mit der vorstehend genannten Schaltungsanordnung
arbeitet wie folgt:
Wenn ein Eingabe/Abschalt-Datum von "1" in dem Register 3 ge
speichert ist bzw. wird, wird dem zweiten Eingangsanschluß
der UND-Schaltung 4 ein Eingabe/Abschalt-Signal von "1" zuge
führt. Nachdem die Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a
durch die Zentraleinheit CPU 5 mit "1" initialisiert wurden,
verändert sich der Zählwert des Ein-Bit-Zählers 2a von "1"
auf "0", wenn ein erster Taktimpuls CLK1 angelegt wird, was
zu Zählwerten für die drei Bits von "1, 1, 0" führt. Wenn ein
zweiter Taktimpuls CLK1 erzeugt wird, wechselt der Zählwert
des Ein-Bit-Zählers 2a von "0" auf "1", und ein Borgüber
tragssignal wird gleichzeitig erzeugt, um dem ersten Ein
gangsanschluß der UND-Schaltung 4 zugeführt zu werden. Als
ein Ergebnis ist die Logikfunktion der UND-Schaltung 4 wahr,
und folglich wird ein von der UND-Schaltung 4 als deren Aus
gangssignal abgegebenes Borgübertragssignal dem Borgüber
tragssignal-Eingangsanschluß Bi des Ein-Bit-Zählers 2b zuge
führt. Folglich verändert sich der Zählwert des Ein-Bit-Zäh
lers 2b von "1" auf "0", wodurch die Zählwerte der drei Bits
auf "1, 0, 1" wechseln.
Dann kann ein von dem Ein-Bit-Zähler 2a ausgegebenes Borg
übertragssignal dem Ein-Bit-Zähler 2b zugeführt werden, und
ein von dem Ein-Bit-Zähler 2b abgegebenes Borgübertragssignal
kann dem Ein-Bit-Zähler 2c zugeführt werden, wodurch die
Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a geändert werden.
Wenn daher ein Eingabe/Abschalt-Datum von "1" in dem Register
3 gespeichert ist, führt dieser Zähler den Abwärtszählvorgang
auf die gleiche Weise wie im Fall durch, in dem das Einga
be/Abschalt-Datum von "1" in dem Register 3 gespeichert ist,
wie er in Zusammenhang mit dem in Fig. 4 wiedergegebenen Zäh
ler beschrieben wurde. Folglich verändern sich bzw. wechseln
die Zählwerte der drei Bits in der Reihenfolge "1, 1, 1", "1,
1, 0", "1, 0, 1", "1, 0, 0", "0, 1, 1", "0, 1, 0", "0, 0, 1"
und "0, 0, 0". Somit werden die Werte in dem Bereich zwischen
7 und 0 abwärts gezählt.
In dem Fall, in dem der Bereich der wiederholt zu zählenden
Zählwerte auf zwischen 7 und 6 eingestellt wird, werden die
Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a mit "1" initiali
siert und ein Eingabe/Abschalt-Datum von "0" wird in dem Re
gister 3 gespeichert. Als ein Ergebnis wird dem zweiten Ein
gangsanschluß der UND-Schaltung 4 ein Eingabe/Abschalt-Signal
von "0" zugeführt. In diesem Fall ist die Logikfunktion der
UND-Schaltung 4 nicht erfüllt und folglich wird ein von dem
Ein-Bit-Zähler 2a erzeugtes Borgübertragssignal nicht dem
darauffolgenden Ein-Bit-Zähler 2b zugeführt, und ein von dem
Ein-Bit-Zähler 2b ausgegebenes Borgübertragssignal wird nicht
dem darauffolgenden Ein-Bit-Zähler 2c zugeführt. Daher führen
die Ein-Bit-Zähler 2c und 2b ihren Zählvorgang bzw. ihre
Zählfunktion nicht aus. Anders ausgedrückt, ändern sich die
Zählwerte der Ein-Bit-Zähler 2c und 2b nicht, sondern bleiben
auf "1". Die Zählwerte der drei Bits ändern sich in der Rei
henfolge "1, 1, 1" und "1, 1, 0". Somit werden die Werte in
dem Bereich zwischen 7 und 6 wiederholt gezählt. Auf diese
Weise ist der Bereich wiederholt zu zählender Zählwerte ex
trem minimiert bzw. verkleinert bzw. eingeschränkt.
Fig. 6 ist ein Blockschaltbild zur Darstellung der Konfigu
ration eines System, bei dem die Zählervorrichtung dieser Er
findung bei einem Direktspeicherzugriffssystem DMA ("Direct
Memory Access") eingesetzt ist.
Eine Zentraleinheit CPU 5, eine MAC-Einrichtung (Multiplika
tions- und Akkumulationseinrichtung) 8, eine den Zähler 15
gemäß dem ersten Ausführungsbeispiel enthaltende DMA-Ein
richtung 9 und ein Speicher 10 sind mittels eines Systembuses
bzw. einer Systemsammelleitung 1 verbunden. Ein Vorgangsab
schlußsignal 11, das von der MAC-Einrichtung 8 ausgegeben
wird, wird der DMA-Einrichtung 9 zugeführt. Die DMA-Ein
richtung 9 transferiert bzw. überträgt Daten nicht durch die
Zentraleinheit CPU 5, sondern direkt auf der Grundlage eines
Übertragungs-Byte-Zählwertes, der durch die Zentraleinheit
CPU 5 gesetzt ist bzw. wird sowie von Adressen in dem Spei
cher 10, in die und aus denen Daten transferiert bzw. über
tragen werden. Wenn daher die MAC-Einrichtung 8 ihre Funktion
ausführt und die DMA-Einrichtung 9 das Vorgangsabschlußsignal
11 in diesem System empfängt, schreibt die DMA-Einrichtung 9
das erhaltene Vorgangs-Datum in den Speicher 10. Die DMA-Ein
richtung 9 verwendet den Zählwert des darin eingebauten Zäh
lers 15 als die Adresse eines in dem Speicher 10 gespeicher
ten Vorgangsdatum bzw. Funktions-Datums, so daß das jeweils
letzte bzw. aktuellste Vorgangsdatum der MAC-Einrichtung 8
sukzessiv über das älteste Vorgangsdatum überschrieben werden
kann.
Wenn der erfindungsgemäße Zähler bei einer DMA verwendet
wird, kann die DMA bemerkenswert kompakt gestaltet werden, da
der Zähler sehr klein ist. Als ein Ergebnis kann das gesamte
System sehr kompakt werden. Zudem besteht kein Bedürfnis, je
den Ein-Bit-Zähler mit einem Anfangswert umzuladen bzw. auf
einen Anfangswert zu setzen, jedesmal wenn der Zählwert über
schritten/unterschritten wird, wenn der Bereich wiederholt zu
zählender Werte verändert wird. Daher kann ein Anstieg der
Belastung der Zentraleinheit CPU 5 in dem System verhindert
werden.
Bei den vorstehend genannten Ausführungsbeispielen sind drei
Ein-Bit-Zähler verwendet, jedoch ist diese Anzahl von Ein-
Bit-Zählern lediglich ein Beispiel und schränkt die Erfindung
keineswegs ein. Auch in dem Fall, in dem eine Vielzahl von
Ein-Bit-Zählern verwendet wird, können die Anordnung bzw.
Stelle der UND-Schaltung zur Eingabe/Abschaltung eines Über
tragssignals oder eines Borgübertragssignals geeignet be
stimmt werden und ist nicht auf die in jedem der vorstehend
beschriebenen Ausführungsbeispiele gezeigte beschränkt.
Ferner kann gemäß der Darstellung in Fig. 7 bis 9 die UND-
Schaltung bzw. das UND-Gatter durch ein Transfergatter oder
einen analogen Schalter ersetzt werden und das Register kann
durch einen Speicher ersetzt werden. Fig. 7 zeigt die Schal
tungsanordnung eines Zählers, bei dem die UND-Schaltung 4 des
ersten Ausführungsbeispiels durch ein Transfergatter 12 er
setzt ist. Wie in Fig. 7 dargestellt, empfängt das Transfer
gatter 12 ein Übertragssignal von dem Ein-Bit-Zähler 2b an
seinem Dateneingangsanschluß und empfängt ebenfalls ein Ein
gabe/Abschalt-Signal von dem Register 3 und ein invertiertes
Signal desselben an seinen Steuerungseingangsanschlüssen.
Entsprechend den Pegeln, d. h. "0" oder "1" des Eingabe/Ab
schalt-Signals und des invertierten Signals wird ein Über
tragssignal von dem Ein-Bit-Zähler 2b zu dem Ein-Bit-Zähler
2c zugeführt oder abgeschaltet.
Ebenfalls zeigt Fig. 8 die Konfiguration einer Zählervor
richtung, bei der die UND-Schaltung 4 des ersten Ausfüh
rungsbeispiels durch einen analogen Schalter 13 ersetzt ist.
Wie in Fig. 8 gezeigt, besteht der analoge Schalter 13 aus
einem Feldeffekttransistor FET. Der FET führt ein Übertrags
signal des Ein-Bit-Zählers 2b dem Ein-Bit-Zähler 2c zu oder
schaltet das Übertragssignal entsprechend dem Pegel, d. h. "0"
oder "1" des Eingabe/Abschalt-Signals von dem Register 3 und
einem invertierten Signal davon ab.
Fig. 9 zeigt die Konfiguration einer Zählervorrichtung, bei
der das Register 3 des ersten Ausführungsbeispiels durch
einen Speicher 14 ersetzt ist. Wie in Fig. 9 gezeigt, wird
dem Eingangsanschluß D des Speichers 14 ein Eingabe/Abschalt-
Datum durch die Zentraleinheit CPU 5 zugeführt, einem ADS-
Eingangsanschluß A davon wird ein Signal ADS zur Spezifizie
rung einer Adresse in dem Speicher zugeführt, und ein Ein
gabe/Abschalt-Signal wird an dem Ausgangsanschluß Q davon an
die UND-Schaltung 4 abgegeben.
Jede der in Fig. 7 bis 9 dargestellten Zählervorrichtungen
kann dieselben Effekte und Wirkungen wie jene des ersten
Ausführungsbeispiels bewirken. Zudem können die Zählervor
richtungen des zweiten bis vierten Ausführungsbeispiels durch
Verwendung eines Transfergatters, eines analogen Schalters
oder eines Speichers auf die gleiche Weise modifiziert wer
den, und die modifizierten Ausführungsbeispiele können die
gleichen Effekte bewirken.
Ferner vorstehend ist eine Anwendung der vorliegenden Zähler
vorrichtung bei einem Direktspeicherzugriffsystem bzw. bei
einer DMA-Einrichtung beschrieben, jedoch ist diese Anwendung
lediglich ein Beispiel und die Anwendung der Erfindung ist
nicht auf das vorstehend genannte System beschränkt.
Wie vorstehend ausführlich in Einzelheiten beschrieben, wird
mit dieser Erfindung eine Betriebsart zur wiederholten Zäh
lung von Zählwerten in einem vorbestimmten Bit-Bereich bzw.
Zählwertbereich angewiesen. Auf der Grundlage der angewiese
nen Betriebsart wird ein Maskierungssignal erzeugt, um ein
Übertragssignal oder ein Borgübertragssignal zu maskieren,
das während eines Zählvorgangs erzeugt wird. Unter Verwendung
des Maskierungssignals wird der Zählvorgang des Ein-Bit-Zäh
lers bzw. der Ein-Bit-Zähler, die dem höheren Bit bzw. den
höheren Bits als einem vorbestimmten Bit entsprechen, un
terbrochen bzw. gestoppt. Wenn das Übertragssignal oder das
Borgübertragssignal nicht maskiert ist bzw. wird, werden da
her alle Ein-Bit-Zähler derart betrieben, um die Zählwerte in
einem breiten Bereich wiederholt zu zählen. Wenn das Über
tragssignal oder das Borgübertragssignal maskiert ist, wird
der Zählvorgang des Ein-Bit-Zählers bzw. der Ein-Bit-Zähler,
die einem höheren Bit bzw. höheren Bits als einen vorbestimm
ten Bit entsprechen, gestoppt bzw. unterbunden, um so wieder
holt Zählwerte in einem engeren bzw. eingeschränkten Bereich
zu zählen.
Darüberhinaus umfaßt die Zählervorrichtung gemäß der Er
findung eine Eingabe/Abschalt-Einrichtung zur Eingabe/Ab
schaltung eines Übertragssignals oder eines Borgübertrags
signals, das einem Ein-Bit-Zähler entsprechend einem höheren
Bit als dem vorbestimmten Bit zuzuführen ist, sowie Einga
be/Abschalt-Signal-Ausgabeeinrichtungen zur Ausgabe eines Si
gnals zur Steuerung der Eingabe/Abschalt-Einrichtung. Durch
Übertragung bzw. Weiterreichung bzw. Transfer des Übertrags
signals oder des Borgübertragssignals durch die Eingabe/Ab
schalt-Einrichtung werden alle der Ein-Bit-Zähler betrieben,
um so den Bereich der wiederholt zu zählenden Zählwerte zu
vergrößern. Durch Abschaltung des Übertragssignals (bzw.
Borgübertragssignals) wird der Zählvorgang des Ein-Bit-Zäh
lers bzw. der Ein-Bit-Zähler, der bzw. die einem höheren Bit
bzw. höheren Bits als einem vorbestimmten Bit entsprechen,
gestoppt bzw. unterbunden, um so den Bereich wiederholt zu
zählender Zählwerte zu verringern. Demzufolge erfordert die
Änderung des Bereichs wiederholt zu zählender Zählwerte keine
den Ein-Bit-Zählern entsprechende große Anzahl von Um
laderegistern, wie bei dem herkömmlichen Zähler, und folglich
kann die herkömmlicherweise durch die Umladeregister belegte
Chipfläche beseitigt bzw. eingespart werden. Wenn daher der
erfindungsgemäße Zähler bei einem eine Zentraleinheit CPU
enthaltenden System eingesetzt wird, kann das gesamte System
merklich kompakter gestaltet werden und ein Anstieg der Bean
spruchung bzw. Auslastung der Zentraleinheit CPU kann verhin
dert werden.
Die Erfindung stellt eine Zählervorrichtung sowie ein die
Zählervorrichtung verwendendes Direktspeicherzugriffssystem
vor. Bei der Zählervorrichtung wird ein von einem vorbestimm
ten Ein-Bit-Zähler 2b einer Vielzahl von Ein-Bit-Zählern 2a,
2b, 2c einem anderen Ein-Bit-Zähler 2c in der darauffolgenden
Stufe zuzuführendes Übertrags-/Borgübertragssignal einem Ein
gabe/Abschalt-Element wie beispielsweise einer UND-Schaltung
4 zugeführt. Dem Eingabe/Abschalt-Element 4 wird ebenfalls
ein Steuerungssignal zur Steuerung der Eingabe/Abschaltung
des Übertrags-/Borgübertragsignals zugeführt. Somit kann der
Bereich zu zählender Werte verändert werden.
Claims (11)
1. Zählervorrichtung zur wiederholten Zählung von Zähl
werten in einem vorbestimmten Bitbereich, mit:
einer Vielzahl von Ein-Bit-Zählern (2a, 2b, 2c) mit einem Übertrags-/Borgübertragseingangsanschluß (Ci), wo bei der Übertrags-/Borgübertragsanschluß (C0) jedes Zäh lers (2a, 2b, 2c) mit dem Übertrags-/Borgübertrags eingangsanschluß (C0) des Zählers (2a, 2b, 2c) in einer nachfolgenden Stufe derart verbunden ist, daß ein Über trags-/Borg-übertragssignal, das während eines Zählvor gangs erzeugt wird, von einem der Ein-Bit-Zähler (2a, 2b, 2c) einem anderen Ein-Bit-Zähler (2a, 2b, 2c) in einer darauffolgenden Stufe zugeführt wird,
einer Einrichtung (5) zur Zufuhr einer Anweisung zur wiederholten Zählung der Zählwerte in einem Bereich, der zumindest einem Teil der Ein-Bit-Zähler (2a, 2b, 2c) ent spricht,
einer Einrichtung (3, 14), bei der es sich entweder um ein Register (3) oder einem Speicher (14) handelt, zur Ausgabe eines Maskierungssignals zur Maskierung des Über trags-/Borgübertragsignals entsprechend der Anweisung, und
einer einzelnen Einrichtung (4, 12, 13), die zwi schen dem Übertrags-/Borgübertragsanschluß (C0) eines vorbestimmten Ein-Bit-Zählers (2a, 2b, 2c) und dem Über trags-/Borgübertragseingangsanschluß (Ci) eines Ein-Bit- Zählers (2a, 2b, 2c) in einer nachfolgenden Stufe des vorbestimmten Ein-Bit-Zählers (2a, 2b, 2c) geschaltet ist, zum Empfang des von dem vorbestimmten Ein-Bit-Zähler (2a, 2b, 2c) ausgegebenen Übertrags-/Borgübertragssignals und des Maskierungssignals, um einen Zählvorgang eines Ein-Bit-Zählers (2a, 2b, 2c) in einer darauffolgenden Stufe des vorbestimmten Ein-Bit-Zählers (2a, 2b, 2c) ent sprechend dem Maskierungssignal zu unterbinden.
einer Vielzahl von Ein-Bit-Zählern (2a, 2b, 2c) mit einem Übertrags-/Borgübertragseingangsanschluß (Ci), wo bei der Übertrags-/Borgübertragsanschluß (C0) jedes Zäh lers (2a, 2b, 2c) mit dem Übertrags-/Borgübertrags eingangsanschluß (C0) des Zählers (2a, 2b, 2c) in einer nachfolgenden Stufe derart verbunden ist, daß ein Über trags-/Borg-übertragssignal, das während eines Zählvor gangs erzeugt wird, von einem der Ein-Bit-Zähler (2a, 2b, 2c) einem anderen Ein-Bit-Zähler (2a, 2b, 2c) in einer darauffolgenden Stufe zugeführt wird,
einer Einrichtung (5) zur Zufuhr einer Anweisung zur wiederholten Zählung der Zählwerte in einem Bereich, der zumindest einem Teil der Ein-Bit-Zähler (2a, 2b, 2c) ent spricht,
einer Einrichtung (3, 14), bei der es sich entweder um ein Register (3) oder einem Speicher (14) handelt, zur Ausgabe eines Maskierungssignals zur Maskierung des Über trags-/Borgübertragsignals entsprechend der Anweisung, und
einer einzelnen Einrichtung (4, 12, 13), die zwi schen dem Übertrags-/Borgübertragsanschluß (C0) eines vorbestimmten Ein-Bit-Zählers (2a, 2b, 2c) und dem Über trags-/Borgübertragseingangsanschluß (Ci) eines Ein-Bit- Zählers (2a, 2b, 2c) in einer nachfolgenden Stufe des vorbestimmten Ein-Bit-Zählers (2a, 2b, 2c) geschaltet ist, zum Empfang des von dem vorbestimmten Ein-Bit-Zähler (2a, 2b, 2c) ausgegebenen Übertrags-/Borgübertragssignals und des Maskierungssignals, um einen Zählvorgang eines Ein-Bit-Zählers (2a, 2b, 2c) in einer darauffolgenden Stufe des vorbestimmten Ein-Bit-Zählers (2a, 2b, 2c) ent sprechend dem Maskierungssignal zu unterbinden.
2. Zählervorrichtung zur wiederholten Zählung von Zähl
werten in einem vorbestimmten Bit-Bereich, mit:
einer Vielzahl von Ein-Bit-Zählern (2a, 2b, 2c) mit einem Übertrags-/Borgübertragseingangsanschluß (Ci), wo bei der Übertrags-/Borgübertragsanschluß (C0) Jedes Zäh lers (2a, 2b, 2c) mit dem Übertrags-/Borgübertrags eingangsanschluß (C0) des Zählers (2a, 2b, 2c) in einer nachfolgenden Stufe derart verbunden ist, daß ein Über trags-/Borgübertragssignal, das während eines Zählvor gangs erzeugt wird, von einem der Ein-Bit-Zähler (2a, 2b, 2c) einem anderen Ein-Bit-Zähler (2a, 2b, 2c) in einer darauffolgenden Stufe zugeführt wird,
einer einzelnen Eingabe/Abschalt-Einrichtung (4, 12, 13), die zwischen dem Übertrags-/Borgübertragsausgangs anschluß (C0) eines vorbestimmten Ein-Bit-Zählers (2a, 2b, 2c) und dem Übertrags-/Borgübertragseingangsanschluß (Ci) eines anderen Ein-Bit-Zählers (2a, 2b, 2c) in einer darauffolgenden Stufe des vorbestimmten Ein-Bit-Zählers (2a, 2b, 2c) geschaltet ist, zur Eingabe/Abschaltung des Übertrags-/Borgübertragsignals, das dem Ein-Bit-Zähler (2a, 2b, 2c) in der darauffolgenden Stufe zuzuführen ist, und
einer Einrichtung (3, 14), bei der es sich entweder um ein Register (3) oder einen Speicher (14) handelt, zur Ausgabe eines Steuerungssignals an die Eingabe/Abschalt- Einrichtung (4, 12, 13).
einer Vielzahl von Ein-Bit-Zählern (2a, 2b, 2c) mit einem Übertrags-/Borgübertragseingangsanschluß (Ci), wo bei der Übertrags-/Borgübertragsanschluß (C0) Jedes Zäh lers (2a, 2b, 2c) mit dem Übertrags-/Borgübertrags eingangsanschluß (C0) des Zählers (2a, 2b, 2c) in einer nachfolgenden Stufe derart verbunden ist, daß ein Über trags-/Borgübertragssignal, das während eines Zählvor gangs erzeugt wird, von einem der Ein-Bit-Zähler (2a, 2b, 2c) einem anderen Ein-Bit-Zähler (2a, 2b, 2c) in einer darauffolgenden Stufe zugeführt wird,
einer einzelnen Eingabe/Abschalt-Einrichtung (4, 12, 13), die zwischen dem Übertrags-/Borgübertragsausgangs anschluß (C0) eines vorbestimmten Ein-Bit-Zählers (2a, 2b, 2c) und dem Übertrags-/Borgübertragseingangsanschluß (Ci) eines anderen Ein-Bit-Zählers (2a, 2b, 2c) in einer darauffolgenden Stufe des vorbestimmten Ein-Bit-Zählers (2a, 2b, 2c) geschaltet ist, zur Eingabe/Abschaltung des Übertrags-/Borgübertragsignals, das dem Ein-Bit-Zähler (2a, 2b, 2c) in der darauffolgenden Stufe zuzuführen ist, und
einer Einrichtung (3, 14), bei der es sich entweder um ein Register (3) oder einen Speicher (14) handelt, zur Ausgabe eines Steuerungssignals an die Eingabe/Abschalt- Einrichtung (4, 12, 13).
3. Zählervorrichtung nach Anspruch 1 oder Anspruch 2,
wobei jeder der Ein-Bit-Zähler (2a, 2b, 2c) ein Flip-Flop
ist.
4. Zählervorrichtung nach Anspruch 1, wobei die Ein
richtung (5) zur Zufuhr der Anweisung eine CPU ist.
5. Zählervorrichtung nach Anspruch 1, wobei die Ein
richtung (4) zum Empfang des Übertrags-/Borgübertrag
signals, um den Zählvorgang zu unterbinden, eine UND-
Schaltung ist.
6. Zählervorrichtung nach Anspruch 1, wobei die Ein
richtung (12) zum Empfang des Übertrags-/Borgübertrag
signals, um den Zählvorgang zu unterbinden, ein Transfer
gatter ist.
7. Zählervorrichtung nach Anspruch 1, wobei die Ein
richtung (13) zum Empfang des Übertrags-/Borgübertrag
signals, um den Zählvorgang zu unterbinden, ein analoger
Schalter ist.
8. Zählervorrichtung nach Anspruch 2, wobei die Einga
be/Abschalt-Einrichtung 4 eine UND-Schaltung ist.
9. Zählervorrichtung nach Anspruch 2, wobei die Einga
be/Abschalt-Einrichtung (12) ein Transfergatter ist.
10. Zählervorrichtung nach Anspruch 2, wobei die Einga
be/Abschalt-Einrichtung (13) ein analoger Schalter ist.
11. Direktspeicherzugriffssystem, bei dem ein Zugriff
auf einen Speicher (10) direkt und nicht über eine Zen
traleinheit CPU (5) erfolgt, mit:
einer Zählervorrichtung (15), die einen Zählwert als eine Adresse in dem Speicher (10) verwendet,
wobei die Zählervorrichtung (15) enthält:
eine Vielzahl von Ein-Bit-Zählern (2a, 2b, 2c) mit einem Übertrags-/Borgübertragseingangsanschluß (Ci), wobei der Übertrags-/Borgübertragsanschluß (C0) jedes Zählers (2a, 2b, 2c) mit dem Übertrags-/Borgübertrags eingangsanschluß (C0) des Zählers (2a, 2b, 2c) in einer nachfolgenden Stufe derart verbunden ist, daß ein Über trags-/Borgübertragssignal, das während eines Zählvor gangs erzeugt wird, von einem der Ein-Bit-Zähler (2a, 2b, 2c) einem anderen Ein-Bit-Zähler (2a, 2b, 2c) in einer darauffolgenden Stufe zugeführt wird,
eine Einrichtung (5) zur Zufuhr einer Anweisung zur wiederholten Zählung der Zählwerte in einem Bereich, der zumindest einem Teil der Ein-Bit-Zähler (2a, 2b, 2c) entspricht,
eine Einrichtung (3, 14), bei der es sich ent weder um ein Register (3) oder um einen Speicher (14) handelt, zur Ausgabe eines Maskierungssignals zur Maskie rung des Übertrags-/Borgübertragsignals entsprechend der Anweisung, und
einer einzelnen Einrichtung (4, 12, 13), die zwischen dem Übertrags-/Borgübertragsanschluß (C0) eines vorbestimmten Ein-Bit-Zählers (2a, 2b, 2c) und dem Über trags-/Borgübertragseingangsanschluß (Ci) eines Ein-Bit- Zählers (2a, 2b, 2c) in einer nachfolgenden Stufe des vorbestimmten Ein-Bit-Zählers (2a, 2b, 2c) geschaltet ist, zum Empfang des von dem vorbestimmten Ein-Bit-Zähler (2a, 2b, 2c) abgegebenen Übertrags-/Borgübertragssignals und des Maskierungssignals, um einen Zählvorgang eines Ein-Bit-Zählers (2a, 2b, 2c) in einer darauffolgenden Stufe des vorbestimmten Ein-Bit-Zählers (2a, 2b, 2c) ent sprechend dem Maskierungssignal zu unterbinden.
einer Zählervorrichtung (15), die einen Zählwert als eine Adresse in dem Speicher (10) verwendet,
wobei die Zählervorrichtung (15) enthält:
eine Vielzahl von Ein-Bit-Zählern (2a, 2b, 2c) mit einem Übertrags-/Borgübertragseingangsanschluß (Ci), wobei der Übertrags-/Borgübertragsanschluß (C0) jedes Zählers (2a, 2b, 2c) mit dem Übertrags-/Borgübertrags eingangsanschluß (C0) des Zählers (2a, 2b, 2c) in einer nachfolgenden Stufe derart verbunden ist, daß ein Über trags-/Borgübertragssignal, das während eines Zählvor gangs erzeugt wird, von einem der Ein-Bit-Zähler (2a, 2b, 2c) einem anderen Ein-Bit-Zähler (2a, 2b, 2c) in einer darauffolgenden Stufe zugeführt wird,
eine Einrichtung (5) zur Zufuhr einer Anweisung zur wiederholten Zählung der Zählwerte in einem Bereich, der zumindest einem Teil der Ein-Bit-Zähler (2a, 2b, 2c) entspricht,
eine Einrichtung (3, 14), bei der es sich ent weder um ein Register (3) oder um einen Speicher (14) handelt, zur Ausgabe eines Maskierungssignals zur Maskie rung des Übertrags-/Borgübertragsignals entsprechend der Anweisung, und
einer einzelnen Einrichtung (4, 12, 13), die zwischen dem Übertrags-/Borgübertragsanschluß (C0) eines vorbestimmten Ein-Bit-Zählers (2a, 2b, 2c) und dem Über trags-/Borgübertragseingangsanschluß (Ci) eines Ein-Bit- Zählers (2a, 2b, 2c) in einer nachfolgenden Stufe des vorbestimmten Ein-Bit-Zählers (2a, 2b, 2c) geschaltet ist, zum Empfang des von dem vorbestimmten Ein-Bit-Zähler (2a, 2b, 2c) abgegebenen Übertrags-/Borgübertragssignals und des Maskierungssignals, um einen Zählvorgang eines Ein-Bit-Zählers (2a, 2b, 2c) in einer darauffolgenden Stufe des vorbestimmten Ein-Bit-Zählers (2a, 2b, 2c) ent sprechend dem Maskierungssignal zu unterbinden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8038237A JPH09232946A (ja) | 1996-02-26 | 1996-02-26 | カウンタ |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19635281A1 DE19635281A1 (de) | 1997-08-28 |
DE19635281C2 true DE19635281C2 (de) | 1999-11-11 |
Family
ID=12519702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19635281A Expired - Fee Related DE19635281C2 (de) | 1996-02-26 | 1996-08-30 | Zählervorrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5737381A (de) |
JP (1) | JPH09232946A (de) |
KR (1) | KR100189765B1 (de) |
DE (1) | DE19635281C2 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6026140A (en) * | 1998-04-21 | 2000-02-15 | Seiko Communications Systems Inc. | Low power programmable ripple counter |
US6976157B1 (en) * | 1999-11-04 | 2005-12-13 | International Business Machines Corporation | Circuits, systems and methods for performing branch predictions by selectively accessing bimodal and fetch-based history tables |
US20040024803A1 (en) * | 2002-07-31 | 2004-02-05 | Allen Montijo | Cascaded modified PRBS counters form easily programmed and efficient large counter |
JP4666462B2 (ja) * | 2005-01-14 | 2011-04-06 | ルネサスエレクトロニクス株式会社 | カウンタ回路と、それを含む半導体装置 |
EP4002384A1 (de) | 2020-11-16 | 2022-05-25 | Emocog Co., Ltd. | Vorrichtung und verfahren zur sprachbasierten trauma-untersuchung unter verwendung von tiefenlernen |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2224309C3 (de) * | 1972-05-18 | 1979-06-07 | H. Stoll Gmbh & Co, 7410 Reutlingen | Einstellbarer elektronischer Zähler mit veränderlichen Zählbereichen |
US5159696A (en) * | 1990-07-27 | 1992-10-27 | Microelectronics And Computer Technology Corporation | Maskable cascade counter |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4789951A (en) * | 1986-05-16 | 1988-12-06 | Advanced Micro Devices, Inc. | Programmable array logic cell |
JPH04192624A (ja) * | 1990-11-22 | 1992-07-10 | Matsushita Electric Ind Co Ltd | アナログ信号処理装置を駆動する駆動回路に用いる計数回路 |
JPH04351118A (ja) * | 1991-05-29 | 1992-12-04 | Sharp Corp | カウンタ回路 |
FR2698501B1 (fr) * | 1992-11-24 | 1995-02-17 | Sgs Thomson Microelectronics | Compteur rapide permettant alternativement de compter et de décompter des trains d'impulsions. |
-
1996
- 1996-02-26 JP JP8038237A patent/JPH09232946A/ja active Pending
- 1996-06-21 US US08/668,130 patent/US5737381A/en not_active Expired - Fee Related
- 1996-08-30 DE DE19635281A patent/DE19635281C2/de not_active Expired - Fee Related
- 1996-10-21 KR KR1019960047122A patent/KR100189765B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2224309C3 (de) * | 1972-05-18 | 1979-06-07 | H. Stoll Gmbh & Co, 7410 Reutlingen | Einstellbarer elektronischer Zähler mit veränderlichen Zählbereichen |
US5159696A (en) * | 1990-07-27 | 1992-10-27 | Microelectronics And Computer Technology Corporation | Maskable cascade counter |
Also Published As
Publication number | Publication date |
---|---|
KR970063942A (ko) | 1997-09-12 |
US5737381A (en) | 1998-04-07 |
DE19635281A1 (de) | 1997-08-28 |
JPH09232946A (ja) | 1997-09-05 |
KR100189765B1 (ko) | 1999-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69130152T2 (de) | Mikrorechner mit eingebautem d/a-wandler | |
DE69407588T2 (de) | Programmierbare digitale Verzögerungsschaltungseinheit | |
DE68914172T2 (de) | Datenverarbeitungssystem und Videoverarbeitungssystem mit einem derartigen Datenverarbeitungssystem. | |
DE2819571C2 (de) | ||
DE3781839T2 (de) | Programmierbarer fifo-puffer. | |
DE69130852T2 (de) | Verarbeitungsmechanismus zur Verschachtelung in einem Schleifensteuersystem | |
DE68925466T2 (de) | Zeitgeberschaltung | |
DE3818546C2 (de) | ||
DE3706104A1 (de) | Verfahren und schaltungsanordnung zum multiplexen eines digital programmierbaren kapazitiven elements | |
EP0453582A1 (de) | Medianfilter | |
DE4306463C2 (de) | System zur Erzeugung von Datensignalen zur Anlegung an ein in Prüfung befindliches Gerät mit unabhängig voneinander einstellbaren steigenden und fallenden Flanken | |
DE2940653A1 (de) | Programmierbare logische anordnung | |
DE3639609C2 (de) | ||
DE19635281C2 (de) | Zählervorrichtung | |
EP0213584B1 (de) | Schaltungsanordnung mit einer matrixförmigen Speicheranordnung zur variabel einstellbaren Verzögerung digitaler Signale | |
EP0217122A1 (de) | Schaltungsanordung mit einer matrixförmigen Speicheranordnung zur variabel einstellbaren Verzögerung digitaler Signale | |
EP0347970B1 (de) | Verfahren zum Prüfen eines Festwertspeichers und Anordnung zur Durchführung des Verfahrens | |
CH657487A5 (de) | Funktionsgenerator zur erzeugung einer anzahl von sich wiederholenden digitalen wellenformen. | |
DE69032851T2 (de) | Integrierte Schaltung vom Josephson-Typ mit einer Ausgangsschnittstelle, welche die Ausgangsdaten mit reduzierter Taktfrequenz liefern kann | |
DE19531036C2 (de) | Analog/Digital-Wandler | |
DE69022766T2 (de) | Verfahren und Gerät zur Binärzählerprüfung. | |
DE2455440C3 (de) | Verifizierungsanordnung für ein bestimmtes Impulsmuster | |
DE69125730T2 (de) | Gerät zur Verdopplung/Halbierung einer seriellen Bitfolgefrequenz | |
EP0392636B1 (de) | Integrierte Schaltungsanordnung | |
DE3432837A1 (de) | Datenkompressions- und datenexpandiereinrichtung zum uebertragen bzw. speichern von daten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |