DE19635281A1

DE19635281A1 - Zählervorrichtung

Info

Publication number: DE19635281A1
Application number: DE19635281A
Authority: DE
Inventors: Takehiko Shimomura; Nobusuke Abe; Yoshikazu Satoh
Original assignee: Renesas Design Corp; Mitsubishi Electric Corp
Current assignee: Renesas Design Corp; Mitsubishi Electric Corp
Priority date: 1996-02-26
Filing date: 1996-08-30
Publication date: 1997-08-28
Anticipated expiration: 2016-08-31
Also published as: DE19635281C2; KR100189765B1; JPH09232946A; KR970063942A; US5737381A

Description

Die vorliegende Erfindung betrifft eine Zählervorrichtung, bei der der wiederholt zu zählende Bereich von Zählwerten veränderbar ist.

Bei einem herkömmlichen Zähler ist die Bitlänge hardware abhängig bestimmt. Im Fall des Aufwärtszählens von Werten zählt der Zähler vom Minimalwert, d. h. einem Anfangswert, bis zum Maximalwert, und zählt dann wiederholt erneut vom An fangswert an. Um den Bereich der von dem Zähler wiederholt zu zählenden Zählwerte zu verändern ist es daher erforderlich, daß der Zähler mit fest verdrahteten Schaltungen bzw. Hard ware versehen ist, die eine Funktion zur Änderung des Be reichs hat.

Fig. 2 ist ein Blockschaltbild zur Veranschaulichung der Kon figuration bzw. Schaltungsanordnung eines herkömmlichen Zäh lers, bei dem der Bereich wiederholt zu zählender Zählwerte verändert werden kann. An Ausgangsanschlüssen Q jeweiliger Ein-Bit-Zähler 2a, 2b und 2c ausgegebene Zählwerte werden ei ner System-Sammelleitung bzw. einem Systembus 1 zugeführt. Ein aufgrund der Zählfunktion bzw. des Zählvorgangs des Ein- Bit-Zählers 2a an dem Übertragssignal-Ausgangsanschluß C_o ab gegebenes Übertragssignal wird dem Übertragssignal-Eingangs anschluß C_i des Ein-Bit-Zählers 2b zugeführt. Auf ähnliche Weise wird ein an dem Übertragssignal-Ausgangsanschluß C_o des Ein-Bit-Zählers 2b ausgegebenes Übertragssignal dem Über tragssignal-Eingangsanschluß C_i des Ein-Bit-Zählers 2c zuge führt. Jedem der Steuerimpulsanschlüsse bzw. Triggerimpuls eingänge T der Ein-Bit-Zähler 2a, 2b und 2c wird für den Zäh lvorgang bzw. die Zählfunktion ein Taktsignal bzw. Taktimpuls CLK zugeführt.

Jedem der Eingangsanschlüsse D von Umlade-Registern 6a, 6b und 6c wird von einer Zentraleinheit CPU 5 über den Systembus 1 ein Umladewert zugeführt. Der von dem Umlade-Register 6a gehaltene bzw. beibehaltene Umladewert wird dem Eingangsan schluß D des Ein-Bit-Zählers 2a über einen Schalter S_a zuge führt und der durch das Umlade-Register 6b gehaltene Umlade wert wird dem Eingangsanschluß D des Ein-Bit-Zählers 2b über einen Schalter S_b zugeführt. Der von dem Umlade-Register 6c gehaltene Umladewert wird dem Eingangsanschluß D des Ein-Bit- Zählers 2c über einen Schalter S_c zugeführt. Die Schalter S_a, S_b und S_c werden von einem Umlade-Signal 7 gesteuert einge schaltet bzw. ausgeschaltet.

Nun wird die Funktion dieses Zählers beschrieben. Wenn die Zählwerte der Ein-Bit-Zähler 2a, 2b und 2c mit "0" initia lisiert sind, wobei die Schalter S_a, S_b und S_c in einem aus geschalteten Zustand bzw. offenen Zustand sind, werden die Zählwerte der drei Bits zu "0, 0, 0". Wenn dann ein erstes Taktsignal bzw. ein erster Taktimpuls CLK erzeugt wird, än dert sich der Zählwert des Ein-Bit-Zählers 2a von "0" auf "1", was als Ergebnis bezüglich der Zählwerte der drei Bits "0, 0, 1" zur Folge hat. Wenn darauffolgend ein zweites Takt signal bzw. ein zweiter Taktimpuls CLK erzeugt wird, ändert sich der Zählwert des Ein-Bit-Zählers 2a von "1" auf "0". Gleichzeitig wird ein dem darauffolgenden Ein-Bit-Zähler 2b einzugebendes bzw. zuzuführendes Übertragssignal erzeugt, so daß sich der Zählwert des Ein-Bit-Zählers 2b von "0" auf "1" ändert, was hinsichtlich der Zählwerte der drei Bits zu einem Ergebnis "0, 1, 0" führt. Wenn darauffolgend ein drittes Taktsignal bzw. ein dritter Taktimpuls CLK erzeugt wird, än dert sich der Zählwert des Ein-Bit-Zählers 2a auf "1". In diesem Fall wird kein Übertragssignal erzeugt und folglich bleibt der Zählwert des Ein-Bit-Zählers 2b auf "1", was be züglich der Zählwerte der drei Bits zu dem Ergebnis "0, 1, 1" führt.

Wenn dann ein vierter Taktimpuls CLK erzeugt wird, verändert sich der Zählwert des Ein-Bit-Zählers 2a auf "0", und gleich zeitig wird ein Übertragssignal erzeugt. Das Übertragssignal wird dem Ein-Bit-Zähler 2b zugeführt, so daß der Zählwert des Ein-Bit-Zählers 2b sich von "1" auf "0" ändert. In diesem Fall erzeugt der Ein-Bit-Zähler 2b ein Übertragssignal, wel ches dem Ein-Bit-Zähler 2c zuzuführen ist. Aufgrund des Über tragssignals verändert sich der Zählwert des Ein-Bit-Zählers 2c von "0" auf "1", was dazu führt, daß die Zählwerte der drei Bits zu "1, 0, 0" werden. Danach vollführen die Ein-Bit- Zähler 2a, 2b und 2c ihre Zählfunktionen auf die vorstehend beschriebene Weise, und zwar jedesmal, wenn ein Taktsignal bzw. Taktimpuls erzeugt bzw. angelegt wird. Folglich ändern sich die Zählwerte der drei Bits in der folgenden Reihen folge: "0, 0, 0", "0, 0, 1", "0, 1, 0", "0, 1, 1", "1, 0, 0", "1, 0, 1", "1, 1, 0" und "1, 1, 1". Folglich werden Werte in dem Bereich zwischen 0 und 7 gezählt.

Nachdem alle Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a "1" werden, verändert die Erzeugung eines darauffolgenden Takt impulses den Zählwert des Ein-Bit-Zählers 2a von "1" auf "0" und ein Übertragssignal wird ausgegeben. Folglich ändert sich der Zählwert des Ein-Bit-Zählers 2b von "1" auf "0". Der Ein- Bit-Zähler 2b erzeugt dann ein Übertragssignal, wodurch sich der Zählwert des Ein-Bit-Zählers 2c von "1" auf "0" ändert. Folglich kehren die Zählwerte der drei Bits auf ihre Anfangs werte von "0, 0, 0" zurück. Der Zähler wiederholt diesen Zähl vorgang danach.

In dem Fall, in dem die Zählwerte der drei Bits wiederholt in dem Bereich zwischen "1, 0, 0" und "1, 1, 1" zu zählen sind, wird den Umlade-Registern 6c, 6b und 6a jeweils ein Umlade wert von "1", "0" und "0" über den Systembus 1 zugeführt bzw. an diese angelegt. Dann wird ein Umlade-Signal 7 erzeugt, um so die Schalter S_c, S_b sowie S_a einzuschalten bzw. zu schlie ßen. Somit werden die Umladewerte der Umladeregister 6c, 6b und 6a jeweils den Ein-Bit-Zählern 2c, 2b und 2a zugeführt, wodurch die Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a je weils auf "1", "0" und "0" gesetzt werden, nämlich die An fangszählwerte auf "1, 0, 0" eingestellt bzw. gesetzt werden. Wenn darauffolgend ein Taktsignal bzw. Taktimpuls CLK erzeugt wird, verändern sich die Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a aufgrund der zuvor erläuterten Funktion. Folglich ver ändern sich die Werte der drei Bits in der Reihenfolge "1, 0, 0", "1, 0, 1", "1, 1, 0" und "1, 1, 1".

Wenn die Zählwerte der Ein-Bit-Zähler 2a, 2b und 2c jeweils "1", "1" und "1" werden, wird durch die Zentraleinheit CPU 5 ein Umladesignal 7 erzeugt, um so die Schalter S_c, S_b und S_a einzuschalten bzw. zu schließen. Als ein Ergebnis werden die Umladewerte der Umladeregister 6c, 6b und 6a jeweils den Ein- Bit-Zählern 2c, 2b und 2a zugeführt, wodurch die Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a jeweils auf "1", "0" und "0" eingestellt bzw. gesetzt werden. Danach wird der zuvor er wähnte Zählvorgang wiederholt, wodurch wiederholt Zählwerte im Bereich zwischen 4 und 7 gezählt werden.

Bei einem derartigen herkömmlichen Zähler kann, wenn Zähl werte in einem vorbestimmten Bereich wiederholt zu zählen sind, der Zählvorgang für die Zählwerte in dem gewünschten Bereich durch einmaliges Einstellen der Anfangswerte in den Umladeregistern wiederholt werden. Folglich besteht kein Be dürfnis, die Umladewerte jedesmal bei der Wiederholung des Zählvorgangs einzustellen und somit ist die Belastung bzw. Beanspruchung der Zentraleinheit CPU zur Einstellung bzw. zum Setzen der Umladewerte nicht erhöht. Nichtsdestoweniger ist es notwendig, Umladeregister in gleicher Anzahl wie der der Ein-Bit-Zähler vorzusehen, was einen derartigen Nachteil mit sich bringt, daß die Umladeregister einen großen Bereich bei spielsweise an Chipfläche bzw. Musterfläche bzw. Maskenfläche bzw. Schaltkreisfläche belegen. Die durch die Umladeregister belegte Chipfläche kann durch Beseitigung der Umladeregister verringert werden. Jedoch führt die Beseitigung der Umlade register zu einem weiteren Nachteil einer gesteigerten Bean spruchung der Zentraleinheit CPU, da es, wenn die Umladeregi ster beseitigt sind, notwendig ist, einen Anfangszählwert durch die Zentraleinheit CPU während des Zählvorgangs oder jedesmal, wenn der Zählwert überläuft, zuzuführen. Demzufolge führt die Anwendung des herkömmlichen Zählers bei einem Sy stem unvermeidlich zu einem Anstieg der Größe des gesamten Systems als auch zu einem Anstieg der Belastung der Zentral einheit CPU.

Die vorliegende Erfindung wurde gemacht, um die Eingangs ge nannten Probleme zu lösen und Aufgabe der Erfindung ist es, eine Zählervorrichtung zu schaffen, bei der der Bereich wie derholt zu zählender Zählwerte verändert werden kann, und die ein kompaktes System einschließlich einer Zentraleinheit CPU möglich macht, als auch einen Anstieg der Beanspruchung der Zentraleinheit CPU verhindern kann.

Die Zählervorrichtung dieser Erfindung umfaßt eine Vielzahl derart miteinander verbundener Ein-Bit-Zähler, daß ein Über trags-/Borgübertragssignal, das während eines Zählvorgangs erzeugt wird, von einem der Ein-Bit-Zähler einem anderen Ein- Bit-Zähler in einer darauffolgenden Stufe zugeführt wird; eine Einrichtung zur Zufuhr einer Anweisung zur wiederholten Zählung der Zählwerte in einem einem Teil der Ein-Bit-Zähler entsprechenden Bereich; eine Einrichtung zur Ausgabe eines Maskierungssignals zur Maskierung des Übertrags-/Borgüber tragssignals entsprechend der Anweisung; und eine Einrichtung zum Empfang des Übertrags-/Borgübertragsignals, das von einem vorbestimmten Ein-Bit-Zähler abgegeben wird, um einen Zähl vorgang eines Ein-Bit-Zählers in einer darauffolgenden Stufe des vorbestimmten Ein-Bit-Zählers entsprechend dem Maskie rungssignal zu unterbinden.

Wenn demzufolge beispielsweise eine Zentraleinheit CPU an weist, die Zählwerte in einem Teil des gesamten Bit-Bereiches bzw. der gesamten Bit-Breite wiederholt zu zählen, wird das Maskierungssignal beispielsweise von einem Register oder ei nem Speicher an beispielsweise eine UND-Schaltung bzw. ein UND-Gatter, ein Transfer-Gatter oder einen analogen Schalter ausgegeben, wodurch das Übertragssignal oder das Borgüber tragssignal maskiert wird. Somit wird das Übertragssignal oder das Bordübertragssignal nicht dem bzw. den Ein-Bit-Zäh ler bzw. Ein-Bit-Zählern entsprechend dem höheren Bit bzw. den höheren Bits als einem vorbestimmten Bit zugeführt, was zu einer Verringerung des Bereiches von Zählwerten führt. Wenn das Übertragungssignal oder das Borgübertragssignal nicht maskiert ist bzw. wird, führen weiterhin die Ein-Bit- Zähler entsprechend aller Bits die Zählvorgänge derart aus, daß sich deren Zählwerte ändern. Folglich ist der Bereich von wiederholt zu zählenden Zählwerten vergrößert. Auf diese Weise kann der Bereich von wiederholt zu zählenden Zählwerten verändert werden, indem das Maskierungssignal verwendet wird.

Alternativ umfaßt die Zählervorrichtung dieser Erfindung eine Vielzahl derart miteinander verbundener Ein-Bit-Zähler, daß ein Übertrags-/Borgübertragssignal, das während eines Zählvorgangs erzeugt wird, von einem der Ein-Bit-Zähler einem anderen Ein-Bit-Zähler in einer darauffolgenden Stufe zuge führt wird; eine Eingabe/Abschalt-Einrichtung, die zwischen einen vorbestimmten Ein-Bit-Zähler und einen anderen Ein-Bit- Zähler in einer darauffolgenden Stufe des vorbestimmten Ein- Bit-Zählers geschaltet ist, zur Eingabe/Abschaltung des Über trags-/Borgübertragsignals, das dem Ein-Bit-Zähler in der darauffolgenden Stufe zuzuführen ist; und eine Einrichtung zur Ausgabe eines Steuerungssignals an die Eingabe/Abschalt- Einrichtung.

Wenn die Eingabe/Abschalt-Einrichtung wie beispielsweise eine UND-Schaltung bzw. ein UND-Gatter, ein Transfergatter bzw. Transfergate und ein analoger Schalter durch ein Eingabe/Ab schalt-Steuersignal in einen Abschaltzustand versetzt wird, das von einem Register oder einem Speicher ausgegeben wird, kann das Übertragssignal oder das Borgübertragssignal folg lich nicht einem vorbestimmten Ein-Bit-Zähler eingegeben bzw. zugeführt werden. Als ein Ergebnis wird der Zählvorgang des vorbestimmten Ein-Bit-Zählers angehalten bzw. gestoppt bzw. unterbunden und der Zählwert desselben wird nicht geändert. Somit kann der Bereich von Zählwerten verringert werden. Wenn die Eingabe/Abschalt-Einrichtung in einem Eingabezustand ist, wird das Übertragssignal oder das Borgübertragssignal auch zu dem vorbestimmten Ein-Bit-Zähler übertragen bzw. diesem zuge führt, und folglich führen alle der Ein-Bit-Zähler die Zähl vorgänge aus. Somit ist der Bereich von Zählwerten ver größert. Auf diese Weise kann entsprechend dem durch die Ein gabe/Abschalt-Signalausgabeeinrichtung ausgegebenen Ein gabe/Abschalt-Steuersignal der Bereich wiederholt zu zählen der Zählwerte verändert werden.

Ferner umfaßt ein Direktspeicherzugriffsystem dieser Erfin dung eine Zählervorrichtung, die einen Zählwert als eine Adresse in dem Speicher verwendet, wobei die Zählervorrich tung eine Vielzahl derart miteinander verbundener Ein-Bit- Zähler, daß ein Übertrags-/Borgübertragssignal, das während eines Zählvorgangs erzeugt wird, von einem der Ein-Bit-Zähler einem anderen Ein-Bit-Zähler in einer darauffolgenden Stufe zugeführt wird; eine Einrichtung zur Zufuhr einer Anweisung zur wiederholten Zählung der Zählwerte in einem einem Teil der Ein-Bit-Zähler (2a, 2b, 2c) entsprechenden Bereich; eine Einrichtung zur Ausgabe eines Maskierungssignals zur Maskie rung des Übertrags-/Borgübertragsignals entsprechend der An weisung; und eine Einrichtung zum Empfang des Übertrags-/Borg übertragsignals, das von einem vorbestimmten Ein-Bit- Zähler abgegeben wird, um einen Zählvorgang eines Ein-Bit- Zählers in einer darauffolgenden Stufe des vorbestimmten Ein- Bit-Zählers entsprechend dem Maskierungssignal zu unterbin den, enthält.

Folglich ist die Zählervorrichtung sehr klein, das Direkt speicherzugriffssystem kann somit kompakt gestaltet werden. Zusätzlich besteht, wenn der Bereich von Zählwerten verändert wird, kein Bedürfnis, jedesmal wenn der Zählwert überschrit ten oder unterschritten wird, jeden Ein-Bit-Zähler mit einem Anfangswert zu laden, und ein Anstieg der Belastung der Zen traleinheit CPU ist verhindert.

Die Erfindung wird nachstehend anhand von Ausführungsbei spielen unter Bezugnahme auf die Zeichnung näher beschrieben. Dabei zeigen:

Fig. 1 ein Blockschaltbild zur Veranschaulichung der Konfigu ration einer Zählervorrichtung gemäß einem ersten Aus führungsbeispiel der Erfindung;

Fig. 2 ein Blockschaltbild zur Darstellung der Konfiguration eines herkömmlichen Zählers;

Fig. 3 ein Blockschaltbild zur Veranschaulichung der Konfigu ration einer Zählervorrichtung gemäß einem zweiten Ausfüh rungsbeispiel der Erfindung;

Fig. 4 ein Blockschaltbild zur Darstellung der Konfiguration einer Zählervorrichtung gemäß einem dritten Ausführungsbei spiel der Erfindung;

Fig. 5 ein Blockschaltbild zur Veranschaulichung der Konfigu ration einer Zählervorrichtung gemäß einem vierten Ausfüh rungsbeispiel der Erfindung;

Fig. 6 ein Blockschaltbild zur Darstellung der Konfiguration eines Systems, bei dem die erfindungsgemäße Zählervorrichtung bei einem Direktspeicherzugriff DMA ("Direct Memory Access") eingesetzt ist;

Fig. 7 ein Blockschaltbild zur Veranschaulichung der Konfigu ration einer Zählervorrichtung als Modifikation des ersten Ausführungsbeispiels, die erhalten wird, indem eine UND- Schaltung durch ein Transfergatter ersetzt wird;

Fig. 8 ein Blockschaltbild zur Darstellung der Konfiguration einer Zählervorrichtung als weiterer Modifikation des ersten Ausführungsbeispiels, die durch Ersetzen der UND-Schaltung durch einen analogen Schalter erhalten wird; und

Fig. 9 ein Blockschaltbild zur Darstellung der Konfiguration einer Zählervorrichtung als weiterer Modifikation des ersten Ausführungsbeispiels, die durch Ersetzen eines Registers durch einen Speicher erhalten wird.

Die vorliegende Erfindung ist nun ausführlich anhand von Ausführungsbeispielen mit Bezug auf die beigefügte Zeichnung beschrieben.

Ausführungsbeispiel 1

Fig. 1 ist ein Blockschaltbild zur Darstellung der Schal tungsanordnung bzw. Konfiguration einer Zählervorrichtung ge mäß dem ersten Ausführungsbeispiel der Erfindung.

Ein-Bit-Zähler 2a, 2b und 2c, von denen jeder ebenfalls als ein Flip-Flop dient, geben ihre Zählwerte an ihren Ausgangs anschlüssen Q an eine Systemsammelleitung bzw. einen System bus 1 ab. Ein an dem Übertragssignal-Ausgangsanschluß C_o des Ein-Bit-Zählers 2a aufgrund des Zählvorgangs desselben ausge gebenes Übertragssignal wird dem Übertragssignal-Eingangsan schluß C_i des Ein-Bit-Zählers 2b zugeführt. Ein an dem Über tragssignal-Ausgangsanschluß C_o des Ein-Bit-Zählers 2b auf grund eines Zählvorgangs desselben ausgegebenes Übertragssi gnal wird einem ersten Eingangsanschluß einer UND-Schaltung bzw. eines UND-Gatters 4 zugeführt, die bzw. das als Ein gabe/Abschalt-Einrichtung dient. Das Ausgangssignal der UND- Schaltung 4 wird dem Übertragssignal-Eingangsanschluß C_i des Ein-Bit-Zählers 2c zugeführt. Jedem der Steuerimpulsan schlüsse bzw. Trigger-Impulseingänge T der Ein-Bit-Zähler 2a, 2b und 2c wird für den Zählvorgang ein Taktsignal bzw. ein Taktimpuls CLK₁ zugeführt.

Der Eingangsanschluß D eines als Eingabe/Abschalt-Signal-Aus gabeeinrichtung dienenden Registers 3 ist mit Eingabe/Ab schalt-Daten von einer Zentraleinheit CPU 5 versorgt, welche an den Systembus 1 angeschlossen ist. Ein Eingabe/Abschalt- Signal, das den in dem Register 3 gespeicherten Eingabe/Ab schalt-Daten entspricht, wird einem zweiten Eingangsanschluß der UND-Schaltung 4 zugeführt. Dem Steuerimpulsanschluß T des Registers 3 wird ein Taktsignal CLK₂ zur Speicherung der Ein gabe/Abschalt-Daten zugeführt. Die Ein-Bit-Zähler 2a, 2b und 2c bilden zusammen einen Drei-Bit-Zähler 15.

Der Zähler 15 mit der vorstehend beschriebenen Schaltungsan ordnung bzw. Konfiguration arbeitet wie folgt:
Wenn ein Eingabe/Abschaltungs-Datum von "1" dem Register 3 über den Systembus 1 von der Zentraleinheit CPU 5 zugeführt wird, um in dem Register 3 gespeichert zu werden, wird ein von dem Eingabe/Abschalt-Datum abgeleitetes Eingabe/Abschalt- Signal von "1" an dem Ausgangsanschluß Q des Registers 3 aus gegeben, um dem zweiten Eingangsanschluß der UND-Schaltung 4 zugeführt zu werden. Wenn zu diesem Zeitpunkt die Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a durch die Zentraleinheit CPU 5 jeweils mit "0" initialisiert werden, werden die Zählwerte der drei Bits zu "0, 0, 0". Wenn dann ein erster Taktimpuls CLK₁ erzeugt wird, ändert sich der Zählwert des Ein-Bit-Zäh lers 2a von "0" auf "1", was dazu führt, daß die Zählwerte der drei Bits "0, 0, 1" werden.

Wenn ein zweiter Taktimpuls CLK₁ darauffolgend erzeugt wird, ändert sich der Zählwert des Ein-Bit-Zählers 2a von "1" auf "0", und ein Übertragssignal wird gleichzeitig erzeugt, um dem Übertragssignal-Eingangsanschluß C_i des darauffolgenden Ein-Bit-Zählers 2b zugeführt zu werden. Folglich ändert sich der Zählwert des Ein-Bit-Zählers 2b von "0" auf "1", was hin sichtlich des Zählwertes der drei Bits zu "0, 1, 0" führt.

Wenn darauffolgend ein dritter Taktimpuls CLK₁ erzeugt wird, ändert sich der Zählwert des Ein-Bit-Zählers 2a auf "1". In diesem Fall wird kein Übertragssignal erzeugt und folglich bleibt der Zählwert des Ein-Bit-Zählers 2b auf "1", was hin sichtlich des Zählwerts der drei Bits zu "0, 1, 1" führt. Wenn ein vierter Taktimpuls CLK₁ erzeugt wird verändert sich der Zählwert des Ein-Bit-Zählers 2a auf "0" und ein Über tragssignal wird erzeugt. Das Übertragssignal wird dem Über tragssignal-Eingangsanschluß C_i des Ein-Bit-Zählers 2b zu geführt, so daß der Zählwert des Ein-Bit-Zählers 2b von "1" auf "0" übergeht. Zu diesem Zeitpunkt erzeugt der Ein-Bit- Zähler 2b ein Übertragssignal, das dem ersten Eingangsan schluß der UND-Schaltung zugeführt bzw. eingegeben wird. Da der zweite Eingangsanschluß der UND-Schaltung 4 mit dem Ein gabe/Abschalt-Signal von "1" durch das Register 3 beauf schlagt ist, ist die Logikfunktion bzw. die Auswertung durch die UND-Schaltung 4 wahr. Als ein Ergebnis gibt die UND- Schaltung 4 ein Übertragssignal ab, das dem Übertragssignal- Eingangsanschluß C_i des darauffolgenden Ein-Bit-Zählers 2c zugeführt wird.

Folglich verändert sich der Zählwert des Ein-Bit-Zählers 2c von "0" auf "1", was für die Zählwerte der drei Bits zu "1, 0, 0" führt. Danach führen die Ein-Bit-Zähler ihre Aufwärts- Zählfunktionen auf die vorstehend erläuterte Weise jedesmal durch, wenn ein Taktimpuls erzeugt wird, wodurch die Zähl werte der drei Bits in der Reihenfolge "0, 0, 0", "0, 0, 1", "0, 1, 0", "0, 1, 1", "1, 0, 0", "1, 0, 1", "1, 1, 0" und "1, 1, 1" erzeugt werden bzw. sich verändern. Somit werden Werte im Bereich zwischen 0 und 7 aufwärts gezählt.

Nachdem alle Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a "1" wurden, verändert sich, wenn ein darauffolgender Taktimpuls erzeugt bzw. angelegt wird, der Zählwert des Ein-Bit-Zählers 2a von "1" auf "0" und ein Übertragssignal wird erzeugt. Folglich verändert sich der Zählwert des Ein-Bit-Zählers 2b von "1" auf "0". Zu diesem Zeitpunkt erzeugt der Ein-Bit-Zäh ler 2b ein Übertragssignal, um so den Zählwert des Ein-Bit- Zählers 2c von "1" auf "0" zu verändern, was zu der Rückfüh rung der Zählwerte der drei Bits auf "0, 0, 0", d. h., auf die Anfangswerte führt. Der Zähler 15 wiederholt diesen Aufwärts zählvorgang, wodurch wiederholt die Werte im Bereich zwischen 0 und 7 aufwärts gezählt werden.

In dem Fall, in dem der Bereich der wiederholt zu zählenden Zählwerte auf den Bereich zwischen 4 und 7 eingestellt ist, werden die Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a jeweils auf "1", "0" und "0" durch die Zentraleinheit CPU 5 einge stellt und die Zentraleinheit CPU 5 führt dem Register 3 ein in dem Register 3 zu speicherndes Eingabe/Abschalt-Datum von "0" zu. In diesem Fall wird dem zweiten Eingangsanschluß des UND-Gatters bzw. der UND-Schaltung 4 ein Eingabe/Abschalt-Si gnal "0" zugeführt, und folglich ist die Logikfunktion der UND-Schaltung 4 nicht wahr. Als Ergebnis wird ein von dem Ein-Bit-Zähler 2b ausgegebenes Übertragssignal nicht dem Ein- Bit-Zähler 2c zugeführt. Daher stoppt der Ein-Bit-Zähler 2c seinen Zählvorgang und folglich verändert sich der Zählwert des Ein-Bit-Zählers 2c nicht, sondern bleibt auf "1".

Die Ein-Bit-Zähler 2a und 2b führen die vorstehend genannten Zählvorgänge aus, um so die Zählwerte der Ein-Bit-Zähler 2b und 2a zu ändern. Folglich verändern sich die Zählwerte der drei Bits in der Reihenfolge "1, 0, 0", "1, 0, 1", "1, 1, 0" und "1, 1, 1". Wenn ein Taktsignal bzw. Taktimpuls CLK₁ er zeugt wird, nachdem beide Zählwerte der Ein-Bit-Zähler 2b und 2a "1" werden, verändern sich die Zählwerte der Ein-Bit-Zäh ler 2b und 2a auf die wie vorstehend beschriebene Weise zu "0", wodurch die Zählwerte der zwei Bits auf "0, 0" zurückge führt werden, nämlich indem die Zählwerte der drei Bits auf "1, 0, 0" zurückgeführt werden. Der Zähler 15 wiederholt die sen Aufwärtszählvorgang, um so wiederholt die Werte im Be reich zwischen 4 und 7 zu zählen. Somit ist der Bereich der zu zählenden Zählwerte verringert.

In dem Fall, in dem der Bereich der Zählwerte zwischen 0 und 3 eingestellt ist, werden auch die Zählwerte der Ein-Bit-Zäh ler 2a, 2b und 2c seitens der Zentraleinheit CPU 5 mit "0" initialisiert und ein Eingabe/Abschalt-Datum von "0" durch die CPU 5 in dem Register 3 gespeichert. In diesem Fall wird dem Ein-Bit-Zähler 2c kein Übertragssignal zugeführt, und folglich stoppt der Ein-Bit-Zähler 2c seinen Zählvorgang. Als ein Ergebnis verändert sich der Zählwert des Ein-Bit-Zählers 2c nicht, sondern bleibt auf "0", und die Zählwerte der Ein- Bit-Zähler 2b und 2a verändern sich, um die Zählwerte der drei Bit in der Reihenfolge "0, 0, 0", "0, 0, 1", "0, 1, 0" und "0, 1, 1" zu ändern. Folglich werden die Werte im Bereich zwischen 0 und 3 wiederholt aufwärts gezählt. Auch auf diese Weise kann der Bereich von wiederholt zu zählenden Werten verringert werden.

Eine derartige Änderung des Bereiches von Zählwerten kann durch Bereitstellung eines einzelnen Satzes bzw. eines Exem plars der UND-Schaltung bzw. des UND-Gatters 4 sowie des Re gisters 3 erreicht werden. Demzufolge besteht kein Bedürfnis, eine hohe Anzahl von Umladeregistern entsprechend der Anzahl von Ein-Bit-Zählern wie bei dem herkömmlichen Zähler vorzuse hen. Folglich kann die herkömmlicherweise durch die Umladere gister belegte Chipfläche beseitigt werden.

Zudem besteht kein Bedürfnis zur Initialisierung des Zählwer tes jedes der Ein-Bit-Zählers durch die Zentraleinheit CPU jedesmal dann, wenn der Zählwert überläuft, und folglich kann ein Anstieg der Belastung der Zentraleinheit CPU 5 verhindert werden.

Ausführungsbeispiel 2

Fig. 3 zeigt ein Blockschaltbild zur Veranschaulichung der Schaltungsanordnung einer Zählervorrichtung gemäß dem zweiten Ausführungsbeispiel der Erfindung.

Ein von dem Übertragssignal-Ausgangsanschluß C_o eines Ein- Bit-Zählers 2a ausgegebenes Übertragssignal wird einem ersten Eingangsanschluß einer UND-Schaltung 4 zugeführt. Ein von der UND-Schaltung 4 ausgegebenes Übertragssignal wird als deren Ausgangssignal dem Übertragssignal-Eingangsanschluß C_i eines Ein-Bit-Zählers 2b zugeführt. Ein von dem Übertragssignal- Ausgangsanschluß C_o des Ein-Bit-Zählers 2b ausgegebenes Über tragssignal wird dem Übertragssignal-Eingangsanschluß C₁ ei nes Ein-Bit-Zählers 2c zugeführt. Die übrige Schaltungsan ordnung ist der des in Fig. 1 dargestellten Zählers ähnlich und folglich sind gleiche Bezugszeichen verwendet, um ähnli che Elemente zu bezeichnen.

Der Zähler mit der vorstehend genannten Schaltungsanordnung arbeitet wie folgt:
Wenn ein Eingabe/Abschalt-Datum von "1" in dem Register 3 ge speichert ist, wird dem zweiten Eingangsanschluß der UND- Schaltung 4 ein Eingabe/Abschalt-Signal von "1" zugeführt. Wenn die Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a durch die Zentraleinheit CPU 5 mit "0" initialisiert werden, werden die Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a jeweils "0". Wenn ein erster Taktimpuls CLK1 erzeugt wird, ändert sich der Zählwert des Ein-Bit-Zählers 2a von "0" auf "1", was hin sichtlich der Zählwerte der drei Bits zu "0, 0, 1" führt. Wenn ein zweiter Taktimpuls CLK1 erzeugt wird, verändert sich der Zählwert des Ein-Bit-Zählers 2a von "1" auf "0" und ein Übertragssignal wird gleichzeitig erzeugt, um dem ersten Ein gangsanschluß der UND-Schaltung bzw. des UND-Gatters 4 zuge führt zu werden. Folglich ist die Logikfunktion der UND- Schaltung 4 wahr und ein von der UND-Schaltung 4 abgegebenes Übertragssignal als deren Ausgangssignal wird dem Übertrags signal-Eingangsanschluß C_i des Ein-Bit-Zählers 2b zugeführt. Folglich ändert sich der Zählwert des Ein-Bit-Zählers 2b von "0" auf "1", was hinsichtlich der Zählwerte der drei Bits zu "0, 1, 0" führt.

Dann kann ein von dem Ein-Bit-Zähler 2a ausgegebenes Über tragssignal dem Ein-Bit-Zähler 2b zugeführt werden, und ein von dem Ein-Bit-Zähler 2b abgegebenes Übertragssignal kann dem Ein-Bit-Zähler 2c zugeführt werden, wodurch die Zählwerte der Ein-Bit-Zähler 2a, 2b und 2c geändert werden. Wenn ein Eingabe/Abschalt-Datum von "1" in dem Register 3 gespeichert ist, führt dieser Zähler daher den Aufwärtszählvorgang auf die gleiche Weise wie in dem Fall aus, in dem das Register 3 gemäß Fig. 1 das Eingabe/Abschalt-Datum von "1" speichert. Als Ergebnis ändern sich die Zählwerte der drei Bits in der Reihenfolge "0, 0, 0", "0, 0, 1", "0, 1, 0", "0, 1, 1", "1, 0, 0", "1, 0, 1", "1, 1, 0" und "1, 1, 1". Somit werden die Werte im Bereich zwischen 0 und 7 gezählt.

In dem Fall, in dem der Bereich der wiederholt zu zählenden Zählwerte auf den Bereich zwischen 0 und 1 eingestellt ist, werden die Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a jeweils mit "0" initialisiert. Als ein Ergebnis werden die Zählwerte der drei Bits "0, 0, 0". Wenn ein Eingabe/Abschalt-Datum von "0" in dem Register 3 gespeichert ist, wird dem zweiten Ein gangsanschluß der UND-Schaltung 4 ein Eingabe/Abschalt-Signal von "0" zugeführt. In diesem Fall ist die Logikfunktion der UND-Schaltung 4 nicht wahr, und folglich wird ein von dem Ein-Bit-Zähler 2a ausgegebenes Übertragssignal nicht dem dar auffolgenden Ein-Bit-Zähler 2b zugeführt. Demzufolge werden die Zählvorgänge der Ein-Bit-Zähler 2c und 2b angehalten. An ders ausgedrückt verändern sich die Zählwerte der Ein-Bit- Zähler 2c und 2b nicht, sondern bleiben auf "0", und folglich ändern sich die Zählwerte der drei Bits in der Reihenfolge "0, 0, 0" und "0, 0, 1". Somit werden die Werte in dem Be reich zwischen 0 und 1 wiederholt gezählt. Auf diese Weise wird der Bereich der Zählwerte extrem minimiert bzw. einge schränkt.

Ausführungsbeispiel 3

Fig. 4 ist ein Blockschaltbild zur Darstellung der Konfi guration einer Zählervorrichtung gemäß dem dritten Ausfüh rungsbeispiel der Erfindung.

Ein Borgübertragssignal, das an dem Borgübertragssignal-Aus gangsanschluß B_o eines Ein-Bit-Zählers 2a ausgegeben wird, wird dem Borgübertragssignal-Eingangsanschluß B_i eines Ein- Bit-Zählers 2b zugeführt. Ein von bzw. an dem Borgübertrags signal-Ausgangsanschluß B_o des Ein-Bit-Zählers 2b ausgegebe nes Borgübertragssignal wird einem ersten Eingangsanschluß einer UND-Schaltung 4 zugeführt. Ein durch die UND-Schaltung 4 als deren Ausgangssignal abgegebenes Borgübertragssignal wird dem Borgübertragssignal-Eingangsanschluß B_i eines Ein- Bit-Zählers 2c zugeführt. Die übrige Schaltungsanordnung ist der des in Fig. 1 dargestellten Zählers ähnlich, und ähnliche Bezugszeichen werden zur Bezeichnung ähnlicher bzw. gleicher Bauelemente verwendet. Dieser Zähler führt einen Abwärtszähl vorgang unter Verwendung eines Borgübertragssignals aus, was ein Unterschied zu dem in Fig. 1 dargestellten Zähler ist, der ein Übertragssignal verwendet.

Der Zähler mit der vorstehend genannten Konfiguration arbei tet wie folgt:
Wenn dem Register 3 von der Zentraleinheit CPU 5 ein Ein gabe/Abschalt-Datum von "1" über den Systembus 1 zur Spei cherung in dem Register 3 zugeführt wird, wird ein von dem Eingabe/Abschalt-Datum erhaltenes Eingabe/Abschalt-Signal von "1" an dem Ausgangsanschluß Q und des Registers 3 abgegeben, um dem zweiten Eingangsanschluß der UND-Schaltung 4 zugeführt zu werden. Wenn die Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a durch die Zentraleinheit CPU 5 mit "1" initialisiert wer den, werden die Zählwerte der drei Bits "1, 1, 1". Wenn ein erster Taktimpuls CLK₁ dann erzeugt bzw. angelegt wird, än dert sich der Zählwert des Ein-Bit-Zählers 2a von "1" auf "0", was hinsichtlich der Zählwerte der drei Bits zu dem Er gebnis "1, 1, 0" führt.

Wenn darauffolgend ein zweiter Taktimpuls CLK₁ angelegt wird, ändert sich der Zählwert des Ein-Bit-Zählers 2a von "0" auf "1", und simultan dazu wird ein Borgübertragssignal erzeugt, um dem Borgübertragssignal-Eingangsanschluß B_i des darauffol genden Ein-Bit-Zählers 2b zugeführt zu werden. Folglich än dert der Zählwert des Ein-Bit-Zählers 2b sich von "1" auf "0", was hinsichtlich der Zählwerte der drei Bits zu dem Er gebnis "1, 0, 1" führt. Wenn darauffolgend ein dritter Tak timpuls CLK₁ angelegt wird ändert sich der Zählwert des Ein- Bit-Zählers 2a auf "0". Zu diesem Zeitpunkt wird kein Borg übertragssignal erzeugt, und folglich bleibt der Zählwert des Ein-Bit-Zählers 2b auf "0", was hinsichtlich der Zählwerte der drei Bits zu dem Ergebnis "1, 0, 0" führt.

Wenn danach ein vierter Taktimpuls CLK₁ angelegt wird, ändert sich der Zählwert des Ein-Bit-Zählers 2a von "0" auf "1" und ein Borgübertragssignal wird erzeugt. Das Borgübertragssignal wird dem Borgübertragssignal-Eingangsanschluß B_i des Ein-Bit- Zählers 2b zugeführt, um so den Zählwert des Ein-Bit-Zählers 2b von "0" auf "1" zu ändern. Zu diesem Zeitpunkt erzeugt der Ein-Bit-Zähler 2b ein dem ersten Eingangsanschluß der UND- Schaltung 4 zuzuführendes Borgübertragssignal. An dem zweiten Eingangsanschluß der UND-Schaltung 4 liegt das Eingabe/Ab schalt-Signal von "1" durch das Register 3 an, und folglich ist die Logikfunktion der UND-Schaltung 4 erfüllt bzw. wahr. Daher gibt die UND-Schaltung 4 ein dem Borgübertragssignal- Eingangsanschluß B_i des darauffolgenden Ein-Bit-Zählers 2c zuzuführendes Borgübertragssignal ab.

Folglich verändert sich der Wert des Ein-Bit-Zählers 2c von "1" auf "0", was hinsichtlich der Zählwerte der drei Bits zu dem Ergebnis von "0, 1, 1" führt. Danach führen die Ein-Bit- Zähler die Abwärtszählvorgänge auf die vorstehend beschrie bene Weise durch, und zwar jedesmal, wenn ein Taktimpuls an gelegt wird, wodurch die Zählwerte der drei Bits in der Rei henfolge "1, 1, 1", "1, 1, 0", "1, 0, 1", "1, 0, 0", "0, 1, 1", "0, 1, 0", "0, 0, 1" und "0, 0, 0" geändert werden. Folg lich werden die Werte im Bereich zwischen 7 und 0 abwärts ge zählt.

Nachdem alle Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a "0" werden, ändert sich, wenn ein darauffolgender Taktimpuls er zeugt wird, der Zählwert des Ein-Bit-Zählers 2a von "0" auf "1". Ein Borgübertragssignal wird gleichzeitig erzeugt, wo durch der Zählwert des Ein-Bit-Zählers 2b von "0" auf "1" wechselt. Als ein Ergebnis, erzeugt der Ein-Bit-Zähler 2b ein Borgübertragssignal, wodurch der Zählwert des Ein-Bit-Zählers 2c sich von "0" auf "1" ändert, was zur Rückführung der Zähl werte der drei Bits auf "1, 1, 1", d. h. auf die Anfangswerte führt. Der Zähler wiederholt diesen Abwärtszählvorgang, wo durch die Werte im Bereich zwischen 7 und 0 wiederholt ab wärts gezählt werden.

In dem Fall, in dem der Bereich der wiederholt zu zählenden Zählwerte auf zwischen 7 und 4 eingestellt ist, werden die Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a jeweils durch die Zentraleinheit CPU 5 auf "1", "1" und "1" eingestellt, und ein Eingabe/Abschalt-Datum von "0" wird von der Zentralein heit CPU 5 in dem Register 3 gespeichert. In diesem Fall wird dem zweiten Eingangsanschluß der UND-Schaltung 4 ein Einga be/Abschalt-Signal von "0" zugeführt, und folglich ist die Logikfunktion der UND-Schaltung 4 nicht erfüllt bzw. nicht wahr. Als ein Ergebnis wird ein von dem Ein-Bit-Zähler 2b ausgegebenes Borgübertragssignal dem Ein-Bit-Zähler 2c nicht zugeführt, und folglich stoppt der Ein-Bit-Zähler 2c seinen Zählvorgang und der Zählwert des Ein-Bit-Zählers 2c verändert sich nicht, sondern bleibt auf "1". Die Ein-Bit-Zähler 2a und 2b führen ihre Abwärtszählvorgänge auf die gleiche Weise wie vorstehend beschrieben durch, wodurch die Zählwerte der Ein- Bit-Zähler 2b und 2a verändert werden. Als ein Ergebnis ver ändern sich die Zählwerte der drei Bits in der Reihenfolge "1, 1, 1", "1, 1, 0", "1, 0, 1" und "1, 0, 0". Wenn ein Takt impuls CLK₁ erzeugt wird, nachdem beide Zählwerte der Ein- Bit-Zähler 2a und 2b "0" wurden, verändern sich die Zählwerte der Ein-Bit-Zähler 2b und 2a auf die vorstehend beschriebene Weise auf "1", wodurch die Zählwerte der zwei Bits auf "1, 1" zurückgeführt werden, d. h., die Zählwerte der drei Bits auf "1, 1, 1" zurückgeführt werden. Der Zähler wiederholt diesen Abwärtszählvorgang, wodurch wiederholt die Werte in dem Be reich zwischen 7 und 4 abwärts gezählt werden. Folglich ist der Bereich wiederholt zu zählender Zählwerte vermindert.

In dem Fall, in dem der Bereich wiederholt zu zählender Zähl werte auf zwischen 3 und 0 eingestellt ist, werden die Zähl werte der Ein-Bit-Zähler 2c, 2b und 2a jeweils mit "0", "1" und "1" initialisiert, und ein Eingabe/Abschalt-Datum von "0" wird durch die Zentraleinheit CPU 5 in dem Register 3 ge speichert. In diesem Fall unterbricht bzw. stoppt der Ein- Bit-Zähler 2c seinen Zählvorgang und der Zählwert des Ein- Bit-Zählers 2c verändert sich nicht, sondern bleibt "0". Die Zählwerte für die Ein-Bit-Zähler 2b und 2a verändern sich, wodurch die Zählwerte der drei Bits in der Reihenfolge "0, 1, 1", "0, 1, 0", "0, 0, 1" und "0, 0, 0" durchlaufen werden. Folglich wird ein Abwärtszählvorgang der Werte in dem Bereich zwischen 3 und 0 wiederholt. Ebenso wird auf diese Weise der Bereich wiederholt zu zählender Zählwerte verkleinert. Eine derartige Änderung des Bereiches von Zählwerten kann durch Bereitstellen eines einzelnen Satzes bzw. einzigen Exemplars des UND-Gatters 4 nebst dem Register 3 erreicht werden. Dem zufolge besteht kein Bedürfnis, eine den Ein-Bit-Zählern entsprechende große Anzahl von Umladeregistern vorzusehen, wie bei dem herkömmlichen Zähler, und folglich ist die Chip fläche, die herkömmlicherweise durch die Umladeregister be legt ist, beseitigbar bzw. für andere Zwecke nutzbar.

Zudem besteht kein Bedürfnis zur Initialisierung des Zählwer tes jedes der Ein-Bit-Zähler durch die Zentraleinheit CPU je desmal dann, wenn der Zählwert unterschritten wird, und folg lich kann ein Anstieg der Belastung bzw. Beanspruchung der Zentraleinheit CPU 5 verhindert werden.

Ausführungsbeispiel 4

Fig. 5 ist ein Blockschaltbild, das die Konfiguration einer Zählervorrichtung gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung darstellt.

Ein Borgübertragssignal, das an dem Borgübertragssignal-Aus gangsanschluß B_o eines Ein-Bit-Zählers 2a abgegeben wird, wird einem ersten Eingangsanschluß einer UND-Schaltung bzw. eines UND-Gatters 4 zugeführt. Ein von der UND-Schaltung 4 als deren Ausgangssignal abgegebenes Borgübertragssignal wird dem Borgübertragssignal-Eingangsanschluß B_i eines Ein-Bit- Zählers 2b zugeführt. Ein von dem Borgübertragssignal-Aus gangsanschluß B_o des Ein-Bit-Zählers 2b ausgegebenes Borg übertragssignal wird dem Borgübertragssignal-Eingangsanschluß B_i eines Ein-Bit-Zählers 2c zugeführt. Die übrige Schaltungs anordnung ist der des in Fig. 4 dargestellten Zählers ähnlich bzw. gleich, und gleiche Bezugszeichen sind zur Bezugnahme auf ähnliche Schaltungselemente bzw. Bauteile verwendet.

Der Zähler mit der vorstehend genannten Schaltungsanordnung arbeitet wie folgt:
Wenn ein Eingabe/Abschalt-Datum von "1" in dem Register 3 ge speichert ist bzw. wird, wird dem zweiten Eingangsanschluß der UND-Schaltung 4 ein Eingabe/Abschalt-Signal von "1" zuge führt. Nachdem die Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a durch die Zentraleinheit CPU 5 mit "1" initialisiert wurden, verändert sich der Zählwert des Ein-Bit-Zählers 2a von "1" auf "0", wenn ein erster Taktimpuls CLK₁ angelegt wird, was zu Zählwerten für die drei Bits von "1, 1, 0" führt. Wenn ein zweiter Taktimpuls CLK₁ erzeugt wird, wechselt der Zählwert des Ein-Bit-Zählers 2a von "0" auf "1", und ein Borgüber tragssignal wird gleichzeitig erzeugt, um dem ersten Ein gangsanschluß der UND-Schaltung 4 zugeführt zu werden. Als ein Ergebnis ist die Logikfunktion der UND-Schaltung 4 wahr, und folglich wird ein von der UND-Schaltung 4 als deren Aus gangssignal abgegebenes Borgübertragssignal dem Borgüber tragssignal-Eingangsanschluß B_i des Ein-Bit-Zählers 2b zuge führt. Folglich verändert sich der Zählwert-des Ein-Bit-Zäh lers 2b von "1" auf "0", wodurch die Zählwerte der drei Bits auf "1, 0, 1" wechseln.

Dann kann ein von dem Ein-Bit-Zähler 2a ausgegebenes Borg übertragssignal dem Ein-Bit-Zähler 2b zugeführt werden, und ein von dem Ein-Bit-Zähler 2b abgegebenes Borgübertragssignal kann dem Ein-Bit-Zähler 2c zugeführt werden, wodurch die Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a geändert werden. Wenn daher ein Eingabe/Abschalt-Datum von "1" in dem Register 3 gespeichert ist, führt dieser Zähler den Abwärtszählvorgang auf die gleiche Weise wie im Fall durch, in dem das Einga be/Abschalt-Datum von "1" in dem Register 3 gespeichert ist, wie er in Zusammenhang mit dem in Fig. 4 wiedergegebenen Zäh ler beschrieben wurde. Folglich verändern sich bzw. wechseln die Zählwerte der drei Bits in der Reihenfolge "1, 1, 1", "1, 1, 0", "1, 0, 1", "1, 0, 0", "0, 1, 1", "0, 1, 0", "0, 0, 1" und "0, 0, 0". Somit werden die Werte in dem Bereich zwischen 7 und 0 abwärts gezählt.

In dem Fall, in dem der Bereich der wiederholt zu zählenden Zählwerte auf zwischen 7 und 6 eingestellt wird, werden die Zählwerte der Ein-Bit-Zähler 2c, 2b und 2a mit "1" initiali siert und ein Eingabe/Abschalt-Datum von "0" wird in dem Re gister 3 gespeichert. Als ein Ergebnis wird dem zweiten Ein gangsanschluß der UND-Schaltung 4 ein Eingabe/Abschalt-Signal von "0" zugeführt. In diesem Fall ist die Logikfunktion der UND-Schaltung 4 nicht erfüllt und folglich wird ein von dem Ein-Bit-Zähler 2a erzeugtes Borgübertragssignal nicht dem darauffolgenden Ein-Bit-Zähler 2b zugeführt, und ein von dem Ein-Bit-Zähler 2b ausgegebenes Borgübertragssignal wird nicht dem darauffolgenden Ein-Bit-Zähler 2c zugeführt. Daher führen die Ein-Bit-Zähler 2c und 2b ihren Zählvorgang bzw. ihre Zählfunktion nicht aus. Anders ausgedrückt, ändern sich die Zählwerte der Ein-Bit-Zähler 2c und 2b nicht, sondern bleiben auf "1". Die Zählwerte der drei Bits ändern sich in der Rei henfolge "1, 1, 1" und "1, 1, 0". Somit werden die Werte in dem Bereich zwischen 7 und 6 wiederholt gezählt. Auf diese Weise ist der Bereich wiederholt zu zählender Zählwerte ex trem minimiert bzw. verkleinert bzw. eingeschränkt.

Fig. 6 ist ein Blockschaltbild zur Darstellung der Konfigu ration eines System, bei dem die Zählervorrichtung dieser Er findung bei einem Direktspeicherzugriffssystem DMA ("Direct Memory Access") eingesetzt ist.

Eine Zentraleinheit CPU 5, eine MAC-Einrichtung (Multiplika tions- und Akkumulationseinrichtung) 8, eine den Zähler 15 gemäß dem ersten Ausführungsbeispiel enthaltende DMA-Ein richtung 9 und ein Speicher 10 sind mittels eines Systembusses bzw. einer Systemsammelleitung 1 verbunden. Ein Vorgangsab schlußsignal 11, das von der MAC-Einrichtung 8 ausgegeben wird, wird der DMA-Einrichtung 9 zugeführt. Die DMA-Ein richtung 9 transferiert bzw. überträgt Daten nicht durch die Zentraleinheit CPU 5, sondern direkt auf der Grundlage eines Übertragungs-Byte-Zählwertes, der durch die Zentraleinheit CPU 5 gesetzt ist bzw. wird sowie von Adressen in dem Spei cher 10, in die und aus denen Daten transferiert bzw. über tragen werden. Wenn daher die MAC-Einrichtung 8 ihre Funktion ausführt und die DMA-Einrichtung 9 das Vorgangsabschlußsignal 11 in diesem System empfängt, schreibt die DMA-Einrichtung 9 das erhaltene Vorgangs-Datum in den Speicher 10. Die DMA-Ein richtung 9 verwendet den Zählwert des darin eingebauten Zäh lers 15 als die Adresse eines in dem Speicher 10 gespeicher ten Vorgangsdatum bzw. Funktions-Datums, so daß das jeweils letzte bzw. aktuellste Vorgangsdatum der MAC-Einrichtung 8 sukzessiv über das älteste Vorgangsdatum überschrieben werden kann.

Wenn der erfindungsgemäße Zähler bei einer DMA verwendet wird, kann die DMA bemerkenswert kompakt gestaltet werden, da der Zähler sehr klein ist. Als ein Ergebnis kann das gesamte System sehr kompakt werden. Zudem besteht kein Bedürfnis, je den Ein-Bit-Zähler mit einem Anfangswert umzuladen bzw. auf einen Anfangswert zu setzen, jedesmal wenn der Zählwert über schritten/unterschritten wird, wenn der Bereich wiederholt zu zählender Werte verändert wird. Daher kann ein Anstieg der Belastung der Zentraleinheit CPU 5 in dem System verhindert werden.

Bei den vorstehend genannten Ausführungsbeispielen sind drei Ein-Bit-Zähler verwendet, jedoch ist diese Anzahl von Ein- Bit-Zählern lediglich ein Beispiel und schränkt die Erfindung keineswegs ein. Auch in dem Fall, in dem eine Vielzahl von Ein-Bit-Zählern verwendet wird, können die Anordnung bzw. Stelle der UND-Schaltung zur Eingabe/Abschaltung eines Über tragssignals oder eines Borgübertragssignals geeignet be stimmt werden und ist nicht auf die in jedem der vorstehend beschriebenen Ausführungsbeispiele gezeigte beschränkt.

Ferner kann gemäß der Darstellung in Fig. 7 bis 9 die UND- Schaltung bzw. das UND-Gatter durch ein Transfergatter oder einen analogen Schalter ersetzt werden und das Register kann durch einen Speicher ersetzt werden. Fig. 7 zeigt die Schal tungsanordnung eines Zählers, bei dem die UND-Schaltung 4 des ersten Ausführungsbeispiels durch ein Transfergatter 12 er setzt ist. Wie in Fig. 7 dargestellt, empfängt das Transfer gatter 12 ein Übertragssignal von dem Ein-Bit-Zähler 2b an seinem Dateneingangsanschluß und empfängt ebenfalls ein Ein gabe/Abschalt-Signal von dem Register 3 und ein invertiertes Signal desselben an seinen Steuerungseingangsanschlüssen. Entsprechend den Pegeln, d. h. "0" oder "1" des Eingabe/Ab schalt-Signals und des invertierten Signals wird ein Über tragssignal von dem Ein-Bit-Zähler 2b zu dem Ein-Bit-Zähler 2c zugeführt oder abgeschaltet.

Ebenfalls zeigt Fig. 8 die Konfiguration einer Zählervor richtung, bei der die UND-Schaltung 4 des ersten Ausfüh rungsbeispiels durch einen analogen Schalter 13 ersetzt ist. Wie in Fig. 8 gezeigt, besteht der analoge Schalter 13 aus einem Feldeffekttransistor FET. Der FET führt ein Übertrags signal des Ein-Bit-Zählers 2b dem Ein-Bit-Zähler 2c zu oder schaltet das Übertragssignal entsprechend dem Pegel, d. h. "0" oder "1" des Eingabe/Abschalt-Signals von dem Register 3 und einem invertierten Signal davon ab.

Fig. 9 zeigt die Konfiguration einer Zählervorrichtung, bei der das Register 3 des ersten Ausführungsbeispiels durch einen Speicher 14 ersetzt ist. Wie in Fig. 9 gezeigt, wird dem Eingangsanschluß D des Speichers 14 ein Eingabe/Abschalt- Datum durch die Zentraleinheit CPU 5 zugeführt, einem ADS- Eingangsanschluß A davon wird ein Signal ADS zur Spezifizie rung einer Adresse in dem Speicher zugeführt, und ein Ein gabe/Abschalt-Signal wird an dem Ausgangsanschluß Q davon an die UND-Schaltung 4 abgegeben.

Jede der in Fig. 7 bis 9 dargestellten Zählervorrichtungen kann dieselben Effekte und Wirkungen wie jene des ersten Ausführungsbeispiels bewirken. Zudem können die Zählervor richtungen des zweiten bis vierten Ausführungsbeispiels durch Verwendung eines Transfergatters, eines analogen Schalters oder eines Speichers auf die gleiche Weise modifiziert wer den, und die modifizierten Ausführungsbeispiele können die gleichen Effekte bewirken.

Ferner vorstehend ist eine Anwendung der vorliegenden Zähler vorrichtung bei einem Direktspeicherzugriffsystem bzw. bei einer DMA-Einrichtung beschrieben, jedoch ist diese Anwendung lediglich ein Beispiel und die Anwendung der Erfindung ist nicht auf das vorstehend genannte System beschränkt.

Wie vorstehend ausführlich in Einzelheiten beschrieben, wird mit dieser Erfindung eine Betriebsart zur wiederholten Zäh lung von Zählwerten in einem vorbestimmten Bit-Bereich bzw. Zählwertbereich angewiesen. Auf der Grundlage der angewiese nen Betriebsart wird ein Maskierungssignal erzeugt, um ein Übertragssignal oder ein Borgübertragssignal zu maskieren, das während eines Zählvorgangs erzeugt wird. Unter Verwendung des Maskierungssignals wird der Zählvorgang des Ein-Bit-Zäh lers bzw. der Ein-Bit-Zähler, die dem höheren Bit bzw. den höheren Bits als einem vorbestimmten Bit entsprechen, un terbrochen bzw. gestoppt. Wenn das Übertragssignal oder das Borgübertragssignal nicht maskiert ist bzw. wird, werden da her alle Ein-Bit-Zähler derart betrieben, um die Zählwerte in einem breiten Bereich wiederholt zu zählen. Wenn das Über tragssignal oder das Borgübertragssignal maskiert ist, wird der Zählvorgang des Ein-Bit-Zählers bzw. der Ein-Bit-Zähler, die einem höheren Bit bzw. höheren Bits als einen vorbestimm ten Bit entsprechen, gestoppt bzw. unterbunden, um so wieder holt Zählwerte in einem engeren bzw. eingeschränkten Bereich zu zählen.

Darüber hinaus umfaßt die Zählervorrichtung gemäß der Er findung eine Eingabe/Abschalt-Einrichtung zur Eingabe/Ab schaltung eines Übertragssignals oder eines Borgübertrags signals, das einem Ein-Bit-Zähler entsprechend einem höheren Bit als dem vorbestimmten Bit zuzuführen ist, sowie Einga be/Abschalt-Signal-Ausgabeeinrichtungen zur Ausgabe eines Si gnals zur Steuerung der Eingabe/Abschalt-Einrichtung. Durch Übertragung bzw. Weiterreichung bzw. Transfer des Übertrags signals oder des Borgübertragssignals durch die Eingabe/Ab schalt-Einrichtung werden alle der Ein-Bit-Zähler betrieben, um so den Bereich der wiederholt zu zählenden Zählwerte zu vergrößern. Durch Abschaltung des Übertragssignals (bzw. Borgübertragssignals) wird der Zählvorgang des Ein-Bit-Zäh lers bzw. der Ein-Bit-Zähler, der bzw. die einem höheren Bit bzw. höheren Bits als einem vorbestimmten Bit entsprechen, gestoppt bzw. unterbunden, um so den Bereich wiederholt zu zählender Zählwerte zu verringern. Demzufolge erfordert die Änderung des Bereichs wiederholt zu zählender Zählwerte keine den Ein-Bit-Zählern entsprechende große Anzahl von Um laderegistern, wie bei dem herkömmlichen Zähler, und folglich kann die herkömmlicherweise durch die Umladeregister belegte Chipfläche beseitigt bzw. eingespart werden. Wenn daher der erfindungsgemäße Zähler bei einem eine Zentraleinheit CPU enthaltenden System eingesetzt wird, kann das gesamte System merklich kompakter gestaltet werden und ein Anstieg der Bean spruchung bzw. Auslastung der Zentraleinheit CPU kann verhin dert werden.

Die Erfindung stellt eine Zählervorrichtung sowie ein die Zählervorrichtung verwendendes Direktspeicherzugriffssystem vor. Bei der Zählervorrichtung wird ein von einem vorbestimm ten Ein-Bit-Zähler 2b einer Vielzahl von Ein-Bit-Zählern 2a, 2b, 2c einem anderen Ein-Bit-Zähler 2c in der darauffolgenden Stufe zuzuführendes Übertrags-/Borgübertragssignal einem Ein gabe/Abschalt-Element wie beispielsweise einer UND-Schaltung 4 zugeführt. Dem Eingabe/Abschalt-Element 4 wird ebenfalls ein Steuerungssignal zur Steuerung der Eingabe/Abschaltung des Übertrags-/Borgübertragsignals zugeführt. Somit kann der Bereich zu zählender Werte verändert werden.

Claims

1. Zählervorrichtung zur wiederholten Zählung von Zählwerten in einem vorbestimmten Bitbereich, mit:
einer Vielzahl derart miteinander verbundener Ein-Bit- Zähler (2a, 2b, 2c), daß ein Übertrags-/Borgübertragssignal, das während eines Zählvorgangs erzeugt wird, von einem der Ein-Bit-Zähler (2a, 2b, 2c) einem anderen Ein-Bit-Zähler (2a, 2b, 2c) in einer darauffolgenden Stufe zugeführt wird;
einer Einrichtung (5) zur Zufuhr einer Anweisung zur wie derholten Zählung der Zählwerte in einem einem Teil der Ein- Bit-Zähler (2a, 2b, 2c) entsprechenden Bereich;
einer Einrichtung (3, 14) zur Ausgabe eines Maskierungs signals zur Maskierung des Übertrags-/Borgübertragsignals entsprechend der Anweisung; und
einer Einrichtung (4, 12, 13) zum Empfang des Übertrags-/Borg übertragsignals, das von einem vorbestimmten Ein-Bit- Zähler (2a, 2b, 2c) abgegeben wird, um einen Zählvorgang ei nes Ein-Bit-Zählers (2a, 2b, 2c) in einer darauffolgenden Stufe des vorbestimmten Ein-Bit-Zählers (2a, 2b, 2c) entspre chend dem Maskierungssignal zu unterbinden.

2. Zählervorrichtung zur wiederholten Zählung von Zählwerten in einem vorbestimmten Bit-Bereich, mit:
einer Vielzahl derart miteinander verbundener Ein-Bit- Zähler (2a, 2b, 2c), daß ein Übertrags-/Borgübertragssignal, das während eines Zählvorgangs erzeugt wird, von einem der Ein-Bit-Zähler (2a, 2b, 2c) einem anderen Ein-Bit-Zähler (2a, 2b, 2c) in einer darauffolgenden Stufe zugeführt wird;
einer Eingabe/Abschalt-Einrichtung (4, 12, 13), die zwi schen einen vorbestimmten Ein-Bit-Zähler (2a, 2b, 2c) und ei nen anderen Ein-Bit-Zähler (2a, 2b, 2c) in einer darauffol genden Stufe des vorbestimmten Ein-Bit-Zählers (2a, 2b, 2c) geschaltet ist, zur Eingabe/Abschaltung des Übertrags-/Borg übertragsignals, das dem Ein-Bit-Zähler (2a, 2b, 2c) in der darauffolgenden Stufe zuzuführen ist; und
einer Einrichtung (3, 14) zur Ausgabe eines Steuerungssi gnals an die Eingabe/Abschalt-Einrichtung (4, 12, 13).

3. Zählervorrichtung nach Anspruch 1 oder Anspruch 2, wobei jeder der Ein-Bit-Zähler (2a, 2b, 2c) ein Flip-Flop ist.

4. Zählervorrichtung nach Anspruch 1, wobei die Einrichtung (5) zur Zufuhr der Anweisung eine Zentraleinheit CPU ist.

5. Zählervorrichtung nach Anspruch 1, wobei die Einrichtung (3) zur Ausgabe des Maskierungssignals ein Register ist.

6. Zählervorrichtung nach Anspruch 1, wobei die Einrichtung (14) zur Ausgabe des Maskierungssignals ein Speicher ist.

7. Zählervorrichtung nach Anspruch 1, wobei die Einrichtung (4) zum Empfang des Übertrags-/Borgübertragsignals um den Zählvorgang zu unterbinden, eine UND-Schaltung ist.

8. Zählervorrichtung nach Anspruch 1, wobei die Einrichtung (12) zum Empfang des Übertrags-/Borgübertragsignals um den Zählvorgang zu unterbinden, ein Transfergatter ist.

9. Zählervorrichtung nach Anspruch 1, wobei die Einrichtung (13) zum Empfang des Übertrags-/Borgübertragsignals um den Zählvorgang zu unterbinden, ein analoger Schalter ist.

10. Zählervorrichtung nach Anspruch 2, wobei die Ein gabe/Abschalt-Einrichtung (4) eine UND-Schaltung ist.

11. Zählervorrichtung nach Anspruch 2, wobei die Ein gabe/Abschalt-Einrichtung (12) ein Transfergatter ist.

12. Zählervorrichtung nach Anspruch 2, wobei die Ein gabe/Abschalt-Einrichtung (13) ein analoger Schalter ist.

13. Zählervorrichtung nach Anspruch 2, wobei die Einrichtung (3) zur Ausgabe des Steuerungssignals ein Register ist.

14. Zählervorrichtung nach Anspruch 2, wobei die Einrichtung (14) zur Ausgabe des Steuerungssignals ein Speicher ist.

15. Direktspeicherzugriffssystem, bei dem ein Zugriff auf einen Speicher (10) direkt und nicht über eine Zentraleinheit CPU (5) erfolgt, mit:
einer Zählervorrichtung (15), die einen Zählwert als eine Adresse in dem Speicher (10) verwendet,
wobei die Zählervorrichtung (15) enthält:
eine Vielzahl derart miteinander verbundener Ein-Bit- Zähler (2a, 2b, 2c), daß ein Übertrags-/Borgübertragssignal, das während eines Zählvorgangs erzeugt wird, von einem der Ein-Bit-Zähler (2a, 2b, 2c) einem anderen Ein-Bit-Zähler (2a, 2b, 2c) in einer darauffolgenden Stufe zugeführt wird;
eine Einrichtung (5) zur Zufuhr einer Anweisung zur wiederholten Zählung der Zählwerte in einem einem Teil der Ein-Bit-Zähler (2a, 2b, 2c) entsprechenden Bereich;
eine Einrichtung (3, 14) zur Ausgabe eines Maskierungssignals zur Maskierung des Übertrags-/Borg übertragsignals entsprechend der Anweisung; und
eine Einrichtung (4, 12, 13) zum Empfang des Über trags-/Borgübertragsignals, das von einem vorbestimmten Ein- Bit-Zähler (2a, 2b, 2c) abgegeben wird, um einen Zählvorgang eines Ein-Bit-Zählers (2a, 2b, 2c) in einer darauffolgenden Stufe des vorbestimmten Ein-Bit-Zählers (2a, 2b, 2c) entspre chend dem Maskierungssignal zu unterbinden.