DE19623465C2 - Normalisierungsschaltung einer Gleitkommaberechnungsvorrichtung - Google Patents
Normalisierungsschaltung einer GleitkommaberechnungsvorrichtungInfo
- Publication number
- DE19623465C2 DE19623465C2 DE19623465A DE19623465A DE19623465C2 DE 19623465 C2 DE19623465 C2 DE 19623465C2 DE 19623465 A DE19623465 A DE 19623465A DE 19623465 A DE19623465 A DE 19623465A DE 19623465 C2 DE19623465 C2 DE 19623465C2
- Authority
- DE
- Germany
- Prior art keywords
- bit
- signal
- output signal
- circuit
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
- G06F5/012—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising in floating-point computations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Norma
lisierungsschaltung einer Gleitkomma- bzw. Gleitpunktbe
rechnungsvorrichtung.
Herkömmliche Normalisierungsschaltungen von Gleitkom
maberechnungsvorrichtungen enthalten Schaltungen, wie sie
in dem US-Patent Nr. 5,103,418 offenbart sind. Die in die
ser Referenz beschriebene Normalisierungsschaltung dient
dem Ermöglichen sowohl der Normalisierungsberechnung als
auch der Nichtnormalisierungsberechnung bei einer hohen
Geschwindigkeit in derselben Schaltung, welche die unten
dargestellte Struktur besitzt.
D.h. der Exponententeil (Binärwert) bei dem Berech
nungsergebnis in einer Arithmetikschaltung bezüglich der
vorausgehenden Stufe wird in einem Dekodierer dekodiert,
es wird eine ODER-Operation auf alle Bitzustände sowohl
des Ausgangs des Dekodierers als auch der Mantisse bei dem
Berechnungsergebnis zur Erzielung eines kombinierten Werts
davon angewandt, es wird die Bitposition einer führenden 1
des kombinierten Werts durch einen Detektor zum Erfassen
der führenden 1 erfaßt und der Mantissenteil des Berech
nungsergebnisses auf den höheren Wert eines Werts der er
faßten Bitposition verschoben.
Wie oben beschrieben besitzt die herkömmliche Technik
den Vorteil, daß sowohl die Normalisierungsberechnung als
auch die Nichtnormalisierungsberechnung bei einer hohen
Geschwindigkeit durchgeführt werden kann. Bei der Gleit
kommaberechnung, insbesondere wenn eine Subtraktion ent
halten ist, kann jedoch der Wert des als Berechnungsergeb
nisses erhaltenen Mantissenteils aus lauter Nullen beste
hen. In einem derartigen Fall muß der Wert des Exponenten
teils ebenfalls gleich null sein. Wenn hierin auf eine
"0-Funktion" verwiesen wird, liegt bei der oben dargestellten herkömmlichen
Technik, die Schwierigkeit des Fehlens der "0-Funktion"
vor.
Eine derartige Schaltung, welche in Fig. 43 darge
stellt ist, wird als Maßnahme zur Lösung der Schwierigkei
ten der obendargestellten herkömmlichen Normalisierungsschaltung für eine
oben beschriebene Gleitkommaberechnungsvorrichtung vorge
schlagen. Die Technik der in Fig. 43 dargestellten Schaltung
ist aus der GB 1 475 471 bekannt.
Entsprechend Fig. 43 bezeichnen die Bezugszeichen Ele
mente wie folgt. Bezugszeichen 101 bezeichnet eine Priori
tätskodierschaltung, Bezugszeichen 102 bezeichnet eine
Subtrahierschaltung, Bezugszeichen 103a, 103b bezeichnen
Multiplexerschaltungen (MUX-Schaltungen), Bezugszeichen
104 bezeichnet eine Dekodierschaltung, Bezugszeichen 105
bezeichnet eine Verschiebeschaltung, Bezugs Zeichen 106 be
zeichnet eine 0-Erfassungschaltung zum Erfassen von 0 in
dem Mantissenteil einschließlich ODER-Gatterschaltungen,
und Bezugszeichen 107 bezeichnet eine Schaltung zum Zwin
gen des Exponententeils auf null, die zum Aufnullsetzen
des Exponententeils geeignet ist und UND-Gatter Schaltun
gen enthält.
Entsprechend Fig. 43 bezeichnet Bezugszeichen A ein
Eingangssignal, welches einen Eingangswert des Exponenten
teils darstellt, Bezugszeichen B bezeichnet ein Eingangs
signal, welches einen Eingangswert des Mantissenteils dar
stellt, und Bezugszeichen c bezeichnet ein Signal, welches
einen Ausgangswert des Exponententeils darstellt. Bezugs
zeichen D bezeichnet ein Steuersignal, welches einen Wert
bereitstellt, der den Bewegungsbetrag (Verschiebungs
betrag) zur Normalisierung des Eingangssignals B des
Mantissenteils darstellt. Des weiteren bezeichnet E ein
Signal, welches einen Ausgangswert des Mantissenteils
darstellt.
Als nächstes werden Funktionen der jeweiligen Schal
tungsteile und der Betrieb der gesamten Schaltung bezüg
lich des Exponententeils (A, C) von 8 Bit, des Mantissen
teils (B, E) von 24 Bit und des Bewegungsbetrags (D) von
32 Bit beschrieben.
Die Prioritätskodierschaltung 101 ist eine Schaltung,
welche die Bitzustände des Eingangssignals B sequentiell
von dem höchstwertigen Bit wiedererlangt und in einem Bi
närwert B' eine Zahl darstellt, welche durch Subtrahieren
um 1 eines Zahlwerts der Position der führenden "1" er
langt wird, die von der Position des höchstwertigen Bits
gezählt wird. D.h. die Bitbreite des Ausgangssignals B'
beträgt {int(log2(n-1))+1}-Bit (wobei int eine ganze Zahl
darstellt), wenn das Eingangssignal B die Größe von n Bit
besitzt. Wenn das Eingangssignal B der Prioritätskodier
schaltung 101 die Größe von 24 Bit besitzt, beträgt die
Bitbreite des Ausgangssignals B' 5 Bit. Fig. 44 und 45
zeigen Wahrheitstabellen der Prioritätskodierschaltung
101, wenn das Eingangssignal die Größe von 24 Bit besitzt.
Es ist dabei festzustellen, daß der Wert des Ausgangssi
gnals B' jeder Bitposition in der Prioritätskodierschal
tung 101 gleich null ist, wenn der Wert des Eingangssi
gnals B jeder Bitposition gleich null ist.
Die Subtrahierschaltung 102 empfängt das Eingangssi
gnal A und das Ausgangssignal B' jeweils als die Eingangs
signale S und R und führt eine Subtraktion bezüglich der
Eingangssignale S und R durch. Das Subtraktionsergebnis
wird als Ausgangssignal (S-R) und als Übertragsausgangssi
gnal Fco (Fco beträgt 1, wenn S ≧ R gilt) ausgegeben.
Die MUX-Schaltungen 103a und 103b sind Schaltungen zum
Wählen ihrer Eingangssignale P und Q entsprechend dem Wert
des Steuersignals S, welches das Übertragsausgangssignal
Fco ist. D.h. wenn das Steuersignal S gleich "0" ist, wird
das Eingangssignal P als das Ausgangssignal G, D' gewählt,
und wenn das Steuersignal S gleich "1" ist, wird das Ein
gangssignal Q als das Ausgangssignal G, D' gewählt.
Die Dekodierschaltung 104 ist eine Schaltung zum Deko
dieren des Eingangssignals D', welches als Binärwert dar
gestellt wird. Fig. 46 bis 50 stellen deren Wahrheits
tabelle dar, wenn das Eingangssignal eine Länge von 5 Bit
besitzt.
Die Verschiebeschaltung 105 ist eine Schaltung zum
Verschieben des Eingangssignals B entsprechend dem Steuer
signal D. Deren Wahrheitstabelle ist in Fig. 51 bis 55
bezüglich des Falls dargestellt, bei welchem das Steuersi
gnal eine Länge von 32 Bit besitzt.
Die Schaltung 106 zum Erfassen des Mantissenteils 0
ist eine Schaltung zum Erfassen, daß der Mantissenteil
gleich "0" ist. D.h. deren Ausgangssignal H ist gleich "0",
wenn der Mantissenteil insgesamt gleich 0 ist, und das
Ausgangssignal H ist gleich "1", wenn der Mantissenteil
von 0 verschieden ist.
Die Schaltung 107 zum Zwingen des Exponententeils auf
null ist eine Schaltung, welche das Ausgangssignal C des
Exponententeils auf 0 zwingt, wenn das Ausgangssignal H
gleich 0 ist, d. h. wenn der Mantissenteil insgesamt gleich
0 ist.
Als nächstes wird die Schaltungsoperation beschrieben.
Es wird nun angenommen, daß das Exponententeileingangssi
gnal A und das Mantissenteil Eingangssignal B als A = 127
bzw. B = 0000 0001 0001 0001 0001 0001 gegeben sind.
- (1) Das Ausgangssignal B' der Prioritätskodierschal tung 101 wird als B' = 7 gegeben.
- (2) Das Ausgangssignal F und das Übertragsausgangssi
gnal Fco der Subtrahierschaltung 102 werden wie folgt ge
geben.
F = A-B' → 127-7 → 120
Fco = A ≧ B' → 127 ≧ 7 → 1 - (3) Das Ausgangssignal G der MUX-Schaltung 103a wird
wie folgt gefunden.
G = Fco ? F : 0 → 1 ? 120 : 0 → 120 - (4) Das Ausgangssignal H der Schaltung 106 zum Erfas sen des Matissenteils 0 wird ausgedrückt als H = |B → 1
- (5) Das Ausgangssignal C der Schaltung 107 zum Zwingen
des Exponententeils auf 0 wird wie folgt gegeben.
C = G & H → 120 & 1 → 120 - (6) Das Ausgangssignal D' der MUX-Schaltung 103b wird
wie folgt gegeben.
D' = Fco ? B' : A → 1 ? 7 : 127 → 7 - (7) Das Ausgangssignal D der Dekodierschaltung 104
wird wie folgt gegeben.
D = 0000 0000 0000 0000 0000 0000 1000 0000 - (8) Das Ausgangssignal E der Verschiebeschaltung 105
wird wie folgt gegeben.
E = 1000 1000 1000 1000 1000 0000
Wie oben dargestellt, wird die Normalisierungsberech
nung korrekt durchgeführt.
Als nächstes wird angenommen, daß A = 5 und B = 0000
0001 0001 0001 0001 0001 gilt.
- (1) Der Wert des Ausgangssignals B' der Prioritätsko dierschaltung 101 beträgt 7.
- (2) Die Werte des Ausgangssignals F und des Übertrags
ausgangssignals Fco der Subtrahierschaltung 102 werden wie
folgt gegeben.
F = A-B' → 5-7 → -2
Fco = A ≧ B' → 5 ≧ 7 → 0 - (3) Der Wert des Ausgangssignals G der MUX-Schaltung
103a wird wie folgt gegeben.
G = Fco ? F : 0 → 0 ? -2 : 0 → 0 - (4) Der Wert des Ausgangssignals H der Schaltung 106 zum Erfassen des Matissenteils 0 wird als H = |B → 1 ge funden.
- (5) Das Ausgangssignal C der Schaltung zum Zwingen des Exponententeils auf 0 wird als C = G & H → 0 & 1 → 0 gegeben.
- (6) Der Wert des Ausgangssignals D' der MUX-Schaltung
103b wird wie folgt gegeben.
D' = Fco ? B' : A → 0 ? 7 : 5 → 5 - (7) Der Wert des Ausgangssignals D der Dekodierschal
tung 104 wird wie folgt gegeben.
D = 0000 0000 0000 0000 0000 0000 0010 0000 - (8) Der Wert des Ausgangssignals E der Verschiebe
schaltung 105 wird folgt dargestellt.
E = 0010 0010 0010 0010 0010 0000
Wie oben beschrieben wird die Nichtnormalisierungsope
ration korrekt durchgeführt.
Des weiteren wird angenommen, daß A = 7, B = 0000 0001
0001 0001 0001 0001 gilt.
- (1) Das Ausgangssignal B' der Prioritätskodierschal tung 101 wird als B' = 7 gegeben.
- (2) Das Ausgangssignal F, das Übertragsausgangssignal
Fco der Subtrahierschaltung 102 werden wie folgt gefunden.
F = A-B' → 7-7 → 0
Fco A ≧ B' → 7 ≧ 7 → 1 - (3) Das Ausgangssignal G der MUX-Schaltung 103a wird
wie folgt gegeben.
G = Fco ? F : 0 → 1 ? 0 : 0 → 0 - (4) Das Ausgangssignal H der Schaltung 106 zum Erfas sen des Mantissenteils 0 wird als H = |B → 1 gefunden.
- (5) Das Ausgangssignal C der Schaltung 107 zum Zwingen
des Exponententeils auf 0 wird wie folgt gegeben.
C = G & H → 0 & 1 → 0 - (6) Das Ausgangssignal D' der MUX-Schaltung 103b wird
wie folgt gegeben.
D' = Fco ? B' : A → 1 ? 7 : 7 → 7 - (7) Das Ausgangssignal D der Dekodierschaltung 104
wird wie folgt gegeben.
D = 0000 0000 0000 0000 0000 0000 0010 0000 - (8) Das Ausgangssignal E der Verschiebeschaltung 105
wird wie folgt ausgedrückt.
E = 1000 1000 1000 1000 1000 0000
Wie oben beschrieben wird die Verarbeitung der Norma
lisierungsberechnung korrekt durchgeführt.
Des weiteren wird angenommen, daß A = 127, B = 0000
0000 0000 0000 0000 0000
- (1) Das Ausgangssignal der Prioritätskodierschaltung 101 wird als B' = 0 gegeben.
- (2) Das Ausgangssignal F, das Übertragsausgangssignal
Fco der Subtrahierschaltung 102 werden wie folgt gegeben.
F = A-B' → 127-0 → 127
Fco = A ≧ B' → 127 ≧ 0 → 1 - (3) Das Ausgangssignal G der MUX-Schaltung 103a wird
wie folgt gegeben.
G = Fco ? F : 0 → 1 ? 127 : 0 → 127 - (4) Das Ausgangssignal H der Schaltung 106 zum Erfas sen des Mantissenteils 0 wird als H = |B → 0 gefunden.
- (5) Das Ausgangssignal C der Schaltung 107 zum Zwingen
des Exponententeils auf 0 wird wie folgt gegeben.
C = G & H → 127 & 0 → 0 - (6) Das Ausgangssignal D' der MUX-Schaltung 103b wird
wie folgt ausgedrückt.
D' = Fco ? B' : A → 1 ? 0 : 127 → 0 - (7) Das Ausgangssignal D der Dekodierschaltung 104
wird wie folgt gegeben.
D = 0000 0000 0000 0000 0000 0000 0000 0001 - (8) Das Ausgangssignal E der Verschiebeschaltung 105
wird wie folgt gegeben.
E = 0000 0000 0000 0000 0000 0000
Auf diese Weise wird die "0-Funktion" bestimmt durch
geführt.
Wie oben veranschaulicht kann die in Fig. 43 vorge
stellte Normalisierungsschaltung die "0-Funktion" zusätz
lich zu der Normalisierungsberechnung und der Nichtnorma
lisierungsberechnung realisieren, wodurch die Schwierig
keiten der herkömmlichen Technik gelöst werden. Um den Ex
ponententeil zu 0 zu machen, wenn der Mantissenteil 0 be
trägt, benötigt jedoch die in Fig. 43 dargestellte Schal
tung die ODER-Schaltung 106 zum Erfassen, daß der Mantis
senteil gleich 0 ist. Wenn die Bitbreite des Eingangssi
gnals B groß ist, ruft ein derartiges Schema des Anwendens
der ODER-Operation auf alle Eingangssignalleitungen des
Mantissenteileingangssignals B ein Ansteigen des Schal
tungsumfangs hervor, was im Hinblick auf den Schaltungs
entwurf nicht gewünscht wird.
Des weiteren nimmt als Ergebnis des Ausführens der
ODER-Schaltung 106 die Normalisierungsschaltung von Fig.
43 die Struktur an, bei welcher Operationen hauptsächlich
auf dem Pfad des Eingangssignals B durchgeführt werden,
was eine größere Zeitdauer vor der Übertragung auf die
Normalisierungsschaltung gegenüber dem Eingangssignal A
erfordert. Daher nimmt der am meisten verzögerte Pfad oder
ein kritischer Pfad den Pfad von dem Eingangssignal B des
Mantissenteils zu der Prioritätskodierschaltung 101 →
Subtrahierschaltung 102 (Fco-Ausgang) → MUX-Schaltung
103b → Dekodierschaltung 104 → Steuersignal D → Ver
schiebeschaltung 105 → Mantissenteilausgangssignal E an,
welcher länger als der kritische Pfad bei der herkömmli
chen Technik ist.
Während des Aufweisens der "0-Funktion", woran es der
herkömmlichen Technik mangelt, besitzt wie oben beschrie
ben die in Fig. 43 vorgestellte Normalisierungsschaltung
die Schwierigkeit, daß sie nicht die hervorragende Charak
teristik des von der herkömmlichen Technik bereitgestell
ten Betriebs mit hoher Geschwindigkeit bereitstellen kann.
Insbesondere offenbart die GB 1 475 471 eine Normali
sierungsschaltung für eine Gleitkommaberechnungsschaltung,
bei welcher die Mantisse zuerst in einen Speicher geladen
wird, um sicherzustellen, daß die Mantisse nicht nur Nullen
aufweist. Wenn die Mantisse lediglich Nullen aufweist, ist
das gesamte Register einschließlich des Exponententeils zu
löschen, da der gesamte Wert des Operanden Null beträgt.
Eine Arithmetik-Logik-Einheit (ALE) für eine Mantisse weist
ALE-Elemente mit einem Ausgang von 4 Bit zur Darstellung
einer Hexadezimalzahl auf und ist mit einem Schiebekodierer
verbunden. Aus jeder Hexadezimalzahl der ALE-Elemente wird
durch eine UND-Verknüpfung ein Indikatorbit abgeleitet. Die
Indikatorbits werden dem Schiebekodierer übertragen, dessen
Aufgabe es ist, die Indikatorbits in eine Binärgröße umzu
wandeln. Die Binärgröße zeigt an, wie viele Hexadezimalzah
len verschoben werden müssen, um die normalisierte Zahl zu
erhalten. Der Schiebekodierer erzeugt darüber hinaus eine
Anzeige, wenn der Inhalt des zu untersuchenden Registers
den Wert Null aufweist.
Aus der DE-OS-39 31 545 ist ein Gleitkommaprozessor be
kannt, welcher eine Normalisierungsschaltung aufweist, die
Ausgaben einer Recheneinrichtung und eines Addie
rers/Subtrahierers normalisiert. Der Gleitkommaprozessor
weist eine Schaltung zur Ermittlung der Anzahl von Nullen
auf, die ununterbrochen in einem linken Abschnitt einer
Ausgabe der Recheneinheit erscheinen. Die Normalisierung
erfolgt entsprechend der ermittelten Anzahl der Nullen, die
ununterbrochen am linken Endabschnitt der Ausgabe der Re
cheneinrichtung erscheint.
Die EP-OS-0 239 118 offenbart eine Gleitkommadatenrun
dungs- und Normalisierungsschaltung, welche einen Schiebe
kontroller aufweist, der die Mantisse von eingegebenen
Gleitkommadaten zum Erzeugen eines Schiebesteuersignals
empfängt, welches einen für die Normalisierung erforderli
chen Schiebebetrag anzeigt. Eine erste Schiebeeinrichtung
empfängt die Mantisse der eingegebenen Gleitkommadaten und
wird von dem Schiebesteuersignal derart gesteuert, daß die
Mantisse um den erforderten Betrag verschoben wird. Eine
Rundungsschaltung empfängt die verschobene Mantisse zur
Rundung, wobei ein bei der Rundungsoperation auftretender
Überlauf von einem Überlaufdetektor erfaßt wird. Ein Kodie
rer erzeugt ein Zweier-Komplement einer Binärzahl, welche
den erforderlichen Schiebebetrag anzeigt. Eine zusätzliche
Schaltung empfängt den Exponenten der Gleitkommadaten, das
Zweier-Komplement und das Ausgangssignal des Überlaufdetek
tors und erzeugt daraus einen normalisierten Exponenten.
Aus der US-PS 5,373,461 ist schließlich noch ein Daten
prozessor zum Durchführen einer Normalisierung während der
Ausführung einer Gleitkomma-Additions/Subtraktions-Opera
tion unter Verwendung zweier Datenoperanden bekannt. Der
Datenprozessor enthält eine erste Logikschaltung zum Addie
ren der ersten Mantisse eines Datenoperanden auf die Man
tisse eines zweiten Datenoperanden welcher eine Normali
sierung der Mantissensumme durchführt, und eine Exponen
ten-Logikschaltung, welche an die Mantissen-Logikschaltung ge
koppelt ist, wobei der anfängliche Exponent des größeren
Datenoperanden inkrementiert wird.
Aufgabe der vorliegenden Erfindung ist es, eine Norma
lisierungsschaltung für eine Gleitkommaberechnungsschaltung
vorzusehen, die neben ihrer Eignung für die Fälle der Nor
malisierung und Nicht-Normalisierung, im Falle eines Auf
tretens des Wertes Null in der Mantisse den Exponenten auf
den Wert Null setzt, ohne daß der Schaltungsaufwand an
steigt und sich die Ausführungszeit vergrößert.
Die Lösung der Aufgabe erfolgt durch die Merkmale der
nebengeordneten unabhängigen Ansprüche.
Ein erster Aspekt der vorliegenden Erfindung ist auf
eine Normalisierungsschaltung einer Gleitpunkt- bzw.
Gleitkommaberechnungsvorrichtung gerichtet, welche eine
Normalisierung auf ein Mantissenteileingangssignal und auf
Exponententeileingangssignal anwendet, welche als Binär
zahlen, welche einer bestimmten Gleitkommaberechnungsver
arbeitung unterworfen werden, dargestellt und übertragen
werden. Entsprechend der vorliegenden Erfindung enthält
die Normalisierungsschaltung einer Gleitkommaberechnungs
vorrichtung: eine Steuersignalerzeugungseinrichtung, wel
che das Mantissenteileingangssignal und das Exponenten
teileingangssignal empfängt, zum Erzeugen eines
Steuersignals eines ersten Pegels, wenn ein durch das
Exponententeileingangssignal bereitgestellter Dezimalzahl
wert gleich oder größer als ein Adressenzahlwert einer
Bitposition einer führenden 1 als Bitposition ist, wobei
ein Bitzustand zuerst den Wert 1 von einem höchstwertigen
Bit des Mantissenteileingangssignals aus betrachtet
erlangt, und zum Erzeugen des Steuersignals eines zweiten
Pegels, wenn der Dezimalzahlwert des Exponenten
teileingangssignals niedriger als der Adressenzahlwert der
Bitposition der führenden 1 ist oder wenn das Mantis
senteileingangssignal einen Wert 0 aufweist; eine
Kodiereinrichtung zum Ausgeben eines Signals, welches den
Adressenzahlwert der Bitposition der führenden 1 in einem
Binärwert auf der Grundlage des Mantissenteil
eingangssignals darstellt; und eine Exponenten
teilausgangssignalbestimmungseinrichtung, welche das Ex
ponententeileingangssignal, das Ausgangssignal der Kodier
einrichtung und das Steuersignal empfängt, zum Ausgeben
eines Ergebnisses einer Subtraktion des Exponententeilein
gangssignals und des Ausgangssignals der Kodiereinrichtung
als Exponententeilausgangssignal, wenn das. Steuersignal
sich auf dem ersten Pegel befindet, und zum Ausgeben eines
Wertes 0 als das Exponententeilausgangssignal, wenn sich
das Steuersignal auf dem zweiten Pegel befindet; wobei der
Adressenzahlwert der Bitposition der führenden 1 einem
Wert entspricht, welcher durch Zählen jeder Bitposition
von der Position des höchstwertigen Bit aus ausschließlich
dem höchstwertigen Bit selbst erzielt wird.
Entsprechend einem zweiten Aspekt der vorliegenden Er
findung enthält bei der Normalisierungsschaltung der
Gleitkommaberechnungsvorrichtung entsprechend dem ersten
Aspekt die Steuersignalerzeugungseinrichtung vorzugsweise
eine Bezugssignalerzeugungseinrichtung, welche das Expo
nententeileingangssignal empfängt, zur Ausgabe eines Be
zugssignals, und eine Logikoperationseinrichtung zum
Durchführen einer UND-Verarbeitung des Bezugssignals und
des Mantissenteileingangssignals und des weiteren zum
Durchführen einer ODER-Verarbeitung des Ergebnisses der
UND-Verarbeitung, um das Ergebnis der ODER-Verarbeitung
als das Steuerergebnis aus zugeben, wobei bei dem Bezugssi
gnal jeder Bitzustand von der Position des höchstwertigen
Bits bis zu einer bestimmten Bitposition, welche auf der
Grundlage des Exponententeileingangssignals bestimmt ist,
jeweils auf 1 gesetzt ist und die Bitzustände der anderen
Bitpositionen jeweils auf 0 gesetzt sind.
Entsprechend einem dritten Aspekt der vorliegenden Er
findung ist die Normalisierungsschaltung der Gleitkommabe
rechnungsvorrichtung entsprechend dem zweiten Aspekt vor
zugsweise dadurch bestimmt, daß bei dem Bezugssignal Bit
zustände der jeweiligen Bitpositionen von der Position des
höchstwertigen Bits für die Zahl von Positionen entspre
chend einem Wert jeweils auf 1 gesetzt sind, welcher durch
Hinzufügen von 1 auf den Dezimalzahlwert des Exponenten
teileinangssignals erlangt wird, und die Bitzustände der
anderen Bitpositionen jeweils auf 0 gesetzt sind.
Entsprechend einem vierten Aspekt der vorliegenden Er
findung ist die Normalisierungsschaltung der Gleitkommabe
rechnungsvorrichtung entsprechend dem zweiten Aspekt vor
zugsweise dadurch bestimmt, daß bei dem Bezugssignal Bit
zustände der jeweiligen Bitpositionen von der Position des
höchstwertigen Bits für die Zahl von Positionen entspre
chend dem Dezimalzahlwert des Exponententeileingangssi
gnals jeweils auf 1 gesetzt sind und die Bitzustände der
anderen Bitpositionen jeweils auf 0 gesetzt sind.
Entsprechend einem fünften Aspekt der vorliegenden Er
findung ist die Normalisierungsschaltung der Gleitkommabe
rechnungsvorrichtung entsprechend dem zweiten Aspekt vor
zugsweise dadurch bestimmt, daß die Bezugssignalerzeu
gungseinrichtung eine Dekodiereinrichtung zum Dekodieren
des Exponententeileingangssignals und eine Hauptbezugssi
gnalerzeugungseinrichtung aufweist, welche ein Ausgangssi
gnal der Dekodiereinrichtung empfängt, zum Erzeugen des
Bezugssignals.
Entsprechend einem sechsten Aspekt der vorliegenden
Erfindung enthält die Normalisierungsschaltung der Gleit
kommaberechnungsvorrichtung entsprechend dem fünften
Aspekt des weiteren vorzugsweise eine Einrichtung zum Er
fassen der führenden 1, welche das Mantissenteileingangs
signal empfängt, zum Erfassen der Bitposition der führen
den 1 des Mantissenteileingangssignals, eine Wahleinrich
tung, welche ein Ausgangssignal der Einrichtung zum Erfas
sen der führenden 1 außer dem höchstwertigen Bit, das Aus
gangssignal der Dekodiereinrichtung und das Steuersignal
empfängt, zum Wählen des Ausgangssignals der Einrichtung
zum Erfassen der führenden 1, wenn sich das Steuersignal
auf dem ersten Pegel befindet, und zum Wählen des Aus
gangssignals der Dekodiereinrichtung, wenn sich das Steu
ersignal auf dem zweiten Pegel befindet, und eine Ver
schiebeeinrichtung zum Verschieben des Mantissenteilein
gangssignals auf der Grundlage eines Ausgangssignals der
Wähleinrichtung und eines Teils, welches das höchstwertige
Bit vorsieht, in dem Ausgangssignal der Einrichtung zum
Erfassen der führenden 1, um ein Mantissenteilausgangssi
gnal zu erzeugen.
Bezüglich dieses Aspekts wird eine Schaltung zum Er
fassen, daß das Mantissenteileingangssignal den Wert bzw.
Zustand "0" besitzt, nicht erfordert.
Des weiteren ist gewöhnlicherweise eine Zeitdauer,
welche zur Signalübertragung auf eine Normalisierungs
schaltung benötigt wird, in einer Gleitkommaberechnungs
vorrichtung wie einem Gleitkommaaddierer und einem Gleit
kommamultiplizierer mit dem Mantissenteileingangssignal
größer als mit dem Exponenteneingangssignal. Dies liegt
daran, daß der Mantissenteil gewöhnlich eine größere Bit
breite als das Exponententeileingangssignal besitzt, so
daß die Berechnung komplizierter ist. Wenn eine Normali
sierungsschaltung in dem am meisten verzögerten Pfad (d. h.
einem kritischen Pfad) der Gesamtheit der allgemeinen
Gleitkommaberechnungsvorrichtung enthalten ist, wird dem
entsprechend der Pfad von dem Mantissenteileingangssignal
zu dem Mantissenteilausgangssignal in den meisten Fällen
einen kritischen Pfad bilden. Bei diesem Aspekt der Erfin
dung ist der am meisten verzögerte Pfad (kritische Pfad)
der Pfad von dem Mantissenteileingangssignal zu der Ein
richtung zur Erfassung der führenden 1 → Wähleinrichtung
→ Verschiebeeinrichtung → Mantissenteilausgangssignal,
welcher eine Normaliesierungsschaltung mit hoher Geschwin
digkeit ermöglicht.
Entsprechend einem siebenten Aspekt der vorliegenden
Erfindung ist die Normalisierungsschaltung der Gleitkomma
berechnungsvorrichtung entsprechend dem zweiten Aspekt
vorzugsweise dadurch bestimmt, daß bei einer Bitbreite des
tatsächlich eingegeben Mantissenteileingangssignals und
einer Bitbreite eines Mantissenteilausgangssignals, welche
jeweils auf x Bit bzw. y Bit vorbestimmt ist, die Normali
sierungsschaltung des weiteren folgende Komponenten auf
weist: eine Dekodiereinrichtung zum Dekodieren des Expo
nententeileingangssignals; eine Einrichtung zum Erfassen
der führenden 1, welche das Mantissenteileingangssignal
empfängt, zum Erfassen der Bitposition der führenden 1 des
Mantissenteileingangssignals; eine erste Verschiebeein
richtung, welche ein Ausgangssignal der Einrichtung zum
Erfassen der führenden 1 außer dem höchstwertigen Bit emp
fängt, zum Verschieben jedes Bitzustands des Ausgangssi
gnals um 1 Bit auf das niedrigstwertige Bit zu und zum Be
stimmen eines Bitzustands des niedrigstwertigen Bits auf
einen Bitzustand eines höchstwertigen Bits des eingegeben
Ausgangssignals; eine Wähleinrichtung, welche ein Aus
gangssignal der ersten Schiebeeinrichtung, das Ausgangssi
gnal der Dekodiereinrichtung und das Steuersignal emp
fängt, zum Wählen des Ausgangssignals der Verschiebeein
richtung, wenn sich das Steuersignal auf dem ersten Pegel
befindet, und zum Wählen des Ausgangssignals der Dekodier
einrichtung, wenn sich das Steuersignal auf dem zweiten
Pegel befindet; und eine zweite Verschiebeeinrichtung zum
Verschieben des Mantissenteileingangssignals der x Bit in
ein Signal von y Bit entsprechend dem Ausgangssignal der
Wähleinrichtung und einem Teil des Ausgangssignals der
Einrichtung zum Erfassen der führenden 1, welche das
höchstwertige Bit bereitstellt, um das y-Bit-Signal nach
dem Verschieben als das Mantissenteilausgangssignal aus zu
geben; wobei die zweite Verschiebeeinrichtung das Mantis
senteileingangssignal verschiebt, wenn die Wähleinrichtung
das Ausgangssignal der ersten Verschiebeeinrichtung aus
gibt, um das höchstwertige Bit des Mantissenteileingangs
signals zu eliminieren und jedes Bit auf der Seite des
niedrigstwertigen Bits für eine durch (x-y-1) gegebene
Zahl einschließlich des niedrigstwertigen Bits zu elimi
nieren, und wenn die Wähleinrichtung das Ausgangssignal
der Dekodiereinrichtung ausgibt, verschiebt die zweite
Schiebeeinrichtung das Mantissenteileingangssignal, um je
des Bit an der Seite des niedrigstwertigen Bits für eine
durch (x-y) gegebene Zahl einschließlich des niedrigstwer
tigen Bits des Mantissenteileingangssignals zu eliminie
ren.
Entsprechend einem achten Aspekt der vorliegenden Er
findung ist die Normalisierungsschaltung der Gleitkommabe
rechnungsvorrichtung entsprechend dem siebenten Aspekt
vorzugsweise dadurch bestimmt, daß die erste Schiebeein
richtung lediglich mit Verbindungsschichten realisiert
ist, welche einen Ausgangsport des Ausgangssignals der
Einrichtung zum Erfassen der führenden 1 außer dem höchst
wertigen Bit und einen Eingangsport der Wähleinrichtung
verbinden, und einem anderen Eingangsport der Wähleinrich
tung das Ausgangssignal der Dekodiereinrichtung einge
speist wird.
Entsprechend einem neunten Aspekt der vorliegenden Er
findung ist die Normalisierungsschaltung der Gleitkommabe
rechnungsvorrichtung entsprechend dem zweiten Aspekt vor
zugsweise dadurch bestimmt, daß bei einer Bitbreite des
tatsächlich eingegebenen Mantissenteileingangssignals und
einer Bitbreite eines Mantissenteilausgangssignals, welche
auf x Bit bzw. y Bit vorbestimmt ist, die Dekodiereinrich
tung eine Einrichtung zum Erfassen der führenden 1, welche
das Mantissenteileingangssignal empfängt, zum Erfassen der
Bitposition der führenden 1 des Mantissenteileingangssi
gnals und eine Dekodiereinrichtung zum Dekodieren eines
Erfassungsergebnisses der Einrichtung zum Erfassen der
führenden 1 aufweist, um das Signal auszugeben, welches
den Adressenzahlwert der Bitposition der führenden 1 in
einer Binärzahl darstellt; wobei die Normalisierungsschal
tung des weiteren die Komponenten aufweist: eine Dekodier
einrichtung zum Dekodieren des Exponententeileingangssi
gnals; eine erste Verschiebeeinrichtung, welche das Aus
gangssignal der Einrichtung zum Erfassen der führenden 1
außer dem höchstwertigen Bit empfängt, zum Verschieben je
des Bitzustands des Ausgangssignals um 1 Bit auf das nied
rigstwertige Bit zu und zum Bestimmen eines Bitzustands
des niedrigstwertigen Bits auf einen Bitzustand des
höchstwertigen Bits des eingegebenen Ausgangssignals; eine
Wähleinrichtung, welche ein Ausgangssignal der ersten Ver
schiebeeinrichtung, das Ausgangssignal der Dekodierein
richtung und das Steuersignal empfängt, zum Wählen des
Ausgangssignals der Verschiebeeinrichtung, wenn sich das
Steuersignal auf dem ersten Pegel befindet, und zum Wählen
des Ausgangssignals der Dekodiereinrichtung, wenn sich das
Steuersignal auf dem zweiten Pegel befindet; und eine
zweite Verschiebeeinrichtung zum Verschieben des Mantis
senteileingangssignals um x Bit in ein Signal von y Bit
entsprechend dem Ausgangssignal der Wähleinrichtung und
einem Teil, welches das höchstwertige Bit bereitstellt, in
dem Ausgangssignal der Einrichtung zum Erfassen der füh
renden 1, um das y-Bit-Signal nach dem Verschieben als das
Mantissenteilausgangssignal aus zugeben; wobei die zweite
Verschiebeeinrichtung das Mantissenteileingangssignal ver
schiebt, wenn die Wähleinrichtung das Ausgangssignal der
ersten Verschiebeeinrichtung ausgibt, um das höchstwertige
Bit des Mantissenteileingangssignals zu eliminieren und
jedes Bit an der Seite des niedrigstwertigen Bits für eine
durch (x-y-1) gegebene Zahl einschließlich des niedrigst
wertigen Bits zu eliminieren, und wenn die Wähleinrichtung
das Ausgangssignal der Dekodiereinrichtung ausgibt, ver
schiebt die zweite Schiebeeinrichtung das Mantissen
teileingangssignal, um jedes Bit an der Seite des nied
rigstwertigen Bits für eine durch (x-y) gegebene Zahl ein
schließlich des niedrigstwertigen Bits des Mantissenteil
eingangssignals zu eliminieren.
Entsprechend einem zehnten Aspekt der vorliegenden Er
findung ist die Normalisierungsschaltung der Gleitkommabe
rechnungsvorrichtung entsprechend dem neunten Aspekt vor
zugsweise derart bestimmt, daß die erste Verschiebeein
richtung lediglich mit Verbindungsschichten realisiert
wird, welche einen Ausgangsport des Ausgangssignals der
Einrichtung zum Erfassen der führenden 1 außer dem höchst
wertigen Bit und einen Eingangsport der Wähleinrichtung
verbinden, und wobei einem anderen Eingangsport der Wähl
einrichtung das Ausgangssignal der Dekodiereinrichtung
eingespeist wird.
Vorzugsweise ist entsprechend einem elften Aspekt der
vorliegenden Erfindung die Normalisierungsschaltung der
Gleitkommaberechnungsvorrichtung entsprechend dem fünften
Aspekt dadurch bestimmt, daß bei einer Bitbreite des tat
sächlich eingegebenen Mantissenteileingangssignals und ei
ner Bitbreite eines Mantissenteilausgangssignals, welche
durch x Bit bzw. y Bit vorbestimmt sind, die Normalisie
rungsschaltung des weiteren folgende Komponenten enthält:
eine Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen der Bitposition der führenden 1 des Mantissenteileingangssi gnals; eine erste Verschiebeeinrichtung, welche ein Aus gangssignal der Einrichtung zum Erfassen der führenden 1 außer dem höchstwertigen Bit empfängt, zum Verschieben je des Bitzustands des Ausgangssignals um 1 auf das niedrig stwertige Bit zu und zum Bestimmen eines Bitzustands des niedrigstwertigen Bits auf einen Bitzustand des höchstwer tigen Bits des eingegebenen Ausgangssignals; eine Wählein richtung, welche ein Ausgangssignal der ersten Verschiebe einrichtung, das Ausgangssignal der Dekodiereinrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssi gnals der Verschiebeeinrichtung, wenn sich das Steuersi gnal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet; und eine zweite Verschiebeeinrichtung zum Verschieben des Mantis senteileingangssignals um x Bit in ein Signal von y Bit entsprechend dem Ausgangssignal der Wähleinrichtung und einem Teil, welches das höchstwertige Bit bereitstellt, in dem Ausgangssignal der Einrichtung zum Erfassen der führenden 1, um das y-Bit-Signal nach dem Verschieben als das Mantissenteilausgangssignal aus zugeben; wobei die zweite Schiebeeinrichtung das Mantissenteileingangssignal ver schiebt, wenn die Wähleinrichtung das Ausgangssignal der ersten Verschiebeeinrichtung ausgibt, um das höchstwertige Bit des Mantissenteileingangssignals zu eliminieren und jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y-1) gegebene Zahl einschließlich des niedrigst wertigen Bits zu eliminieren, und wenn die Wähleinrichtung das Ausgangssignal der Dekodiereinrichtung ausgibt, ver schiebt die zweite Verschiebeeinrichtung das Mantissenteileingangssignal, um jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl einschließlich des niedrigstwertigen Bits des Mantis senteileingangssignals zu eliminieren.
eine Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen der Bitposition der führenden 1 des Mantissenteileingangssi gnals; eine erste Verschiebeeinrichtung, welche ein Aus gangssignal der Einrichtung zum Erfassen der führenden 1 außer dem höchstwertigen Bit empfängt, zum Verschieben je des Bitzustands des Ausgangssignals um 1 auf das niedrig stwertige Bit zu und zum Bestimmen eines Bitzustands des niedrigstwertigen Bits auf einen Bitzustand des höchstwer tigen Bits des eingegebenen Ausgangssignals; eine Wählein richtung, welche ein Ausgangssignal der ersten Verschiebe einrichtung, das Ausgangssignal der Dekodiereinrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssi gnals der Verschiebeeinrichtung, wenn sich das Steuersi gnal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet; und eine zweite Verschiebeeinrichtung zum Verschieben des Mantis senteileingangssignals um x Bit in ein Signal von y Bit entsprechend dem Ausgangssignal der Wähleinrichtung und einem Teil, welches das höchstwertige Bit bereitstellt, in dem Ausgangssignal der Einrichtung zum Erfassen der führenden 1, um das y-Bit-Signal nach dem Verschieben als das Mantissenteilausgangssignal aus zugeben; wobei die zweite Schiebeeinrichtung das Mantissenteileingangssignal ver schiebt, wenn die Wähleinrichtung das Ausgangssignal der ersten Verschiebeeinrichtung ausgibt, um das höchstwertige Bit des Mantissenteileingangssignals zu eliminieren und jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y-1) gegebene Zahl einschließlich des niedrigst wertigen Bits zu eliminieren, und wenn die Wähleinrichtung das Ausgangssignal der Dekodiereinrichtung ausgibt, ver schiebt die zweite Verschiebeeinrichtung das Mantissenteileingangssignal, um jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl einschließlich des niedrigstwertigen Bits des Mantis senteileingangssignals zu eliminieren.
Entsprechend einem zwölften Aspekt der vorliegenden
Erfindung ist die Normalisierungsschaltung der Gleitkom
maberechnungsvorrichtung entsprechend dem elften Aspekt
vorzugsweise dadurch bestimmt, daß die erste Verschiebe
einrichtung lediglich mit Verbindungsschichten realisiert
wird, welche einen Ausgangsport des Ausgangssignals der
Einrichtung zum Erfassen der führenden 1 außer dem höchst
wertigen Bit und einen Eingangsport der Wähleinrichtung
verbinden, und einem anderen Eingangsport der Wähleinrich
tung das Ausgangssignal der Dekodiereinrichtung einge
speist wird.
Entsprechend einem dreizehnten Aspekt der vorliegenden
Erfindung ist die Normalisierungsschaltung der Gleitkomma
berechnungsvorrichtung entsprechend dem fünften Aspekt
vorzugsweise dadurch bestimmt, daß bei einer Bitbreite ei
nes tatsächlich eingegebenen Mantissenteileingangssignals
und einer Bitbreite eines Mantissenteilausgangssignals,
welche auf x Bit bzw. y Bit vorausbestimmt sind, die Ko
diereinrichtung: eine Einrichtung zum Erfassen der führen
den 1, welche das Mantissenteileingangssignal empfängt,
zum Erfassen der Bitposition der führenden 1 des Mantis
senteileingangssignals, und eine Kodierschaltung zum Ko
dieren eines Erfassungsergebnisses der Einrichtung zum Er
fassen der führenden 1 aufweist, um das Signal auszugeben,
welches den Adressenzahlwert der Bitposition der führenden
1 in einer Binärzahl darstellt; wobei die Normalisierungs
schaltung des weiteren folgende Komponenten aufweist: eine
erste Verschiebeeinrichtung, welche das Ausgangssignal der
Einrichtung zum Erfassen der führenden 1 außer dem höchst
wertigen Bit empfängt, zum Verschieben jedes Bitzustands
des Ausgangssignals um ein Bit auf das niedrigstwertige
Bit zu und zum Bestimmen eines Bitzustands des niedrigst
wertigen Bits auf einen Bitzustand des höchstwertigen Bits
des eingegebenen Ausgangssignals; eine Wähleinrichtung,
welche ein Ausgangssignal der ersten Verschiebeeinrich
tung, das Ausgangssignal der Dekodiereinrichtung und das
Steuersignal empfängt, zum Wählen des Ausgangssignals der
Verschiebeeinrichtung, wenn sich das Steuersignal auf dem
ersten Pegel befindet, und zum Wählen des Ausgangssignals
der Dekodiereinrichtung, wenn sich das Steuersignal auf
dem zweiten Pegel befindet; und eine zweite Verschiebeein
richtung zum Verschieben des Mantissenteileingangssignals
der x Bit in ein Signal von y Bit entsprechend dem Aus
gangssignal der Wähleinrichtung und einem Teil, welches
das höchstwertige Bit bereitstellt, in dem Ausgangssignal
der Einrichtung zum Erfassen der führenden 1, um das
y-Bit-Signal nach dem Verschieben als das Mantissenteilaus
gangssignal aus zugeben; wobei die zweite Verschiebeein
richtung das Mantissenteil verschiebt, wenn die Wählein
richtung das Ausgangssignal der ersten Verschiebeeinrich
tung ausgibt, um das höchstwertige Bit des Mantissenteil
eingangssignals zu eliminieren und jedes Bit an der Seite
des niedrigstwertigen Bits für eine durch (x-y-1) gegebene
Zahl einschließlich des niedrigstwertigen Bits zu elimi
nieren, und wenn die Wähleinrichtung das Ausgangssignal
der Dekodierschaltung ausgibt, verschiebt die zweite Ver
schiebeeinrichtung das Mantissenteileingangssignal, um je
des Bit an der Seite des niedrigstwertigen Bits für eine
durch (x-y) gegebene Zahl einschließlich des niedrigstwer
tigen Bits des Mantissenteileingangssignals zu eliminie
ren.
Entsprechend dem achten, zehnten, zwölften und vier
zehnten Aspekt der vorliegenden Erfindung ist jede Norma
lisierungsschaltung der Gleitkommaberechnungsvorrichtung
entsprechend dem siebenten, neunten, elften und dreizehn
ten Aspekt vorzugsweise dadurch bestimmt, daß die erste
Verschiebeeinrichtung lediglich mit Verbindungsschichten
realisiert wird, welche einen Ausgangsport des Ausgangssi
gnals der Einrichtung zum Erfassen der führenden 1 außer
dem höchstwertigen Bit und einen Eingangsport der Wählein
richtung verbinden, und einem anderen Eingangsport der
Wähleinrichtung das Ausgangssignal der Dekodiereinrichtung
eingespeist wird.
Entsprechend einem fünfzehnten Aspekt der vorliegenden
Erfindung ist eine Normalisierungsschaltung einer Gleit
kommaberechnungsvorrichtung vorgesehen, welche eine Norma
lisierung eines Mantissenteileingangssignals und eines Ex
ponententeileingangssignals durchführt, die als Binärzah
len dargestellt sind, welche einer bestimmten Gleitkomma
berechnungsverarbeitung unterworfen und übertragen werden,
mit: einer Steuersignalerzeugungseinrichtung, welche das
Mantissenteileingangssignal und das Exponententeilein
gangssignal empfängt, zum Dekodieren des Exponententei
leingangssignals und Bestimmen auf der Grundlage des Man
tissenteileingangssignals und des Exponententeileingangs
signals, ob ein Ausgangsergebnis der Normalisierungsschal
tung eine Normalisierungszahl oder eine Nichtnormalisie
rungszahl oder ein Zustand einer 0-Funktion ist, wobei das
Mantissenteileingangssignal einen Wert 0 bereitstellt, um
ein Steuersignal ein-es ersten Pegels in dem Fall der Nor
malisierungszahl zu erzeugen und das Steuersignal eines
zweiten Pegels in dem Fall der Nichtnormalisierungszahl
und in dem Fall des Zustands der 0-Funktion zu erzeugen;
einer Einrichtung zum Erfassen der führenden 1, welche das
Mantissenteileingangssignal empfängt, zum Erfassen einer
Bitposition der führenden 1 des Mantissenteileingangssi
gnals; einer ersten Verschiebeeinrichtung, welche ein Aus
gangssignal der Einrichtung zum Erfassen der führenden 1
außer dem höchstwertigen Bit empfängt, zum Verschieben je
des Bitzustands des Ausgangssignals um ein Bit auf das
niedrigstwertige Bit zu und zum Bestimmen eines Bitzu
stands des niedrigstwertigen Bits auf einen Bitzustand des
höchstwertigen Bits des eingegebenen Ausgangssignals; ei
ner Wähleinrichtung, welche ein Ausgangssignal der ersten
Verschiebeeinrichtung, das Ausgangssignal der Dekodierein
richtung und das Steuersignal empfängt, zum Wählen des
Ausgangssignals der ersten Verschiebeeinrichtung, wenn
sich das Steuersignal auf dem ersten Pegel befindet, und
zum Wählen des Ausgangssignals der Dekodiereinrichtung,
wenn sich das Steuersignal auf dem zweiten Pegel befindet;
und einer zweiten Verschiebeeinrichtung zum Verschieben
des Mantissenteileingangssignals von x Bit in ein Signal
von y Bit entsprechend dem Ausgangssignal der Wähleinrich
tung und einem Teil, welches das höchstwertige Bit bereit
stellt, in dem Ausgangssignal der Einrichtung zum Erfassen
der führenden 1, um das y-Bit-Signal nach dem Verschieben
als das Mantissenteilausgangssignal aus zugeben; wobei die
x Bit und die y Bit eine Bitbreite des tatsächlich einge
gebenen Mantissenteileingangssignals bzw. eine Bitbreite
eines Mantissenteilausgangssignals sind, welche jeweils
entsprechend dem Standard vorbestimmt sind; wobei die
zweite Verschiebeeinrichtung das Mantissenteileingangssi
gnal verschiebt, wenn die Wähleinrichtung das Ausgangssi
gnal der ersten Verschiebeeinrichtung ausgibt, um das
höchstwertige Bit des Mantissenteileingangssignals zu eli
minieren und jedes Bit an der Seite des niedrigstwertigen
Bits für eine durch (x-y-1) gegebene Zahl einschließlich
des niedrigstwertigen Bits zu eliminieren, und wenn die
Wähleinrichtung das Ausgangssignal der Dekodiereinrichtung
ausgibt, verschiebt die zweite Verschiebeeinrichtung das
Mantissenteileingangssignal, um jedes Bit an der Seite des
niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl
einschließlich des niedrigstwertigen Bits des Mantissen
teileingangssignals zu eliminieren.
Entsprechend einem sechzehnten Aspekt der vorliegenden
Erfindung ist die Normalisierungsschaltung der Gleitkomma
berechnungsvorrichtung entsprechend dem fünfzehnten Aspekt
dadurch bestimmt, daß die erste Verschiebeeinrichtung le
diglich mit Verbindungsschichten realisiert wird, welche
einen Ausgangsport des Ausgangssignals der Einrichtung zum
Erfassen der führenden 1 außer dem höchstwertigen Bit und
einen Eingangsport der Wähleinrichtung verbinden, und ei
nem anderen Eingangsport der Wähleinrichtung das Ausgangs
signal der Dekodiereinrichtung eingespeist wird.
Entsprechend einem siebzehnten Aspekt der vorliegenden Er
findung ist die Normalisierungsschaltung der Gleitkommabe
rechnungsvorrichtung entsprechend dem sechzehnten Aspekt
derart bestimmt, daß die Steuersignalerzeugungseinrichtung
zuerst das eingegebene Exponententeileingangssignal deko
diert und danach die Bestimmung auf der Grundlage des deko
dierten Exponententeileingangssignals und des Mantissen
teileingangssignals durchführt.
Die vorliegende Erfindung wird in der nachfolgenden
Beschreibung unter Bezugnahme auf die Zeichnung erläutert.
Fig. 1 zeigt ein Blockdiagramm einer Gleitkommaberech
nungsvorrichtung.
Fig. 2 zeigt ein Schaltungsdiagramm einer bevorzugten
Ausführungsform der vorliegenden Erfindung.
Fig. 3 zeigt ein Diagramm, welches eine Wahrheitsta
belle der Dekodierschaltung darstellt.
Fig. 4 zeigt ein Diagramm, welches die Wahrheitstabel
le der Dekodierschaltung darstellt.
Fig. 5 zeigt ein Schaltungsdiagramm eines Beispiels
der Dekodierschaltung.
Fig. 6 zeigt ein Diagramm, welches eine Wahrheitsta
belle der Detektorschaltung bezüglich der führenden 1 dar
stellt.
Fig. 7 zeigt ein Diagramm, welches die Wahrheitstabel
le der Detektorschaltung bezüglich der führenden 1 dar
stellt.
Fig. 8 zeigt ein Diagramm, welches die Wahrheitstabel
le der Detektorschaltung bezüglich der führenden 1 dar
stellt.
Fig. 9 zeigt ein Schaltungsdiagramm eines Beispiels
der Detektorschaltung bezüglich der führenden 1.
Fig. 10 zeigt ein Diagramm, welches eine Wahrheitsta
belle der Prioritätskodierschaltung darstellt.
Fig. 11 zeigt ein Diagramm, welches die Wahrheitsta
belle der Prioritätskodierschaltung darstellt.
Fig. 12 zeigt ein Diagramm, welches eine Wahrheitsta
belle der Bezugssignalerzeugungsschaltung darstellt.
Fig. 13 zeigt ein Diagramm, welches die Wahrheitsta
belle der Bezugssignalerzeugungsschaltung darstellt.
Fig. 14 zeigt ein Schaltungsdiagramm eines Beispiels
der Bezugssignalerzeugungsschaltung.
Fig. 15 zeigt eine Wahrheitstabelle der Verschiebe
schaltung.
Fig. 16 zeigt ein Diagramm, welches die Wahrheitsta
belle der Verschiebeschaltung darstellt.
Fig. 17 zeigt ein Diagramm, welches die Wahrheitsta
belle der Verschiebeschaltung darstellt.
Fig. 18 zeigt ein Schaltungsdiagramm eines Beispiels
der Verschiebeschaltung.
Fig. 19 zeigt ein Schaltungsdiagramm des Beispiels der
Verschiebeschaltung.
Fig. 20 zeigt ein Diagramm, welches eine Wahrheitsta
belle der Bezugssignalerzeugungsschaltung darstellt.
Fig. 21 zeigt ein Schaltungsdiagramm, welches die
Wahrheitstabelle der Bezugssignalerzeugungsschaltung dar
stellt.
Fig. 22 zeigt ein Schaltungsdiagramm eines anderen
Beispiels der Bezugssignalerzeugungsschaltung.
Fig. 23 zeigt ein Schaltungsdiagramm einer anderen be
vorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 24 zeigt ein Schaltungsdiagramm einer anderen be
vorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 25 zeigt ein Schaltungsdiagramm einer anderen be
vorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 26 zeigt ein Diagramm, welches eine Wahrheitsta
belle der Kodierschaltung darstellt.
Fig. 27 zeigt ein Diagramm, welches die Wahrheitsta
belle der Kodierschaltung darstellt.
Fig. 28 zeigt ein Schaltungsdiagramm eines Beispiels
der Kodierschaltung.
Fig. 29 zeigt ein Schaltungsdiagramm einer anderen be
vorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 30 zeigt ein Schaltungsdiagramm einer anderen be
vorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 31 zeigt ein Schaltungsdiagramm einer anderen be
vorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 32 zeigt ein Schaltungsdiagramm einer Wahrheits
tabelle der Bezugssignalerzeugungsschaltung.
Fig. 33 zeigt ein Diagramm, welches die Wahrheitsta
belle der Bezugssignalerzeugungsschaltung darstellt.
Fig. 34 zeigt ein Schaltungsdiagramm eines Beispiels
der Bezugssignalerzeugungsschaltung.
Fig. 35 zeigt ein Diagramm, welches eine Wahrheitsta
belle der Bezugssignalerzeugungsschaltung darstellt.
Fig. 36 zeigt ein Schaltungsdiagramm, welches die
Wahrheitstabelle der Bezugssignalerzeugungsschaltung dar
stellt.
Fig. 37 zeigt ein Schaltungsdiagramm eines anderen
Beispiels der Bezugssignalerzeugungsschaltung.
Fig. 38 zeigt ein Schaltungsdiagramm einer anderen be
vorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 39 zeigt ein Schaltungsdiagramm einer anderen be
vorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 40 zeigt ein Schaltungsdiagramm einer anderen be
vorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 41 zeigt ein Schaltungsdiagramm einer anderen be
vorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 42 zeigt ein Schaltungsdiagramm einer anderen be
vorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 43 zeigt ein Schaltungsdiagramm einer zur Lösung
der herkömmlichen Schwierigkeiten vorgeschlagenen Normali
sierungsschaltung.
Fig. 44 zeigt ein Diagramm, welches eine Wahrheitsta
belle der Prioritätskodierschaltung von Fig. 43 darstellt.
Fig. 45 zeigt ein Diagramm, welches die Wahrheitsta
belle der Prioritätskodierschaltung von Fig. 43 darstellt.
Fig. 46 zeigt ein Diagramm, welches eine Wahrheitsta
belle der Dekodierschaltung von Fig. 43 darstellt.
Fig. 47 zeigt ein Diagramm, welches die Wahrheitsta
belle der Dekodierschaltung von Fig. 43 darstellt.
Fig. 48 zeigt ein Diagramm, welches die Wahrheitsta
belle der Dekodierschaltung von Fig. 43 darstellt.
Fig. 49 zeigt ein Diagramm, welches die Wahrheitsta
belle der Dekodierschaltung von Fig. 43 darstellt.
Fig. 50 zeigt ein Diagramm, welches die Wahrheitsta
belle der Dekodierschaltung von Fig. 43 darstellt.
Fig. 51 zeigt ein Diagramm, welches eine Wahrheitsta
belle der Verschiebeschaltung von Fig. 43 darstellt.
Fig. 52 zeigt ein Diagramm, welches die Wahrheitsta
belle der Verschiebeschaltung von Fig. 43 darstellt.
Fig. 53 zeigt ein Diagramm, welches die Wahrheitsta
belle der Verschiebeschaltung von Fig. 43 darstellt.
Fig. 54 zeigt ein Diagramm, welches die Wahrheitsta
belle der Verschiebeschaltung von Fig. 43 darstellt.
Fig. 55 zeigt ein Diagramm, welches die Wahrheitsta
belle der Verschiebeschaltung von Fig. 43 darstellt.
Fig. 56 zeigt eine Blockdiagramm, welches eine Schal
tungskonfiguration der Normalisierungsschaltung der ersten
bevorzugten Ausführungsform und eine darin aufgenommene
Umwandlungsschaltung darstellt.
Fig. 57(a) und 57(b) zeigen Diagramme, welche eine
Wahrheitstabelle der Verschiebeschaltung der Umwandlungs
schaltung von Fig. 56 darstellen.
Fig. 58 zeigt ein Blockdiagramm einer Gleitkommabe
rechnungsvorrichtung einer neunten bevorzugten Ausfüh
rungsform der vorliegenden Erfindung.
Fig. 59 zeigt ein Schaltungsblockdiagramm der Normali
sierungsschaltung in der neunten bevorzugten Ausführungs
form.
Fig. 60 zeigt ein Diagramm, welches eine Wahrheitsta
belle der in Fig. 59 dargestellten Verschiebeschaltung
darstellt.
Fig. 61 zeigt ein Diagramm, welches die Wahrheitsta
belle der in Fig. 59 dargestellten Verschiebeschaltung
darstellt.
Fig. 62 zeigt ein Schaltungsdiagramm, welches die
Wahrheitstabelle der in Fig. 59 dargestellten Verschiebe
schaltung darstellt.
Fig. 63 zeigt ein Schaltungsdiagramm der in Fig. 59
dargestellten Verschiebeschaltung.
Fig. 64 zeigt ein Schaltungsdiagramm der in Fig. 59
dargestellten Verschiebeschaltung.
Fig. 65 zeigt ein Schaltungsdiagramm, welches ein mo
difiziertes Beispiel der neunten bevorzugten Ausführungs
form der vorliegenden Erfindung darstellt.
Fig. 66 zeigt ein Schaltungsdiagramm, welches ein mo
difiziertes Beispiel der neunten bevorzugten Ausführungs
form der vorliegenden Erfindung darstellt.
Fig. 67 zeigt ein Schaltungsdiagramm, welches ein mo
difiziertes Beispiel der neunten bevorzugten Ausführungs
form der vorliegenden Erfindung darstellt.
Fig. 68 zeigt ein Schaltungsdiagramm, welches ein mo
difiziertes Beispiel der neunten bevorzugten Ausführungs
form der vorliegenden Erfindung darstellt.
Fig. 69 zeigt ein Schaltungsdiagramm, welches ein mo
difiziertes Beispiel der neunten bevorzugten Ausführungs
form der vorliegenden Erfindung darstellt.
Fig. 70 zeigt ein Schaltungsdiagramm, welches ein mo
difiziertes Beispiel der neunten bevorzugten Ausführungs
form der vorliegenden Erfindung darstellt.
Fig. 71 zeigt ein Schaltungsdiagramm, welches ein mo
difiziertes Beispiel der neunten bevorzugten Ausführungs
form der vorliegenden Erfindung darstellt.
Fig. 72 zeigt ein Schaltungsdiagramm, welches ein mo
difiziertes Beispiel der neunten bevorzugten Ausführungs
form der vorliegenden Erfindung darstellt.
Fig. 73 zeigt ein Schaltungsdiagramm, welches ein mo
difiziertes Beispiel der neunten bevorzugten Ausführungs
form der vorliegenden Erfindung darstellt.
Fig. 74 zeigt ein Schaltungsdiagramm, welches ein mo
difiziertes Beispiel der neunten bevorzugten Ausführungs
form der vorliegenden Erfindung darstellt.
Fig. 75 zeigt ein Schaltungsdiagramm, welches ein mo
difiziertes Beispiel der neunten bevorzugten Ausführungs
form der vorliegenden Erfindung darstellt.
Fig. 1 zeigt ein Blockdiagramm, welches die schemati
sche Struktur einer Gleitkomma- bzw. Gleitpunktberech
nungsvorrichtung darstellt.
Bei der Gleitpunkt- bzw. Gleitkommaberechnung wird der
Ausgang (Binärwert) des von der Arithmetikschaltung 50 von
Fig. 1 erzielten Berechnungsergebnisses üblicherweise nor
malisiert, so daß der Mantissenteil in dem Bereich von 1 ≦
Mantissenteil < 2 liegt (die Form 1, ΔΔΔΔ wobei Δ 1 oder
0 bedeutet). Wenn der Exponententeil 0 beträgt, wird der
Mantissenteil jedoch als Zahl kleiner als 1 (die Form von
0,ΔΔΔ) als nichtnormalisierte Zahl dargestellt. Diese Be
rechnungen gründen sich auf den Standard IEEE 754. Wenn
des weiteren der Mantissenteil den Wert 0 besitzt, wird
der Exponententeil ebenfalls auf 0 bestimmt (was als
"0-Funktion" bezeichnet wird). Die unten beschriebenen bevor
zugten Ausführungsformen beziehen sich auf eine Normali
sierungsschaltung 1 (Fig. 1), welche derartige Operationen
durchführt (die Normalisierungsberechnung, die Nichtnorma
lisierungsberechnung, die Berechnung der 0-Funktion).
Im folgenden wird eine erste Ausführungsform darge
stellt.
Ein Beispiel der Normalisierungsschaltung 1 in der
Gleitkommaberechnungsvorrichtung ist in Fig. 2 darge
stellt. In Fig. 2 bezeichnen die Bezugszeichen folgende
Teile. Bezugszeichen 2 bezeichnet eine Prioritätskodier
schaltung, 3 bezeichnet eine Bezugssignalerzeugungsschal
tung, 4 bezeichnet eine Dekodierschaltung, 5 bezeichnet
eine Detektorschaltung bezüglich der führenden 1
(Schaltung zum Erfassen der führenden 1), 6 bezeichnet ei
ne Subtrahierschaltung, 7a, 7b bezeichnen Multiplexer
schaltungen (MUX-Schaltungen), 8 bezeichnet eine UND-Gat
terschaltung, 9 bezeichnet eine ODER-Gatterschaltung und
10 bezeichnet eine Verschiebeschaltung. Die Teile 3, 8, 9
bilden das "Steuersignalerzeugungsteil 20", welches das
Kernteil ist. Aus der späteren Beschreibung ist ersicht
lich, daß das Steuersignalerzeugungsteil 20 das Mantissen
teileingangssignal und das Exponententeileingangssignal
empfängt, um ein Steuersignal eines ersten Pegels, wenn
ein durch das Exponententeileingangssignal gegebener Dezi
malzahlwert gleich oder größer als der Adressenzahlwert
der Bitposition der führenden 1 des Mantissenteileingangs
signal ist, als Bitposition zu erzeugen, wo der Bitzustand
zuerst den Wert 1 erzielt, entsprechend dem höchstwertigen
Bit, und ein Steuersignal eines zweiten Pegels zu erzeu
gen, wenn der Dezimalzahlwert des Exponententeileingangs
signals kleiner als der Adressenzahlwert der Bitposition
der führenden 1 ist oder wenn das Mantissenteileingangssi
gnal einen Wert 0 besitzt.
Die Ausgangsleitung des höchstwertigen Bits B''24 des
Ausgangssignals B'' ist die Leitung 5A.
Entsprechend Fig. 2 bezeichnet Bezugszeichen A ein Ex
ponententeileingangssignal, welches den Eingangswert des
Exponententeils darstellt, Bezugszeichen B bezeichnet ein
Mantissenteileingangssignal, welches den Eingangswert des
Mantissenteils darstellt, und Bezugszeichen C bezeichnet
ein Exponententeilausgangssignal, welches den Ausgangswert
des Exponententeils darstellt. Bezugszeichen D bezeichnet
ein Verschiebesteuersignal, welches einen Wert darstellt,
welcher den bewegten Betrag (Verschiebebetrag) repräsen
tiert, zur Normalisierung des Mantissenteileingangssignals
B. Des weiteren bezeichnet Bezugszeichen E ein Mantissen
teilausgangssignal, welches den Ausgangswert des Mantis
senteils bereitstellt. Die Signale A und B können eben
falls einfach als Eingangssignale bezeichnet werden, und
die Signale C und E können ebenfalls einfach als Ausgangs
signale bezeichnet werden.
Als nächstes werden die Funktionen der jeweiligen
Teile der Schaltung für den Fall beschrieben, bei welchem
der Exponententeil (A, C) eine Länge von 8 Bit besitzt,
der Mantissenteil (B, E) eine Länge von 24 Bit besitzt und
der Bewegungsbetrag (D) eine Größe von 25 Bit besitzt.
Die Dekodierschaltung 4 ist eine Schaltung, welche das
als Binärwert dargestellte Eingangssignal A dekodiert. De
ren Wahrheitstabelle ist in Fig. 3 und 4 dargestellt.
Ein Beispiel der spezifischen Struktur der Dekodierschal
tung ist in Fig. 5 für den Fall dargestellt, daß das Ein
gangssignal eine Länge von 8 Bit aufweist. Entsprechend
Fig. 5 bezeichnet Bezugszeichen 11 einen Inverter
(NICHT-Gatterschaltung), und Bezugszeichen 12 bezeichnet eine
UND-Gatterschaltung.
Die Detektorschaltung 5 bezüglich der führenden 1 ist
eine Schaltung, welche die Bitzustände des Eingangssignals
B von dem höchstwertigen Bit bis zu dem niedrigstwertigen
Bit wiedererlangt und den Bitzustand der Bitposition le
diglich der Bitposition zu "1" macht, wo der Wert "1" zu
erst vorhanden ist, und die Bitzustände aller anderer Bit
positionen zu "0" macht. Fig. 6 bis 8 zeigen eine Wahr
heitstabelle der Detektorschaltung 5 bezüglich der führen
den 1 für den Fall, daß das Eingangssignal die Länge von
24 Bit besitzt. Als Beispiel der spezifischen Struktur der
Detektorschaltung 5 bezüglich der führenden 1 für den
Fall, daß das Eingangssignal die Länge von 24 Bit besitzt,
ist in Fig. 9 dargestellt. Entsprechend Fig. 9 bezeichnet
das Bezugszeichen 11 einen Inverter (NICHT-Gatterschal
tung), und das Bezugszeichen 12 bezeichnet eine UND-Gat
terschaltung. Wie in der Wahrheitstabelle von Fig. 6
bis 8 dargestellt besitzt in dem Fall, daß das Eingangssi
gnal B den Wert 0 besitzt, das höchstwertige Bit B''24 des
Ausgangssignals B" den Wert 1 besitzt, und die anderen
Bits B''23 bis B''0 besitzen jeweils den Wert 0. Diese Aus
nahmeverarbeitung wird unter Berücksichtigung der Reali
sierung der "0-Funktion" durchgeführt.
Die Prioritätskodierschaltung 2 ist eine Schaltung,
welche sequentiell die Bitzustände des Eingangssignals B
von dem höchstwertigen Bit B23 bis zu dem niedrigstwerti
gen Bit B0 wiedererlangt und in einer Binärzahl als Zahl
darstellt, welche durch Subtrahieren einer 1 von dem
Adressenzahlwert der Bitposition der von dem höchstwerti
gen Bit 23 gezählten führenden "1" erlangt wird. Das heißt
die Bitbreite des Ausgangssignals B' beträgt in dem Fall,
bei welchem das Eingangssignal B die Länge von n Bit be
sitzt, int{(log2(n-1))+1} Bit, wobei int eine ganze Zahl
darstellt. Wenn das Eingangssignal B zu der Prioritätsko
dierschaltung 2 24 Bit aufweist, besitzt dementsprechend
die Bitbreite des Ausgangssignals B' 5 Bit. Fig. 10 und
11 zeigen eine Wahrheitstabelle der Prioritätskodierschal
tung 2 für den Fall, daß das Eingangssignal 24 Bit auf
weist. Wenn der Wert des Eingangssignals B insgesamt 0 be
trägt, wird der Wert des Ausgangssignals B' auf 0 gesetzt.
Diese Ausnahmeverarbeitung besitzt keine besondere Bedeu
tung. Die Schaltung 2 entspricht einem Kodierteil zum Aus
geben eines Signals, welches binär den Adressenzahlwert
der Bitposition der führenden 1 auf der Grundlage des Man
tissenteileingangssignals darstellt.
Die Bezugssignalerzeugungsschaltung 3 ist eine Schal
tung, welche die Bitzustände der Bitpositionen ihres Aus
gangssignals A von der höchstwertigen Bitposition bezüg
lich der Zahl des Werts auf "1" setzt, welcher durch Hin
zufügen von 1 dem Dezimalzahlwert des in einem Binärwert
dargestellten Eingangssignals "A" erlangt wird. Fig. 12
und 13 zeigen eine Wahrheitstabelle der Bezugssignalerzeu
gungsschaltung 3. Fig. 14 zeigt ein Beispiel der spezifi
schen Struktur der Bezugssignalerzeugungsschaltung 3. Ent
sprechend Fig. 14 bezeichnet Bezugszeichen 12 eine
UND-Gatterschaltung, Bezugszeichen 13 bezeichnet eine
UND-ODER-Gatterschaltung, und Bezugszeichen 14 bezeichnet eine
ODER-Gatterschaltung. Wenn bei der Bezugssignalerzeugungs
schaltung 3 das Eingangssignal A einen Wert von 23 oder
mehr besitzt, werden die Bitwerte des Ausgangssignals A''
jeweils auf 1 gesetzt.
Die UND-Gatterschaltung 8 wendet eine UND-Operation
auf jedes Bit der Signale A'' und B zur Ausgabe des Signals
G an. D.h. es gilt G0 = A''0 & B0, G1 = A''1 & B1, . . ., G22 =
A''22 & B22, G23 = A''23 & B23.
Die ODER-Gatterschaltung 9 führt eine ODER-Operation
bezüglich aller Bits des Ausgangssignals G durch und gibt
das Ausgangssignal G' aus. D.h. für den relativen Ausdruck
gilt G' = G0 ODER G1 ODER G2 ODER . . . ODER G22 ODER G23.
Die zwei Gatterschaltungen 8 und 9 bilden ein Logiko
perationsteil, welches eine UND-Verarbeitung des Bezugsi
gnals und des Mantissenteileingangssignals durchführt und
des weiteren eine ODER-Verarbeitung des Ergebnisses der
UND-Verarbeitung ausführt und das Ergebnis der ODER-Verar
beitung als Steuersignal ausgibt.
Die Subtrahierschaltung 6 und die MUX-Schaltung 7b
(entsprechend einem Wählteil) bilden ein Teil zur Bestim
mung des Exponententeilausgangssignals, welches das Expo
nententeileingangssignal A, das Ausgangssignal B' des Ko
dierteils 22 und das Steuersignal G' empfängt, um das Sub
traktionsergebis des Exponententeileingangssignals A und
des Ausgangssignals B' des Kodierteils 2 als das Exponen
tenteilausgangssignal C, wenn sich das Steuersignal G' auf
dem ersten Pegel befindet, auszugeben und einen Wert 0 als
das Exponententeilausgangssignal C aus zugeben, wenn sich
das Steuersignal G' auf dem zweiten Pegel befindet.
Die Subtrahierschaltung 6 empfängt das Eingangssignal
A und das Ausgangssignal B' jeweils als Eingangssignal S
und R, führt die Subtraktionsverarbeitung bezüglich der
Eingangssignale S und R durch und gibt das Subtraktionser
gebnis als das Ausgangssignal H an dem Ausgangssignalan
schluß (S-R) aus.
Die MUX-Schaltung 7 (7a, 7b) ist eine Schaltung, wel
che das Steuersignal G' als Steuersignal S empfängt, um
die Eingangssignale P (Masse in der Schaltung 7b) und Q
(gleich dem Ausgangssignal H in der Schaltung 7b) entspre
chend dem Pegel des Steuersignals S zu wählen. D.h. wenn
das Steuersignal S den Wert "0" besitzt, wird das Ein
gangssignal P als das Ausgangssignal C gewählt, und wenn
das Steuersignal S den Wert "1" besitzt, wird das Ein
gangssignal Q als das Ausgangssignal C gewählt. Wenn ein
Pegel des Werts "1" des Steuersignals S oder G' als "erster
Pegel" bezeichnet wird, wird der andere Pegel des Werts "0"
als "zweiter Pegel" bezeichnet.
Die Verschiebeschaltung 10 ist eine Schaltung, welche
das Eingangssignal B entsprechend dem Wert des Steuersi
gnals D (T) verschiebt. Fig. 15 bis 17 zeigen deren
Wahrheitstabelle für den Fall, daß das Steuersignal D 25
Bit aufweist. Ein Beispiel der bestimmten Struktur der
Verschiebeschaltung 10 ist in Fig. 18 und 19 darge
stellt. Entsprechend Fig. 18 und 19 bezeichnet Bezugs
zeichen 15 einen n-Kanal MOSFET.
Der Schaltungsbetrieb wird im folgenden beschrieben.
Zuerst wird der Schaltungsbetrieb für den Fall darge
stellt, bei welchem das Eingangssignal A des Exponenten
teils und das Eingangssignal B des Mantissenteils als A =
127 bzw. B = 0000 0001 0001 0001 0001 0001 gegeben sind.
- (1) Der Wert des Ausgangssignals A'' der Bezugssigna
lerzeugungsschaltung 3 wird wie folgt gegeben.
A'' = 1111 1111 1111 1111 1111 11111 - (2) Der Wert des Ausgangssignals G der UND-Gatter
schaltung 8 wird wie folgt gegeben.
G = 0000 0001 0001 0001 0001 0001 - (3) Der Wert des Ausgangssignals der ODER-Gatterschal
tung 9 oder des Steuersignals G' wird wie folgt gefunden.
G' = |G → 1 - (4) Für den Wert des Ausgangssignals B' der Priori tätskodierschaltung 2 gilt B' = 7.
- (5) Der Wert des Ausgangssignals H der Subtrahier
schaltung 6 wird wie folgt gegeben.
H = A-B' → 127-7 → 120 - (6) Der Wert des Ausgangssignals C der MUX-Schaltung
7b wird wie folgt gegeben.
C = G' ? H : 0 → 1 ? 120 : 0 → 120. - (7) Der Wert des Ausgangssignals A' der Dekodierschal
tung 4 wird wie folgt gegeben.
A' = 0000 0000 0000 0000 0000 0000 - (8) Der Wert des Ausgangssignals B'' der Detektorschal
tung 5 bezüglich der führenden 1 wird wie folgt aus ge
drückt.
B'' = 0 0000 0001 0000 0000 0000 0000 - (9) Der Wert des Ausgangssignals D der MUX-Schaltung
7a wird wie folgt gegeben.
D = 0 0000 0001 0000 0000 0000 0000 - (10) Der Wert des Ausgangssignals E der Verschiebe
schaltung 10 wird wie folgt gegeben.
E = 1000 1000 1000 1000 1000 0000
Wie oben dargestellt führt die Normalisierungsschal
tung 1 die Normalisierungsoperation korrekt durch.
Als nächstes wird der Fall erörtert, bei welchem A =
5, B = 0000 0001 0001 0001 0001 0001 gilt.
- (1) Der Wert des Ausgangssignals A'' der Bezugssi
gnalerzeugungsschaltung 3 wird wie folgt gegeben.
A'' = 1111 1100 0000 0000 0000 0000 - (2) Der Wert des Ausgangssignals G der UND-Gatter
schaltung 8 wird wie folgt gegeben.
G = 0000 0000 0000 0000 0000 0000 - (3) Für den Wert des Ausgangssignals G' der ODER-Gat terschaltung 9 gilt G' = |G → 0.
- (4) Der Wert des Ausgangssignals B' der Prioritätsko dierschaltung 2 wird als B' = 7 gefunden.
- (5) Der Wert des Ausgangssignals H der Subtrahier
schaltung 6 wird wie folgt gegeben.
H = A-B' → 5-7 → -2 - (6) Der Wert des Ausgangssignals C der MUX-Schaltung
7b wird wie folgt ausgedrückt.
C = G' ? H : 0 → 0 ? -2 : 0 = → 0 - (7) Der Wert des Ausgangssignals A' der Dekodierschal
tung 4 wird wie folgt gegeben.
A' = 0000 0100 0000 0000 0000 0000 - (8) Der Wert des Ausgangssignals B'' der Detektorschal
tung 5 bezüglich der führenden 1 wird wie folgt gegeben.
B'' = 0 0000 0001 0000 0000 0000 0000 - (9) Der Wert des Ausgangssignals D der MUX-Schaltung
7a wird wie folgt gegeben.
D = 0 0000 0100 0000 0000 0000 0000 - (10) Der Wert des Ausgangssignals E der Verschiebe
schaltung 10 wird wie folgt gegeben.
E = 0010 0010 0010 0010 0010 0000
Wie oben dargestellt führt die Schaltung 1 korrekt die
Nichtnormalisierungsoperation aus.
Des weiteren wird der Fall erörtert, bei welchem A = 7
und B = 0000 0001 0001 0001 0001 0001 gilt.
- (1) Der Wert des Ausgangssignals A'' der Bezugssigna
lerzeugungsschaltung 3 wird wie folgt gegeben.
A'' = 1111 1111 0000 0000 0000 0000 - (2) Der Wert des Ausgangssignals G der UND-Gatter
schaltung 8 wird wie folgt gegeben.
G = 0000 0001 0000 0000 0000 0000 - (3) Der Wert des Ausgangssignals G' der ODER-Gatter schaltung 9 wird ausgedrückt durch G' = IG → 1.
- (4) Der Wert des Ausgangssignals B' der Prioritätsko dierschaltung 2 wird gegeben als B' = 7.
- (5) Der Wert des Ausgangssignals H der Subtrahier
schaltung 6 wird wie folgt ausgedrückt.
H = A-B' → 7-7 → 0 - (6) Der Wert des Ausgangssignals C der MUX-Schaltung
7b wird wie folgt gefunden.
C = G' ? H : 0 → 1 ? 0 : 0 → 0 - (7) Der Wert des Ausgangssignals A' der Dekodierschal
tung 4 wird wie folgt gegeben.
A' = 0000 0001 0000 0000 0000 0000 - (8) Der Wert des Ausgangssignals B'' der Detektorschal
tung 5 der führenden 1 wird wie folgt gegeben.
B'' = 0 0000 0001 0000 0000 0000 0000 - (9) Der Wert des Ausgangssignals D der MUX-Schaltung
7a wird wie folgt gegeben.
D = 0 0000 0001 0000 0000 0000 0000 - (10) Der Wert des Ausgangssignals E der Verschiebe
schaltung 10 wird wie folgt gegeben.
E = 1000 1000 1000 1000 1000 0000
Des weiteren wird der Fall erörtert, bei welchem A =
127 und B = 0000 0000 0000 0000 0000 0000 gilt.
- (1) Der Wert des Ausgangssignals A'' der Bezugssi
gnalerzeugungsschaltung 3 wird wie folgt gegeben.
A'' = 1111 1111 1111 1111 1111 1111 - (2) Der Wert des Ausgangssignals G der UND-Gatter
schaltung 8 wird wie folgt gegeben.
G = 0000 0000 0000 0000 0000 0000 - (3) Der Wert des Ausgangssignals G' der ODER-Gatter schaltung 9 wird gegeben durch G' = |G → 0.
- (4) Der Wert des Ausgangssignals B' der Prioritätsko dierschaltung 2 wird gegeben durch B' = 0.
- (5) Der Wert des Ausgangssignals H der Subtrahier
schaltung 6 wird wie folgt gefunden.
H = A - B' → 127 -0 → 127 - (6) Der Wert des Ausgangssignals C der MUX-Schaltung
7b wird wie folgt ausgedrückt.
C = G' ? H : 0 → 0 ? 127 : → 0 - (7) Der Wert des Ausgangssignals A' der Dekodierschal
tung 4 wird wie folgt gegeben.
A' = 0000 0000 0000 0000 0000 0000 - (8) Der Wert des Ausgangssignals B'' der Detektorschal
tung 5 der führenden 1 wird wie folgt gegeben.
B'' = 1 0000 0000 0000 0000 0000 0000 - (9) Der Wert des Ausgangssignals D der MUX-Schaltung
7a wird wie folgt gegeben.
D = 1 0000 0000 0000 0000 0000 0000 - (10) Der Wert des Ausgangssignals E der Verschiebe
schaltung 10 wird wie folgt gegeben.
E = 0000 0000 0000 0000 0000 0000
Wie oben beschrieben wird bei dieser Normalisierungs
schaltung 1 durch Bereitstellen in dem Verarbeitungspfad
auf der Exponententeilseite des Steuersignalerzeugungs
teils 20, welches den Mantissenteil und den Exponententeil
als direkte Eingänge empfängt, zum Erzeugen des Steuersi
gnals G', welches die MUX-Schaltungen 7a und 7b jeweils an
der Mantissenteilseite und der Exponententeilseite steu
ert, eine Verarbeitung mit hoher Geschwindigkeit einer (1)
Normalisierungsoperationsverarbeitung, (2) Nichtnormali
sierungsoperationsverarbeitung, (3) Operationsverarbeitung
der "0-Funktion" ermöglicht. Des weiteren wird für die
Realisierung der Verarbeitung (3) eine spezielle Schaltung
106 wie in Fig. 43 dargestellt nicht benötigt. Diese
Struktur gründet sich auffolgenden Punkt.
Üblicherweise ist bei der Gleitkommaberechnungsvor
richtung wie einem Gleitkommaaddierer und einem Gleitkom
mamultiplizierer die für die Übertragung des Signals auf
die Normalisierungsschaltung benötigte Zeit bezüglich des
Mantissenteileingangssignals B größer als bezüglich des
Exponententeileingangssignals A. Der Grund dafür besteht
darin, daß die Berechnung bezüglich des Mantissenteils
komplexer ist, welcher eine größere Bitbreite als der Ex
ponententeil besitzt. Wenn eine Normalisierungsschaltung
enthalten ist, hängt dementsprechend der am meisten verzö
gerte Pfad in der gesamten Gleitkommaberechnungsvorrich
tung von dem Pfad von dem Eingangsport des Mantissentei
leingangssignals B zu dem Ausgangsport des Mantissenteil
ausgangssignals E in der Normalisierungsschaltung ab. Es
wird somit verlangt, daß eine geringere Last in dem Pfad
auf der Mantissenteilseite in der Normalisierungsschaltung
vorgesehen ist.
Daher wird bei der Erfindung eine derartige Struktur
wie in Fig. 2 dargestellt übernommen. Somit ist der am
meisten verzögerte Pfad (der kritische Pfad) der Pfad,
welcher von dem Eingangsport des Mantissenteileingangssi
gnals B → Detektorschaltung 5 der führenden 1 →
MUX-Schaltung 7a → Verschiebeschaltung 10 → zu dem Ausgangs
port des Mantissenteilausgangssignals E führt, welcher ei
ne Normalisierungsschaltung mit hoher Geschwindigkeit er
möglicht. In diesem Fall sind die von der Bezugssignaler
zeugungsschaltung 3 und dem Dekoder 4 durchgeführten Ope
rationen beendet, bevor das Mantissenteileingangssignal B
eingegeben ist, und die Ausgangssignale A'' und A' sind be
reits gebildet. Dementsprechend erzeugen die UND-,
ODER-Gatterschaltungen 8 und 9 sofort das Steuersignal G' im
Ansprechen auf das Eingeben des Eingangssignals B.
Im folgenden wird ein erstes modifiziertes Beispiel
der ersten bevorzugten Ausführungsform dargestellt.
Bei der Schaltung von Fig. 2 kann die Bezugssignaler
zeugungsschaltung 3 durch eine Schaltung ersetzt werden,
welche alle Bitzustände der jeweiligen Bitpositionen von
dem höchstwertigen Bit des Ausgangssignal A'' für einen
Wert der Dezimalzahl des als Binärwert dargestellten Ein
gangssignals A zu "1" macht. Der Grund dafür ergibt sich
aus dem folgenden Sachverhalt. Wenn entspre 68910 00070 552 001000280000000200012000285916879900040 0002019623465 00004 68791chend Fig. 2 A
= B' gilt, d. h. wenn A' = B''(23-0) gilt, kann eins der Ein
gangssignale P und Q in der MUX-Schaltung 7a gewählt wer
den. Wenn des weiteren A = B' gilt, gilt für das Ausgangs
signal H der Subtrahierschaltung 6 die Beziehung H = A-B'
= 0, und die MUX-Schaltung 7b kann ebenfalls eins der
Eingangssignale P und Q wählen, so daß beide MUX-Schaltun
gen P in diesem modifizierten Beispiel 1 wählen. Fig. 20
und Fig. 21 zeigen eine Wahrheitstabelle der Bezugssi
gnalerzeugungsschaltung 3', welche durch eine derartige
Funktion ersetzt ist. Fig. 22 zeigt ein Beispiel der spe
zifischen Struktur der Bezugssignalerzeugungsschaltung 3'.
Entsprechend Fig. 22 bezeichnet Bezugszeichen 12 eine
UND-Gatterschaltung, Bezugszeichen 13 bezeichnet eine
UND-ODER-Gatterschaltung, und Bezugszeichen 14 bezeichnet eine
ODER-Schaltung. Wenn bei der Bezugssignalerzeugungsschal
tung 3' der Wert des Eingangssignals A = 24 oder größer
ist, beträgt der Wert des Ausgangssignals A'' an allen Bit
positionen 1.
Der Betrieb der Normalisierungsschaltung 1 wird für
den Fall beschrieben, bei welchem eine Bezugssignalerzeu
gungsschaltung 3' verwendet wird.
Zuerst wird der Fall erörtert, bei welchem das Ein
gangssignal A des Exponententeils gleich 127 und das Ein
gangssignal B des Mantissenteils gleich 0000 0001 0001
0001 0001 0001 ist.
- (1) Der Wert des Ausgangssignals A'' der Bezugssi
gnalerzeugungsschaltung 3' wird wie folgt gegeben.
A'' = 1111 1111 1111 1111 1111 1111 - (2) Der Wert des Ausgangssignals G der UND-Gatter
schaltung 8 wird wie folgt gegeben.
G = 0000 0001 0001 0001 0001 0001 - (3) Der Wert des Ausgangssignals G' der ODER-Gatter schaltung 9 wird ausgedrückt durch G' = |G → 1
- (4) Der Wert des Ausgangssignals B' der Prioritätsko dierschaltung 2 wird gegeben durch B' = 7.
- (5) Der Wert des Ausgangssignals H der Subtrahier
schaltung 6 wird wie folgt gegeben.
H = A-B' → 127-7 → 120 - (6) Der Wert des Ausgangssignals C der MUX-Schaltung
7b wird wie folgt gefunden.
C = G' ? H : 0 → 1 ? 120 : 0 → 120 - (7) Der Wert des Ausgangssignals A' der Dekodierschal
tung 4 wird wie folgt gegeben.
A' = 0000 0000 0000 0000 0000 0000 - (8) Der Wert des Ausgangssignals B'' der Detektorschal
tung 5 der führenden 1 wird wie folgt gegeben.
B'' = 0 0000 0001 0000 0000 0000 0000 - (9) Der Wert des Ausgangssignals D der MUX-Schaltung
7a wird wie folgt gegeben.
D = 0 0000 0001 0000 0000 0000 0000 - (10) Der Wert des Ausgangssignals E der Verschiebe
schaltung 10 wird wie folgt gegeben.
E = 1000 1000 1000 1000 1000 0000
Auf diese Weise führt das modifizierte Beispiel 1
ebenfalls den Normalisierungsbetrieb korrekt aus.
Als nächstes wird der Fall erörtert, bei welchem A =
5, B = 0000 0001 0001 0001 0001 0001 gilt.
- (1) Der Wert des Ausgangssignals A'' der Bezugssi
gnalerzeugungsschaltung 3' wird wie folgt gegeben.
A'' = 1111 1000 0000 0000 0000 0000 - (2) Der Wert des Ausgangssignals G der UND-Gatter
schaltung 8 wird wie folgt gegeben.
G = 0000 0000 0000 0000 0000 0000 - (3) Der Wert des Ausgangssignals G' der ODER-Gatter schaltung 9 beträgt G' = |G → 0
- (4) Der Wert des Ausgangssignals B' der Prioritätsko dierschaltung 2 wird gegeben durch B' = 7.
- (5) Der Wert des Ausgangssignals H der Subtrahier
schaltung 6 wird wie folgt gefunden.
H = A-B' → 5-7 → -2 - (6) Der Wert des Ausgangssignals C der MUX-Schaltung
7b wird wie folgt gefunden.
C = G' ? H : 0 → 0 ? -2 : 0 → 0 - (7) Der Wert des Ausgangssignals A' der Dekodierschal
tung 4 wird wie folgt gegeben.
A' = 0000 0100 0000 0000 0000 0000 - (8) Der Wert des Ausgangssignals B'' der Detektorschal
tung 5 der führenden 1 wird wie folgt gegeben.
B'' = 0 0000 0001 0000 0000 0000 0000 - (9) Der Wert des Ausgangssignals D der MUX-Schaltung
7a wird wie folgt gegeben.
D = 0 0000 0100 0000 0000 0000 0000 - (10) Der Wert des Ausgangssignals E der Verschiebe
schaltung 10 wird wie folgt gegeben.
E = 0010 0010 0010 0010 0010 0000
Auf diese Weise führt das modifizierte Beispiel 1 si
cher den Nichtnormalisierungsbetrieb aus.
Als nächstes wird der Fall erörtert, bei welchem A =
7, B = 0000 0001 0001 0001 0001 0001 gilt.
- (1) Der Wert des Ausgangssignals A'' der Bezugssi
gnalerzeugungsschaltung 3' wird wie folgt gegeben.
A'' = 1111 1110 0000 0000 0000 0000 - (2) Der Wert des Ausgangssignals G der UND-Gatter
schaltung 8 wird wie folgt gegeben.
G = 0000 0000 0000 0000 0000 0000 - (3) Der Wert des Ausgangssignals G' der ODER-Gatter schaltung 9 wird durch die Beziehung G' = |G → 0 gefunden.
- (4) Der Wert des Ausgangssignals B' der Prioritätsko dierschaltung 2 wird gegeben durch B' = 7.
- (5) Der Wert des Ausgangssignals H der Subtrahier
schaltung 6 wird wie folgt gefunden.
H = A-B' → 7-7 → 0 - (6) Der Wert des Ausgangssignals C der MUX-Schaltung
7b wird wie folgt gefunden.
C = G' ? H : 0 → 0 ? 0 : 0 → 0 - (7) Der Wert des Ausgangssignals A' der Detektorschal
tung 4 wird wie folgt gegeben.
A''= 0000 0001 0000 0000 0000 0000 - (8) Der Wert des Ausgangssignals B'' der Dekodierschal
tung 5 der führenden 1 wird wie folgt gegeben.
B'' = 0 0000 0001 0000 0000 0000 0000 - (9) Der Wert des Ausgangssignals D der MUX-Schaltung
7a wird wie folgt gegeben.
D = 0 0000 0001 0000 0000 0000 0000 - (10) Der Wert des Ausgangssignals E der Verschiebe
schaltung 10 wird wie folgt gegeben.
E = 1000 1000 1000 1000 1000 0000
Auf diese Weise führt das modifizierte Beispiel 1
ebenfalls den Normalisierungsbetrieb korrekt durch.
Ebenfalls wird der Fall erörtert, bei welchem A = 127,
B = 0000 0000 0000 0000 0000 0000 gilt.
- (1) Der Wert des Ausgangssignals A'' der Bezugssi
gnalerzeugungsschaltung 3' wird wie folgt gegeben.
A'' = 1111 1111 1111 1111 1111 1111 - (2) Der Wert des Ausgangssignals G der UND-Gatter
schaltung 8 wird wie folgt gegeben.
G = 0000 0000 0000 0000 0000 0000 - (3) Der Wert des Ausgangssignals G' der ODER-Gatter schaltung 9 wird durch die Beziehung G' = |G → 0 gegeben.
- (4) Der Wert des Ausgangssignals B' der Prioritätsko dierschaltung 2 wird durch die Beziehung B'' = 0 gegeben.
- (5) Der Wert des Ausgangssignals H der Subtrahier
schaltung 6 wird wie folgt ausgedrückt.
H = A-B' → 127-0 → 127 - (6) Der Wert des Ausgangssignals C der MUX-Schaltung
7b wird wie folgt ausgedrückt.
C = G' ? H : 0 → 0 ? 127 : 0 → 0 - (7) Der Wert des Ausgangssignals A' der Detektorschal
tung 4 wird wie folgt gegeben.
A'' = 0000 0000 0000 0000 0000 0000 - (8) Der Wert des Ausgangssignals B'' der Dekoderschal
tung 5 der führenden 1 wird wie folgt gegeben.
B'' = 1 0000 0000 0000 0000 0000 0000 - (9) Der Wert des Ausgangssignals D der MUX-Schaltung
7a wird wie folgt gegeben.
D = 1 0000 0000 0000 0000 0000 0000 - (10) Der Wert des Ausgangssignals E der Verschiebe
schaltung 10 wird wie folgt gegeben.
E = 0000 0000 0000 0000 0000 0000
Auf diese Weise realisiert das erste modifizierte Bei
spiel ebenfalls die "0-Funktion".
Das erste modifizierte Beispiel, welches im wesentli
chen der Schaltung von Fig. 2 entspricht, besitzt diesel
ben Funktionen und Effekte wie diejenigen der Normalisie
rungsschaltung von Fig. 2.
Im folgenden wird ein zweites modifiziertes Beispiel
der ersten bevorzugten Ausführungsform beschrieben.
Wie in Fig. 23 dargestellt kann die MUX-Schaltung 7b
der Schaltung von Fig. 2 durch eine UND-Gatterschaltung 16
ersetzt werden. In diesem Fall wird das Ausgangssignal C
des Exponententeils zu 0, wenn das Steuersignal G' den
Wert 0 besitzt. Wenn das Steuersignal G' den Wert 1 be
sitzt, wird das Ausgangssignal C des Exponententeils
gleich dem Ausgangssignal H der Subtrahiererschaltung 6.
Im folgenden wird ein drittes modifiziertes Beispiel
der ersten bevorzugten Ausführungsform dargestellt.
Des weiteren kann bei der Normalisierungsschaltung von
Fig. 2 zusätzlich zu dem Ersetzen der MUX-Schaltung 7b mit
der UND-Gatterschaltung 16 wie in Fig. 23 dargestellt die
Bezugssignalerzeugungsschaltung 3 durch die in Fig. 22
dargestellte Bezugssignalerzeugungsschaltung 3' ersetzt
werden.
Im folgenden wird eine zweite bevorzugte Ausführungs
form dargestellt.
Eine andere bevorzugte Ausführungsform der Normalisie
rungsschaltung in der Gleitkomma- bzw. Gleitpunktberech
nungsvorrichtung ist in in Fig. 24 dargestellt. Die Norma
lisierungsschaltung 1A ist dadurch bestimmt, daß die
Struktur des "Exponententeilausgangssignalbestimmungsteils",
welches die Subtrahierschaltung 6 und die MUX-Schaltung
b enthält, in der Normalisierungsschaltung 1 von Fig. 2
modifiziert ist.
Entsprechend Fig. 24 bezeichnet Bezugszeichen 2 eine
Prioritätskodierschaltung, 3 bezeichnet eine Bezugssi
gnalerzeugungsschaltung, 4 bezeichnet eine Dekodierschal
tung, 5 bezeichnet eine Detektorschaltung der führenden 1
(Schaltung zum Erfassen der führenden 1), 6A bezeichnet
eine Subtrahierschaltung, 7a und 7b bezeichnen MUX-Schal
tungen (Wahlteile), 8 bezeichnet eine UND-Gatterschaltung,
9 bezeichnet eine ODER-Gatterschaltung, und Bezugszeichen
10 bezeichnet eine Verschiebeschaltung. Diese Teile außer
der MUX-Schaltung 7c und der Subtrahierschaltung 6A sind
dieselben wie entsprechende in Fig. 2 dargestellte Teile.
Entsprechend Fig. 21 stellen Bezugszeichen A-E diesel
ben Teile wie die in Fig. 2 dargestellten entsprechenden
Bezugszeichen dar.
Die MUX-Schaltung 7c gibt das Eingangssignal Q (=B')
aus, wenn das Steuersignal G' gleich 1 ist, und gibt das
Eingangssignal P (=A) aus, wenn das Steuersignal G' gleich
0 ist.
Als nächstes wird der Schaltungsbetrieb mit dem Expo
nententeil (A, C) von 8 Bit, dem Mantissenteil (B, E) von
24 Bit und dem Bewegungsbetrag (D) von 25 Bit beschrieben.
Zuerst wird angenommen, daß für das Eingangssignal A
des Exponententeils und das Eingangssignal B des Mantis
senteils A=127, B = 0000 0001 0001 0001 0001 0001 gilt.
- (1) Der Wert des Ausgangssignals A'' der Bezugssigna
lerzeugungsschaltung 3 wird wie folgt gegeben.
A'' = 1111 1111 1111 1111 1111 1111 - (2) Der Wert des Ausgangssignals G der UND-Gatter
schaltung 8 wird wie folgt gegeben.
G = 0000 0001 0001 0001 0001 0001 - (3) Der Wert des Ausgangssignals G' der ODER-Gatter schaltung 9 wird durch die Beziehung G' = |G → 1 gegeben.
- (4) Der Wert des Ausgangssignals B' der Prioritätsko dierschaltung 2 wird gegeben als B' = 7.
- (5) Der Wert des Ausgangssignals H der MUX-Schaltung
7c wird wie folgt gefunden.
H = G' ? B' : A→ 1 ? 7 : 127 → 7 - (6) Der Wert des Ausgangssignals C der Subtrahier
schaltung 6A wird wie folgt gegeben.
C = A-H → 127-7 → 120 - (7) Der Wert des Ausgangssignals A'' der Dekodierschal
tung 4 wird wie folgt gegeben.
A' = 0000 0000 0000 0000 0000 0000 - (8) Der Wert des Ausgangssignals B'' der Detektorschal
tung 5 der führenden 1 wird wie folgt gegeben.
B'' = 0 0000 0001 0000 0000 0000 0000 - (9) Der Wert des Ausgangssignals D der MUX-Schaltung
7a wird wie folgt gegeben.
D = 0 0000 0001 0000 0000 0000 0000 - (10) Der Wert des Ausgangssignals E der Verschiebe
schaltung 10 wird wie folgt gegeben.
E = 1000 1000 1000 1000 1000 0000
Als nächstes wird angenommen, daß A = 5, B = 0000 0001
0001 0001 0001 0001 gilt.
- (1) Der Wert des Ausgangssignals A'' der Bezugssigna
lerzeugungsschaltung 3 wird wie folgt gegeben.
A'' = 1111 1100 0000 0000 0000 0000 - (2) Der Wert des Ausgangssignals G der UND-Gatter
schaltung 8 wird wie folgt gegeben.
G = 0000 0000 0000 0000 0000 0000 - (3) Der Wert des Ausgangssignals G' der ODER-Gatter schaltung 9 wird durch die Beziehung G' = |G → 0 gegeben.
- (4) Der Wert des Ausgangssignals B' der Prioritätsko dierschaltung 2 wird gefunden als B' = 7.
- (5) Der Wert des Ausgangssignals H der MUX-Schaltung
7c wird wie folgt gegeben.
H = G' ? B': A → 0 ? 7 : 5 → 5 - (6) Der Wert des Ausgangssignals C der Subtrahier
schaltung 6A wird wie folgt ausgedrückt.
C = A-H → 5-5 → 0 - (7) Der Wert des Ausgangssignals A' der Dekodierschal
tung 4 wird wie folgt gegeben.
A' = 0000 0100 0000 0000 0000 0000 - (8) Der Wert des Ausgangssignals B'' der Detektorschal
tung 5 der führenden 1 wird wie folgt gegeben.
B'' = 0 0000 0001 0000 0000 0000 0000 - (9) Der Wert des Ausgangssignals D der MUX-Schaltung
7a wird wie folgt gegeben.
D = 0 0000 0100 0000 0000 0000 0000 - (10) Der Wert des Ausgangssignals E der Verschiebe
schaltung 10 wird wie folgt gegeben.
E = 0010 0010 0010 0010 0010 0000
Des weiteren wird angenommen, daß A = 7 und B = 0000
0001 0001 0001 0001 0001 gilt.
- (1) Der Wert des Ausgangssignals A'' der Bezugssi
gnalerzeugungsschaltung wird wie folgt gegeben.
A'' = 1111 1111 0000 0000 0000 0000 - (2) Der Wert des Ausgangssignals G der UND-Gatter
schaltung 8 wird wie folgt gegeben.
G = 0000 0001 0000 0000 0000 0000 - (3) Der Wert des Ausgangssignals G' der ODER-Gatter schaltung 9 wird durch die Beziehung G' = |G → 1 ausge drückt.
- (4) Der Wert des Ausgangssignals B' der Prioritätsko dierschaltung 2 wird gegeben als B' = 7.
- (5) Der Wert des Ausgangssignals H der MUX-Schaltung
7c wird wie folgt gefunden.
H = G' ?, B' : A → 1 ? 7 : 7 → 7 - (6) Der Wert des Ausgangssignals C der Subtrahier
schaltung 6A wird wie folgt gefunden.
C = A-H → 7-7 → 0 - (7) Der Wert des Ausgangssignals A' der Dekodierschal
tung 4 wird wie folgt gegeben.
A' 0 0000 0001 0000 0000 0000 0000 - (8) Der Wert des Ausgangssignals B'' der Detektorschal
tung 5 der führenden 1 wird wie folgt gegeben.
B'' = 0 0000 0001 0000 0000 0000 0000 - (9) Der Wert des Ausgangssignals D der MUX-Schaltung
7a wird wie folgt gegeben.
D = 0 0000 0001 0000 0000 0000 0000 - (10) Der Wert des Ausgangssignals E der Verschiebe
schaltung 10 wird wie folgt gegeben.
E = 1000 1000 1000 1000 1000 0000
Des weiteren wird angenommen, daß A = 127 und B = 0000
0000 0000 0000 0000 0000 gilt.
- (1) Der Wert des Ausgangssignals A'' der Bezugssi
gnalerzeugungsschaltung 3 wird wie folgt gegeben.
A'' = 1111 1111 1111 1111 1111 1111 - (2) Der Wert des Ausgangssignals G der UND-Gatter
schaltung 8 wird wie folgt gegeben.
G = 0000 0000 0000 0000 0000 0000 - (3) Der Wert des Ausgangssignals G' der ODER-Gatter schaltung 9 wird ausgedrückt durch G' = |G → 0.
- (4) Der Wert des Ausgangssignals B' der Prioritätsko dierschaltung 2 wird bestimmt durch B' = 0.
- (5) Der Wert des Ausgangssignals H der MUX-Schaltung
7c wird wie folgt gefunden.
H = G' ? B' : A → 1 ? 0 : 127 → 127 - (6) Der Wert des Ausgangssignals C der Subtrahier
schaltung 6A wird wie folgt gegeben.
C = A-H → 127-127 → 0 - (7) Der Wert des Ausgangssignals A' der Dekodierschal
tung 4 wird wie folgt gegeben.
A' = 0000 0000 0000 0000 0000 0000 - (8) Der Wert des Ausgangssignals B'' der Detektorschal
tung 5 der führenden 1 wird wie folgt gegeben.
B'' = 1 0000 0000 0000 0000 0000 0000 - (9) Der Wert des Ausgangssignals D der MUX-Schaltung
7a wird wie folgt gegeben.
D = 1 0000 0000 0000 0000 0000 0000 - (10) Der Wert des Ausgangssignals E der Verschiebe
schaltung 10 wird wie folgt gegeben.
E = 0000 0000 0000 0000 0000 0000.
Auf diese Weise werden ebenfalls dieselben Effekte wie
diejenigen bei der ersten bevorzugten Ausführungsform bei
der zweiten bevorzugten Ausführungsform erzeugt.
Bei der Schaltung von Fig. 24 kann die Bezugssignaler
zeugungsschaltung 3 durch die in Fig. 23 dargestellte Be
zugssignalerzeugungsschaltung 3' ersetzt werden.
Im folgenden wird eine dritte bevorzugte Ausführungs
form dargestellt.
Eine andere bevorzugte Ausführungsform einer Normali
sierungsschaltung in der Gleitpunkt- bzw. Gleitkommabe
rechnungsvorrichtung wird in Fig. 25 dargestellt. Die Nor
malisierungsschaltung 1B von Fig. 25 betrifft eine Verbes
serung des Kodierteils der Normalisierungsschaltung 1 von
Fig. 2, welche dadurch bestimmt ist, daß sie einen Kodie
rer 17 zum Kodieren des Ausgangssignals der Detektorschal
tung 5 der führenden 1 anstelle des Prioritätskodierers 2
besitzt. Dementsprechend bilden hier die zwei Schaltungen
5 und 17 das Kodierteil. Damit wird beabsichtigt, die
Schwierigkeit zu lösen, daß ein direktes Kodieren des Ein
gangssignals B wie in Fig. 2 dargestellt die logische
Schaltungsstruktur der Prioritätskodierschaltung 2 verkom
pliziert, um den Bereich in der Normalisierungsschaltung 1
zu erhöhen, wodurch der Schaltungsumfang erhöht wird.
Daher sind entsprechend Fig. 25 andere Komponenten
außer der Kodierschaltung 17 dieselben wie die in Fig. 2
dargestellten entsprechenden Teile. In Fig. 25 und 2
entsprechen sich ebenfalls die Bezugszeichen A-E bzw. de
ren Bedeutung.
Im folgenden wird eine Beschreibung bezüglich des Fal
les gegeben, bei welchem der Exponententeil (A, C) eine
Länge von 8 Bit besitzt, der Mantissenteil (B, E) eine
Länge von 8 Bit besitzt, der Mantissenteil (B, E) eine
Länge von 24 Bit besitzt, und der Bewegungsbetrag (D) 25
Bit beträgt.
Die Kodierschaltung 17 ist eine Schaltung, welche das
Ausgangssignals B'' des Detektors 5 der führenden 1 als
Eingang empfängt und die jeweiligen Bitzustände des Ein
gangssignals B'' von dem höchstwertigen Bit wiedererlangt,
um eine Zahl als Binärwert darzustellen, welche durch Sub
trahieren um 1 von dem Adressenzahlwert der Bitposition
von "1" erlangt wird. D.h. wenn das Eingangssignal B'' eine
Länge von n Bit besitzt, beträgt die Bitbreite des Aus
gangssignals B' eine Länge von {int(log2(n-1))+1} Bit.
Wenn das Eingangssignal B'' der Kodierschaltung 17 eine
Länge von 25 Bit besitzt, beträgt dementsprechend die Bit
breite des Ausgangssignals B'' 5 Bit. Fig. 26 und 27
zeigen eine Wahrheitstabelle der Kodierschaltung 17 für
den Fall, daß das Eingangssignal eine Länge von 25 Bit be
sitzt. Fig. 28 zeigt ein Beispiel der spezifischen Struk
tur der Kodierschaltung 17. Aus der Schaltungsstruktur von
Fig. 28 ergibt sich, daß die Struktur der Logikschaltung
vereinfacht ist und der von der Kodierschaltung 17 bean
spruchte Bereich bei der Normalisierungsschaltung verklei
nert werden kann.
Im folgenden wird ein erstes modifiziertes Beispiel
der dritten bevorzugten Ausführungsform dargestellt.
Bei der Normalisierungsschaltung 1B von Fig. 25 kann
die Bezugssignalerzeugungsschaltung 3 durch die in Fig. 22
dargestellte Bezugssignalerzeugungsschaltung 3' ersetzt
werden. Es ist jedoch zu beachten, daß bei der Bezugssi
gnalerzeugungsschaltung 3', wenn der Wert des Eingangssi
gnals A = 24 oder größer ist, der Wert des Ausgangssignals
A'' bezüglich aller Bitpositionen gleich 1 ist.
Im folgenden wird ein zweites modifiziertes Beispiel
der dritten bevorzugten Ausführungsform dargestellt.
Bei der Normalisierungsschaltung 1B von Fig. 25 kann
die MUX-Schaltung 7b durch die UND-Gatterschaltung 16 er
setzt werden. Fig. 29 stellt die Struktur der Normalisie
rungsschaltung für diesen Fall dar.
Im folgenden wird ein drittes modifiziertes Beispiel
der dritten bevorzugten Ausführungsform dargestellt.
Des weiteren kann mit der MUX-Schaltung 7b, welche
durch die UND-Gatterschaltung 16 wie in Fig. 29 darge
stellt ersetzt ist, die Bezugssignalerzeugungsschaltung 3
durch die in Fig. 22 dargestellte Bezugssignalerzeugungs
schaltung 3' ersetzt werden.
Im folgenden wird eine vierte bevorzugte Ausführungs
form dargestellt.
Eine andere bevorzugte Ausführungsform der Normalisie
rungsschaltung in der Gleitpunkt- bzw. Gleitkommaberech
nungsvorrichtung ist in Fig. 30 dargestellt. Diese Norma
lisierungsschaltung zeigt eine Anwendung des charakteri
stischen Punkts der Normalisierungsschaltung 1A von Fig.
24 auf die Normalisierungsschaltung 1B von Fig. 25. D.h.
das "Exponententeilausgangssignalbestimmtungsteil", wel
ches durch die Kombination der Schaltungen 6 und 7b von
Fig. 25 gebildet ist, wird durch die Kombination der
Schaltungen 7c und 6A von Fig. 30 ersetzt.
Bei der Schaltung von Fig. 30 kann die Bezugssignaler
zeugungsschaltung 3 durch die in Fig. 22 dargestellte Be
zugssignalerzeugungsschaltung 3' ersetzt werden.
Im folgenden wird eine fünfte bevorzugte Ausführungs
form dargestellt.
Eine andere bevorzugte Ausführungsform einer Normali
sierungsschaltung in der Gleitpunkt- bzw. Gleitkommabe
rechnungsvorrichtung ist in Fig. 31 dargestellt. Diese
Normalisierungsschaltung 1D ist dadurch bestimmt, daß sie
eine Bezugssignalerzeugungsschaltung 19 (welche ebenfalls
als Hauptbezugssignalerzeugungsschaltung bezeichnet wird)
enthält, welche als Eingangssignal das Ausgangssignal A'
der Dekodierschaltung 4 anstelle eines direkten Empfangens
des Eingangssignals A wie bei der Bezugssignalerzeugungs
schaltung 3 von Fig. 2 empfängt, und sie besitzt in ande
rer Hinsicht dieselbe Struktur wie die Normalisierungs
schaltung 1 von Fig. 2. Dies liegt an der Tatsache, daß
sie vorteilhaft bezüglich der Schaltungsstruktur zur Er
zeugung des Bezugssignals A'' von dem Ausgang der Dekodier
schaltung 4 wie später beschrieben ist.
Wie oben dargelegt, bilden die zwei Schaltungen 4 und
19 das "Bezugssignalerzeugungsteil", welches das "Steuersi
gnalerzeugungsteil" 20 entsprechend dem oben zusammen mit
dem "Logikoperationsteil" einschließlich der Gatterschal
tungen 8 und 9 beschriebenen Steuersignalerzeugungsteil 20
bildet.
Als nächstes werden die Schaltungsteile mit dem Expo
nententeil (A, C) von 8 Bit, dem Mantissenteil (B, E) von
24 Bit und dem Bewegungsbetrag (D) von 25 Bit beschrieben.
Die Dekodierschaltung 4, die Detektorschaltung 5 der
führenden 1, die Prioritätskodierschaltung 2, die Subtra
hierschaltung 6, die MUX-Schaltungen 7a und 7b und die
Verschiebeschaltung 10 arbeiten auf dieselbe Weise wie die
bezüglich der ersten bevorzugten Ausführungsform darge
stellten Komponenten.
Die Bezugssignalerzeugungsschaltung 19 zum Erzeugen
des Bezugssignals A'' von dem Dekodiererausgang ist eine
Schaltung, welche das Bezugssignal A'' auf der Grundlage
des Signals A' erzeugt, welches durch Dekodieren des in
einem Binärwert dargestellten Eingangssignals A in der De
kodierschaltung 4 erlangt wird. Das Bezugssignal A'' ist
ein Signal, bei welchem alle Bitpositionen von dem höchst
wertigen Bit bis zu dem Bit, bei welchem das Signal A' den
Wert "1" erlangt, auf 1 gesetzt sind und die anderen Bit
positionen jeweils auf 0 gesetzt sind. Fig. 32 und 33
zeigen eine Wahrheitstabelle der Bezugssignalerzeugungs
schaltung 19. Diese Wahrheitstabelle entspricht im wesent
lichen der in Fig. 12 und 13 dargestellten Wahrheitsta
belle. Fig. 34 zeigt ein Beispiel der spezifischen Struk
tur der Bezugssignalerzeugungsschaltung 19. Entsprechend
Fig. 34 bezeichnet Bezugszeichen 14 eine ODER-Gatterschal
tung. Wenn bei der Bezugssignalerzeugungsschaltung 19 alle
Bitpositionen des Eingangssignals A' den Wert 0 besitzen,
ist der Wert deren Ausgangssignals A'' bezüglich aller Bit
positionen auf 1 gesetzt.
Aus einem Vergleich der Schaltungsstruktur von Fig. 34
mit derjenigen von Fig. 14 ist ersichtlich, daß es möglich
ist, die Bezugssignalerzeugungsschaltung 19 von Fig. 34
hauptsächlich unter Verwendung der ODER-Gatterschaltungen
14 zu entwerfen, wodurch der Umfang der Schaltung 19 redu
ziert wird.
Im folgenden wird ein erstes modifiziertes Beispiel
der fünften bevorzugten Ausführungsform dargestellt.
Bei der Schaltung von Fig. 31 kann die Bezugssignaler
zeugungsschaltung 19 durch eine Bezugssignalerzeugungs
schaltung 19' ersetzt werden, welche das Bezugssignal A''
ausgibt, bei welchem die Bits des durch die Dekodierschal
tung 2 dekodierten Signals A von dem höchstwertigen Bit
bis zu dem Bit, welches um ein Bit größer als das Bit der
ersten "1" gelegen ist, auf 1 gesetzt sind. Fig. 35, 36
und 37 zeigen jeweils eine Wahrheitstabelle einer derarti
gen Bezugssignalerzeugungsschaltung 19' und ein Beispiel
deren spezifischer Struktur. Die Wahrheitstabelle ent
spricht im wesentlichen der in Fig. 20 und 21 darge
stellten Wahrheitstabelle. Jedoch beträgt bei der Bezugs
signalerzeugungsschaltung 19' der Wert des Ausgangssignals
A'' bezüglich aller Bits 1, wenn der Wert des Eingangssi
gnals A gleich 24 oder größer ist.
Im folgenden wird ein zweites modifiziertes Beispiel
der ersten bevorzugten Ausführungsform dargestellt.
Des weiteren kann bei der Schaltung von Fig. 31 wie in
Fig. 38 dargestellt die MUX-Schaltung 7b durch die
UND-Gatterschaltung 16 er setzt werden. Wenn in diesem Fall das
Steuersignal G' gleich 1 ist, wird das Ausgangssignal C
des Exponententeils zu 0, und wenn das Steuersignal G'
ist, wird das Ausgangssignal C des Exponententeils gleich
dem Ausgangssignal H.
Im folgenden wird ein drittes modifiziertes Beispiel
der fünften bevorzugten Ausführungsform dargestellt.
Des weiteren kann mit der durch die UND-Gatterschal
tung 16 ersetzten MUX-Schaltung 7b wie in Fig. 38 darge
stellt die Bezugssignalerzeugungsschaltung 19 von Fig. 31
durch die in Fig. 37 dargestellte Bezugssignalerzeugungs
schaltung 19' ersetzt werden.
Im folgenden wird eine sechste bevorzugte Ausführungs
form dargestellt.
Eine andere bevorzugte Ausführungsform der Normalisie
rungsschaltung in der Gleitpunkt- bzw. Gleitkommaberech
nungsvorrichtung ist in Fig. 39 dargestellt. Bei dieser
Normalisierungsschaltung 1E wird die Kombination der
Schaltungskomponenten 6 und 7b bei der Normalisierungs
schaltung 1D von Fig. 31 mit der Kombination der
MUX-Schaltung 7c und der Subtrahierschaltung 6a ausgeführt,
welche derjenigen bei der Normalisierungsschaltung 1D bez
üglich in anderer Hinsicht entspricht.
Bei der Schaltung von Fig. 39 kann die Bezugssignaler
zeugungsschaltung 19 durch die in Fig. 37 dargestellte Be
zugssignalerzeugungsschaltung 19' ersetzt werden.
Im folgenden wird eine siebente bevorzugte Ausfüh
rungsform dargestellt.
Eine andere bevorzugte Ausführungsform der Normalisie
rungsschaltung in der Gleitpunkt- bzw. Gleitkommaberech
nungsvorrichtung ist in Fig. 40 dargestellt. Diese Norma
lisierungsschaltung 1F besitzt die Charakteristik sowohl
der dritten als auch der fünften bevorzugten Ausführungs
form, welche den Kodierer 17 und die Bezugssignalerzeu
gungsschaltung 19 wie oben beschrieben besitzt. Die Schal
tung 1F entspricht bezüglich anderer Hinsicht derjenigen,
welche bezüglich der ersten bevorzugten Ausführungsform
beschrieben wurde.
Somit wird zusätzlich zu den Effekten der ersten be
vorzugten Ausführungsform ebenfalls der Effekt der dritten
und fünften bevorzugten Ausführungsform des Vereinfachens
der Schaltungsstruktur erzeugt, was zu einer weiteren Re
duzierung des Schaltungsumfangs führt.
Im folgenden wird ein erstes modifiziertes Beispiel
der siebenten bevorzugten Ausführungsform dargestellt.
Bei der Schaltung von Fig. 40 kann die Bezugssignaler
zeugungsschaltung 19 durch die in Fig. 37 dargestellte Be
zugssignalerzeugungsschaltung 19' ersetzt werden.
Im folgenden wird ein zweites modifiziertes Beispiel
der siebenten bevorzugten Ausführungsform dargestellt.
Bei der Schaltung von Fig. 40 kann wie in Fig. 41 dar
gestellt die MUX-Schaltung 7b durch die UND-Gatterschal
tung 16 ersetzt werden.
Im folgenden wird ein drittes modifiziertes Beispiel
der siebenten bevorzugten Ausführungsform dargestellt.
Des weiteren kann wie in Fig. 40 dargestellt die
MUX-Schaltung 7b durch die UND-Gatterschaltung 16 ersetzt wer
den, und die Bezugssignalerzeugungsschaltung 19 kann durch
die in Fig. 37 dargestellte Bezugssignalerzeugungsschal
tung 19' ersetzt werden.
Im folgenden wird eine achte bevorzugte Ausführungs
form dargestellt.
Eine andere bevorzugte Ausführungsform der Normalisie
rungsschaltung in der Gleitpunkt- bzw. Gleitkommaberech
nungsvorrichtung ist in Fig. 42 dargestellt. Bei der Nor
malisierungsschaltung 1G sind die Teile 6 und 7b von Fig.
40 durch die MUX-Schaltung 7c und die Subtrahierschaltung
6A ersetzt, welche bezüglich anderer Hinsicht der Normali
sierungsschaltung 1F von Fig. 40 entspricht.
Bei der Schaltung von Fig. 42 kann die Bezugssignaler
zeugungsschaltung 19 durch die in Fig. 37 dargestellte Be
zugssignalerzeugungsschaltung 19' ersetzt werden.
Im folgenden wird eine neunte bevorzugte Ausführungs
form dargestellt.
Wie oben dargestellt sieht der Standard IEEE 754 die
Normalisierungszahl und die Nichtnormalisierungszahl als
das Darstellungsverfahren des Gleitpunkts bzw. Gleitkom
mas vor. Beispielsweise entsprechen bei der Darstellung
von 32 Bit bei einfacher Genauigkeit entsprechend dem
Standard IEEE 754 die Zahlen mit dem Wert des Exponenten
teils größer als 0 und kleiner als 255 der Normalisie
rungszahl, wobei der Fall 1 ≧ Mantissenteil < 2 gilt und
daher der Bitzustand des höchstwertigen Bit MSB des Man
tissenteils stets gleich 1 ist, so daß das MSB ausgelassen
wird und der Mantissenteil lediglich mit den Bits unterer
Ordnung gegenüber dem MSB dargestellt wird. Dementspre
chend wird die Normalisierungszahl dargestellt durch (-1)s
× (1 + F × 2-23) × 2(E-127). Demgegenüber wird die Nicht
normalisierungszahl, bei welcher der Exponententeil gleich
0 ist, dargestellt durch (-1)s × (F × 2-23) × 2(-126).
Auf diese Weise wird entsprechend der Darstellung der
32 Bit einfacher Genauigkeit entsprechend des Standards
IEEE 754 der Gleitpunkt bzw. das Gleitkomma entsprechend
32 Bit dargestellt, wobei ein Symbolbit S von 1 Bit, ein
Exponententeil E von 8 Bit und ein Mantissenteil F von 23
Bit gebildet sind.
Daher muß bei der Gleitpunkt- bzw. Gleitkommaberech
nungsvorrichtung auf der Grundlage des IEEE-754-Standards
sogar dann, wenn diejenigen bezüglich der ersten bis ach
ten bevorzugten Ausführungsform als die Struktur der Nor
malisierungsschaltung verwendet werden, das Ausgangsergeb
nis der Normalisierungsschaltung (entsprechend Fig. 1C
und E) schließlich weiter in eine Zahl der durch den Stan
dard IEEE 754 definierten Darstellungsform umgewandelt
werden. Eine derartige Umwandlungsschaltung entspricht der
in Fig. 1 dargestellten Umwandlungsschaltung 51.
Strukturbeispiele der Umwandlungsschaltung mit der
oben beschriebenen Funktion enthalten beispielsweise die
jenige, welche in dem US-Patent Nr. 5,187,678 dargestellt
ist, und Fig. 56 zeigt ein Blockdiagramm einer Gleitkomma
berechnungsvorrichtung, bei welcher eine Umwandlungsschal
tung 51 - äquivalent zu der Schaltungsstruktur der darin
offenbarten - der bezüglich der ersten Ausführungsform be
schriebenen Normalisierungsschaltung 1 hinzugefügt ist.
Entsprechend der Figur ist die ODER-Gatterschaltung
108 eine Schaltung zum Erfassen, daß alle Bitzustände des
Exponententeilausgangsignals C den Wert 0 besitzen, welche
ein Steuersignal des Pegels "0" ausgibt, wenn erfaßt wor
den ist, daß alle Bitzustände den Wert 0 aufweisen.
Die 1-Bit-Verschiebeschaltung 109 verschiebt das ein
gegebene Mantissenteilausgangssignal E (24-Bit-Signal)
(als Eingangssignal bezeichnet) um ein Bit entsprechend
dem Steuersignal J zur Ausgabe des Mantissenteilausgangs
signals F einer Bitbreite von 23 Bit. Wenn entsprechend
Fig. 57, welche eine Wahrheitstabelle der Schaltung 109
darstellt, das Steuersignal J den Wert "0" aufweist, ver
schiebt die Schaltung 109 alle Bits des Eingangssignals E
um 1 Bit nach rechts, d. h. auf das niedrigstwertige Bit E0
zu. Als Ergebnis wird das niedrigstwertige Bit E2 elimi
niert, und danach wird das Mantissenteilausgangssignal F
(F22-F0) durch die Bits E23-E1 gegeben. Wenn andererseits
das Steuersignal J nicht den Wert "0" besitzt (im Falle
der Normalisierung), gibt die Schaltung 109 alle Bits des
Eingangssignals E ohne Verschieben vollständig aus. Dem
entsprechend wird das Mantissenteilausgangssignal F (F22-
F0) durch die Bits E22-E2 gegeben.
Mit der in Fig. 56 dargestellten Struktur kann
schließlich das Ausgangssignal mit der Darstellungsform
entsprechend dem Standard IEEE 754 ausgegeben werden. Je
doch vergrößert ein Übernehmen der Struktur von Fig. 56
den kritischen Pfad, wenn die 1-Bit-Verschiebeeinrichtung
109 vorgesehen ist, wodurch die Schwierigkeit hervorgeru
fen wird, daß der Effekt der Operation mit hoher Geschwin
digkeit nicht hinreichend wegen des Vorhandenseins der
1-Bit-Verscheibeeinrichtung 109 verwendet werden kann, sogar
wenn die Strukturen der Normalisierungsschaltungen der er
sten bis achten Ausführungsform übernommen sind, um eine
Berechnung mit hoher Geschwindigkeit zu erreichen. Des
weiteren führt bei der Normalisierungsschaltung der ersten
bis achten Ausführungsform, welche eine Verschiebeeinrich
tung (beispielsweise die Verschiebeeinrichtung 10 von Fig.
2) bezüglich der Ausgangsstufe des Mantissenteilausgangs
signals enthält, ein Übernehmen der Struktur von Fig. 56
zu zwei in einer Reihe angeordneten Verschiebeeinrichtun
gen, wodurch die Schwierigkeit des Ansteigens des Schal
tungsumfangs in Kombination mit der Schwierigkeit eben
falls des Bereitstellens der ODER-Schaltung 108 zur Erfas
sung des Werts 0 hervorgerufen wird, wobei ebenfalls ein
Übertragen der Umwandlungsschaltung 51 von Fig. 56 nicht
bevorzugt wird.
Dementsprechend entfernt bei dieser neunten bevorzug
ten Ausführungsform die Verschiebeschaltung selbst bei der
Normalisierungsschaltung, welche ebenfalls die obige Um
wandlungsfunktion realisiert, die Notwendigkeit des Be
reitstellens der Umwandlungsschaltung an der äußeren Aus
gangsseite der Normalisierungsschaltung, wodurch der
Schaltungsumfang der Gleitkommaberechnungsvorrichtung redu
ziert wird und eine noch höhere Berechnungsgeschwindigkeit
erzielt wird.
Im folgenden wird unter Berücksichtigung der oben be
schriebenen technischen Idee die spezifische Struktur ei
ner Normalisierungsschaltung 1M (bezüglich Fig. 58) be
schrieben, welche durch Verbessern der Normalisierungs
schaltung 1 der ersten bevorzugten Ausführungsform erlangt
wird.
Fig. 59 zeigt ein Blockdiagramm, welches ein Struktur
beispiel der Normalisierungsschaltung 1M in der Gleitkom
maberechnungsvorrichtung der neunten bevorzugten Ausfüh
rungsform darstellt. Entsprechend der Figur unterscheiden
sich das von der gestrichelten Linie umgebene Verschiebe
funktionsteil 21 und die Verschiebeschaltung 22 funktio
nell von den Teilen von Fig. 2. Andere Teile besitzen die
selben Funktionen wie die mit denselben Bezugszeichen in
Fig. 2 bezeichneten Teile. Das Ausgangssignal E stellt ein
Exponententeilausgangssignal dar, und das Ausgangssignal F
stellt ein Mantissenteilausgangssignal dar, welches die
Bitbreite der von der Darstellung der 32 Bit einfacher Ge
nauigkeit in dem Standard IEEE 754 bestimmten Bits be
sitzt, d. h. 23 Bit.
Das Schiebefunktionsteil 21 empfängt das Ausgangssi
gnal B''23-B''0 der Bitbreite von 24 Bit, d. h. das Aus
gangssignal B'' (25 Bit) der Detektorschaltung 5 der füh
renden 1 außer ihrem höchstwertigen Bit B''24 und ver
schiebt die Bitzustände des Ausgangssignals B''23-B''0 um 1
Bit auf das niedrigstwertige Bit B''0. Was das niedrigst
wertige Bit B''2 anbelangt, das Teil 21 verschiebt es je
doch auf die Position des höchstwertigen Bits B''23 des
eingegeben Ausgangssignals B''23-B''0 als diesbezüglichen
Bitzustand. Das Verschiebefunktionsteil 21 wird ebenfalls
als erstes Verschiebeteil zur Diskriminierung von der Ver
schiebeschaltung 22 bezeichnet, und danach wird die Ver
schiebeschaltung 22 als zweites Verschiebeteil bezeichnet.
Hierbei wird das Verschiebefunktionsteil 21 lediglich
mit den Zwischenschaltungs- bzw. Verbindungsschichten 23a
und 23b realisiert, welche den Ausgangsport des Ausgangs
signals B''23-B''0 der Detektorschaltung 5 der führenden 1
außer dem höchstwertigen Bit B''24 und den Q-Eingangsport
(ebenfalls als ein Eingangsport bezeichnet) der MUX-Schal
tung 7a als Wählerfunktionsteil verbindet, ohne Verwendung
von Transistoren. D.h. das Teil 21 wird gebildet durch
Verbinden jedes Ausgangsports oder jeder Ausgangsleitung
der Detektorschaltung 5 der führenden 1, welches jedes Bit
von dem ersten Bit B''1 bis zu dem dreiundzwanzigsten Bit B
"23 ausgibt, welche von dem niedrigstwertigen Bit aus ge
zählt werden, jeweils mit jeder Eingangsleitung oder jedem
Eingangsport, welche bzw. welches jedes Bit von dem nie
derwertigsten Bit C0 bis zu dem dreiundzwanzigsten Bit
C23, welche bzw. welcher von dem niedrigswertigen Bit C0
aus gezählt werden, einschließlich dem niedrigstwertigen
Bit C0 an dem einem Eingangsport Q der MUX-Schaltung 7a
unter Verwendung der Verbindungsschicht 23a bereitstellt,
und durch Verbinden des Ausgangsports oder der Ausgangs
leitung der Detektorschaltung 5 der führenden 1, welche
das niedrigstwertige Bit B''0 des Ausgangssignals B'' aus
gibt, mit dem Eingangsport oder der Eingangsleitung, wel
cher bzw. welche das höchstwertige Bit C23 dem einen Ein
gangsport Q eingibt, unter Verwendung der Verbindungs
schicht 23b. Hierbei ist das Signal C ein Eingangssignal
einer Bitbreite von 24 Bit.
Da das Teil 21 lediglich durch Rück- bzw. Wiederver
binden der Zwischenschaltungen bzw. Verbindungen gebildet
wird, kann eine Verschiebefunktion von einem Bit ohne Her
vorrufen einer Verzögerungszeit realisiert werden. D.h.
das Teil 21 stellt keinen Faktor bei der Bildung des kri
tischen Pfades dar.
Die MUX-Schaltung 7a empfängt das Eingangssignal C an
ihrem einen Eingangsport Q und empfängt das Ausgangssignal
A' von der Dekodierschaltung 4 an ihrem anderen Einangs
port P und empfängt das Steuersignal G' an ihrem Steuer
port S.
Eine Wahrheitstabelle der Verschiebeschaltung 22 ist
in Fig. 60 bis 62 dargestellt. Ein spezifisches Struk
turbeispiel der Schaltung 22 ist in Fig. 63 und 64 darge
stellt.
Obwohl nebenbei bemerkt die Bitbreite des Mantissen
teileingangssignals B bei diesem Beispiel 24 Bit beträgt,
wird sie gewöhnlicherweise auf etwa 27 Bit bestimmt. In
diesem Fall verschiebt die Verschiebeschaltung 22 das Man
tissenteileingangssignal B, um das höchstwertige Bit des
Signals B und 3 Bits an der niedrigstwertigen Seite ein
schließlich des niedrigstwertigen Bits bei der Normalisie
rungsverarbeitung (G' = 1) zu eliminieren, und verschiebt
das Mantissenteileingangssignal B, um 4 Bit an der Seite
des niedrigstwertigen Bits einschließlich des niedrigst
wertigen Bits des Signals B bei der Nichtnormalisierungs
verarbeitung oder bei der 0-Funktion (G' = 0) zu eliminie
ren.
Die Funktion der Verschiebeschaltung 22 kann wie folgt
allgemeiner beschrieben werden.
D.h. wenn die durch den IEEE-Standard bestimmte Bit
breite gleich y ist, verschiebt dann die Schaltung 22 bei
der Normalisierungsverarbeitung das Mantissenteileingangs
signal der Bitbreite x (wobei x eine ganze Zahl ist, wel
che der Bedingung x ≧ y genügt), so daß das höchstwertige
Bit und die Bits einer niedrigeren Ordnung entsprechend
einer durch {(x-y)-1} gegebenen Zahl einschließlich des
niedrigstwertigen Bits eliminiert oder vernachlässigt wer
den. (Jedoch wird das niedrigstwertige Bit nicht vernach
lässigt, wenn x = y oder wenn x = y+1 gilt). Bei einer
Verarbeitung außer der Normalisierungsverarbeitung wird
das eingegebene Mantissenteileingangssignal verschoben, so
daß die Bits an der Seite des niedrigstwertigen Bits ent
sprechend einer durch (x-y) gegebenen Zahl einschließlich
des niedrigstwertigen Bits eliminiert oder vernachlässigt
werden. (Jedoch wird das niedrigstwertige Bit nicht ver
nachlässigt, wenn x = y gilt).
Das Steuersignalerzeugungsteil 20 und die Dekodier
schaltung 4 können zur Bildung eines Steuersignalerzeu
gungsteils als Konzept eines hohen Pegels angesehen wer
den, welches das Mantissenteileingangssignal und das Expo
nententeileingangssignal empfängt, das Exponententeilein
gangssignal dekodiert, auf der Grundlage des Mantissentei
leingangssignals und des Exponententeileingangssignals be
stimmt, ob das Ausgangsergebnis der Normalisierungsschal
tung eine Normalisierungszahl wird oder eine Nichtnormali
sierungszahl oder ein Zustand einer 0-Funktion, wobei das
Mantissenteileingangssignal einen Wert 0 aufweist, und ein
Steuersignal eines ersten Pegels erzeugt, wenn es eine
Normalisierungszahl ist, und ein Steuersignal eines zwei
ten Pegels erzeugt, wenn es eine Nichtnormalisierungszahl
oder der Zustand der 0-Funktion ist.
Als nächstes wird ein spezifisches Beispiel des Be
triebs der Schaltung von Fig. 59 beschrieben. Es wird da
bei angenommen, daß das Exponententeileingangssignal A und
das Mantissenteileingangssignal B als A = 127 bzw. B'' =
0001 0001 0001 0001 0001 0001 gegeben werden.
- (1) Das Ausgangssignals A'' der Bezugssignalerzeugungs
schaltung 3 wird wie folgt gegeben.
A'' = 1111 1111 1111 1111 1111 1111 - (2) Das Ausgangssignal G der UND-Gatterschaltung 8
wird wie folgt gegeben.
G = 0000 0001 0001 0001 0001 0001 - (3) Das Ausgangssignal G' der ODER-Gatterschaltung 9 wird durch die Beziehung G' = |G → 1 gefunden.
- (4) Der Wert des Ausgangssignals B' der Prioritätsko dierschaltung 2 beträgt 7.
- (5) Das Ausgangssignal H der Subtrahierschaltung 6 wird bestimmt durch H = A - B' → 127-7 → 120
- (6) Das Ausgangssignal E der MUX-Schaltung 7b wird ausgedrückt durch E-G' ? H : 0 → 1 ? 120 : 0 → 120
- (7) Das Ausgangssignal A der Dekodierschaltung 4 wird
wie folgt gegeben.
A' = 0000 0000 0000 0000 0000 0000 - (8) Das Ausgangssignal B'' der Detektorschaltung 5 der
führenden 1 wird wie folgt gegeben.
B'' = 0 0000 0001 0000 0000 0000 0000 - (9) Das Eingangssignal C wird wie folgt gegeben.
C = 0000 0000 1000 0000 0000 0000 - (10) das Ausgangssignal D der MUX-Schaltung 7a wird
wie folgt gegeben.
D = 0 0000 0000 1000 0000 0000 0000 - (11) Der Wert des Ausgangssignals F der Verschiebe
schaltung 10 wird wie folgt gegeben.
F = 000 1000 1000 1000 1000 0000
Als nächstes wird der Fall bezüglich A = 5 und B =
0000 0001 0001 0001 0001 0001 erörtert.
- (1) Das Ausgangssignal A'' der Bezugssignalerzeugungs
schaltung 3 wird wie folgt gegeben.
A'' = 1111 1000 0000 0000 0000 0000 - (2) Das Ausgangssignal G der UND-Gatterschaltung 8
wird wie folgt gegeben.
G = 0000 0000 0000 0000 0000 0000 - (3) Das Ausgangssignal G' der ODER-Gatterschaltung 9 wird durch die Beziehung G' = |G → 0 gefunden.
- (4) Das Ausgangssignal B' der Prioritätskodierschal tung 2 beträgt 7.
- (5) Das Ausgangssignal H der Subtrahierschaltung 6 wird durch die Beziehung H = A-B' → 5-7 → -2 gegeben.
- (6) Das Ausgangssignal E der MUX-Schaltung 7b wird durch die Beziehung E = G' ? H: 0 → 0 ? -2 : 0 → 0 gefun den.
- (7) Das Ausgangssignal A' der Dekoderschaltung 4 wird
wie folgt gegeben.
A' = 0000 0100 0000 0000 0000 0000 - (8) Das Ausgangssignal B'' der Detektorschaltung 5 der
führenden 1 wird wie folgt gegeben.
B'' = 0 0000 0001 0000 0000 0000 0000 - (9) Das Eingangssignal C wird wie folgt gegeben.
C = 0000 0000 1000 0000 0000 0000 - (10) Das Ausgangssignal D der MUX-Schaltung 7a wird
wie folgt gegeben.
D = 0 0000 0100 0000 0000 0000 0000 - (11) Das Ausgangssignal F der Verschiebeschaltung 10
wird wie folgt gegeben.
F = 001 0001 0001 0001 0001 0000
Als nächstes wird der Fall bezüglich A = 127 und B =
0000 0000 0000 0000 0000 0000 erörtert.
- (1) Das Ausgangssignal A'' der Bezugssignalerzeugungs
schaltung 3 wird wie folgt gegeben.
A'' = 1111 1111 1111 1111 1111 1111 - (2) Das Ausgangssignal G der UND-Gatterschaltung 8
wird wie folgt gegeben.
G = 0000 0000 0000 0000 0000 0000 - (3) Der Ausgangswert G' der ODER-Gatterschaltung 9 wird durch die Beziehung G' = |G → 0 bestimmt.
- (4) Der Ausgangswert B' der Prioritätskodierschaltung 2 beträgt 0.
- (5) Das Ausgangssignal H der Subtrahierschaltung 6 wird durch die Beziehung H = A - B' → 127-0 → 127 ge funden.
- (6) Das Ausgangssignals E der MUX-Schaltung 7b wird durch die Beziehung E = G' ? H : 0 → 0 ? 127 : 0 → 0 aus gedrückt.
- (7) Das Ausgangssignal A' der Dekodierschaltung 4 wird
wie folgt gegeben.
A' = 0000 0000 0000 0000 0000 0000 - (8) Das Ausgangssignal B'' der Detektorschaltung 5 der
führenden 1 wird wie folgt gegeben.
B'' = 1 0000 0000 0000 0000 0000 0000 - (9) Das Eingangssignal C wird wie folgt gegeben.
C = 0000 0000 0000 0000 0000 0000 - (10) Das Ausgangssignal D der MUX-Schaltung 7a wird
wie folgt gegeben.
D = 1 0000 0000 0000 0000 0000 0000
Der Wert des Ausgangssignals F der Verschiebeschaltung
10 wird wie folgt gegeben.
F = 000 0000 0000 0000 0000 0000.
Bei dieser neunten bevorzugten Ausführungsform ist wie
in Fig. 59 dargestellt der am meisten verzögerte Pfad (der
kritische Pfad) der Pfad von dem Eingangsport des Mantis
senteileingangssignals B zu der Detektorschaltung 5 der
führenden 1 → MUX-Schaltung 7a → Verschiebeschaltung 22
→ Ausgangsport des Mantissenteilausgangssignals F, wel
cher eine Normalisierungsschaltung mit hoher Geschwindig
keit im Vergleich zu dem Fall von Fig. 56 einführen kann.
Wie oben beschrieben verwendet diese neunte bevorzugte
Ausführungsform eine Modifizierung der Normalisierungs
schaltung 1 der ersten bevorzugten Ausführungsform, so daß
das Zwischenschaltungs- bzw. Verbindungsteil des Ausgangs
ports der Detektorschaltung 5 der führenden 1 und des ei
nen Eingangsports Q der MUX-Schaltung 7a durch das Ver
schiebefunktionsteil 21 (23a, 23b) entfernt wird, welches
ebenfalls lediglich aus einer Zwischenschaltungs- bzw.
Verbindungsschicht gebildet ist, und des weiteren wird die
Verschiebeschaltung 10 durch die Verschiebeschaltung 22
ersetzt. Somit kann die neunte bevorzugte Ausführungsform
innerhalb der Normalisierungsschaltung 1M die Funktion der
äußeren Umwandlungsschaltung 51, welche bei der ersten be
vorzugten Ausführungsform nötig ist, ohne Hervorrufen ei
ner Verzögerung der Berechnung in dem Schiebefunktionsteil
21 (23a, 23b) realisieren, was zu einer weiteren Verbesse
rung der Hochgeschwindigkeitsleistung der Berechnungsge
schwindigkeit durch weiteres Reduzieren des kritischen
Pfads und zu einer Reduzierung des Schaltungsumfangs
führt.
Während bei der Gestaltung des Verschiebefunktions
teils 21 (23a, 23b) wie bei der ersten bevorzugten Ausfüh
rungsform der wesentliche Effekt des Verhinderns erzielt
werden kann, daß das Verschiebefunktionsteil ein Faktor
bei der Bildung des neuen kritischen Pfads ist, kann das
Verschiebefunktionsteil mit einer sogenannten Verschiebe
schaltung, welche aus Transistoren zusammengesetzt ist,
eingeführt werden. Dadurch kann nicht der Vorteil einer
weiteren Erhöhung der Betriebsgeschwindigkeit erzielt wer
den, es kann jedoch der Schaltungsumfang reduziert werden,
da die ODER-Schaltung 108 zur Erfassung des Werts 0 nicht
erfordert wird, welche bei der Umwandlungsschaltung 51 von
Fig. 56 erfordert wird.
Im folgenden werden Anwendungen der oben beschriebenen
Struktur unter Verwendung des Verschiebefunktionsteils 21
(23a, 23b) und der Verschiebeschaltung 22 bezüglich der
modifizierten Beispiele der ersten bevorzugten Ausfüh
rungsform, der zweiten bis achten Ausführungsform und der
modifizierten Beispiele davon kurz als modifizierte Bei
spiele der neunten bevorzugten Ausführungsform beschrie
ben. Es versteht sich, daß dieselben Funktionen und Effek
te der neunten bevorzugten Ausführungsform bei den modifi
zierten Beispielen erlangt werden.
Im folgenden wird ein erstes modifiziertes Beispiel
der neunten- bevorzugten Ausführungsform dargestellt.
Bei der Normalisierungsschaltung von Fig. 59 kann wie
in Fig. 65 dargestellt die MUX-Schaltung 7b durch die
UND-Gatterschaltung 16 ersetzt werden. Dies entspricht einer
Anwendung des Verschiebefunktionsteils 21 und der Ver
schiebeschaltung 22 der neunten bevorzugten Ausführungs
form auf das zweite modifizierte Beispiel der ersten be
vorzugten Ausführungsform.
Im folgenden wird ein zweites modifiziertes Beispiel
der neunten bevorzugten Ausführungsform dargestellt.
Fig. 66 zeigt eine Anwendung des Verschiebefunktions
teils 21 und der Verschiebeschaltung 22 auf die zweite be
vorzugte Ausführungsform (Fig. 24).
Im folgenden wird ein drittes modifiziertes Beispiel
der neunten bevorzugten Ausführungsform dargestellt.
Fig. 67 zeigt eine Anwendung des Verschiebefunktions
teils 21 und der Verschiebeschaltung 22 auf die in Fig. 25
dargestellte dritte bevorzugte Ausführungsform.
Im folgenden wird ein viertes modifiziertes Beispiel
der neunten bevorzugten Ausführungsform dargestellt.
Fig. 68 zeigt eine Anwendung des Verschiebefunktions
teils 21 und der Verschiebeschaltung 22 auf das zweite mo
difizierte Beispiel der dritten bevorzugten Ausführungs
form von Fig. 29.
Im folgenden wird ein fünftes modifiziertes Beispiel
der neunten bevorzugten Ausführungsform dargestellt.
Fig. 69 zeigt eine Anwendung des Verschiebefunktions
teils 21 und der Verschiebeschaltung 22 auf die in Fig. 30
dargestellte vierte bevorzugte Ausführungsform.
Im folgenden wird ein sechstes modifiziertes Beispiel
der neunten bevorzugten Ausführungsform dargestellt.
Fig. 70 zeigt eine Anwendung des Verschiebefunktions
teils 21 und der Verschiebeschaltung 22 auf die in Fig. 31
dargestellte fünfte bevorzugte Ausführungsform.
Im folgenden wird ein siebentes modifiziertes Beispiel
der neunten bevorzugten Ausführungsform dargestellt.
Fig. 71 stellt eine Anwendung des Verschiebefunktions
teils 21 und der Verschiebeschaltung 22 auf das zweite mo
difizierte Beispiel der in Fig. 38 dargestellten fünften
bevorzugten Ausführungsform dar.
Im folgenden wird ein achtes modifiziertes Beispiel
der neunten bevorzugten Ausführungsform dargestellt.
Fig. 72 stellt eine Anwendung des Verschiebefunktions
teils 21 und der Verschiebeschaltung 22 auf die in Fig. 39
dargestellte sechste bevorzugte Ausführungsform dar.
Im folgenden wird ein neuntes modifiziertes Beispiel
der neunten bevorzugten Ausführungsform dargestellt.
Fig. 73 stellt eine Anwendung des Verschiebefunktions
teils 21 und der Verschiebeschaltung 22 auf die in Fig. 40
dargestellte siebente bevorzugte Ausführungsform dar.
Im folgenden wird ein zehntes modifiziertes Beispiel
der neunten bevorzugten Ausführungsform dargestellt.
Fig. 74 stellt eine Anwendung des Verschiebefunktion
steils 21 und der Verschiebeschaltung 22 auf das zweite
modifizierte Beispiel der in Fig. 41 dargestellten sieben
ten bevorzugten Ausführungsform dar.
Im folgenden wird ein elftes modifiziertes Beispiel
der neunten bevorzugten Ausführungsform dargestellt.
Fig. 75 stellt eine Anwendung des Verschiebefunktions
teils 21 und der Verschiebeschaltung 22 auf die in Fig. 42
dargestellte achte bevorzugte Ausführungsform dar.
Im folgenden wird eine ergänzende Beschreibung der Er
findung gegeben.
Während sich die oben beschriebene erste bis neunte
bevorzugte Ausführungsform auf eine einfache Genauigkeit
entsprechend des Standards IEEE 754 bezieht, wird eine
doppelte Genauigkeit entsprechend des Standards IEEE 754
durch den Gleitpunkt bzw. das Gleitkomma bei 64 Bit darge
stellt, wobei ein Symbolbit S (1 Bit), ein Exponententeil
E (11 Bit) und ein Mantissenteil F (52 Bit) vorgesehen
sind.
Die doppelte Genauigkeit des Standards IEEE 754 sieht
ebenfalls die Normalisierungszahl und die Nichtnormalisie
rungszahl vor, wobei der Fall, bei welchem der Wert des
Exponententeils größer als 0 und kleiner als 2048 ist,
Normalisierungszahl genannt wird, und es ist die Normali
sierungszahl von 1 < Mantissenteil < 2 vorgesehen, und das
MSB (das höchstwertige Bit) des Mantissenteils besitzt
stets den Wert 1, so daß das MSB weggelassen wird und die
Bits mit niedrigerer Ordnung als derjenigen des MSB den
Mantissenteil darstellen. Dementsprechend wird die Norma
lisierungszahl dargestellt als (-1)s × (1 + F × 2-52) ×
2(E-1023). Der Fall, bei welchem der Exponententeil gleich
0 ist, wird Nichtnormalisierungszahl genannt, wobei die
Normalisierungszahl gleich (-1)s × (F × 2-52) × 2 (-1022)
ist.
Daher kann die technische Idee der ersten bis neunten
bevorzugten Ausführungsform, welche bezüglich der einfa
chen Genauigkeit des Standards IEEE 754 beschrieben wur
den, vollständig auf eine Gleitpunkt- bzw. Gleitkommabe
rechnungsvorrichtung auf der Grundlage der doppelten Ge
nauigkeit des Standards IEEE 754 angewandt werden. In die
sem Fall wird eine Zahl auf der Grundlage der doppelten
Genauigkeit des Standards IEEE 754 als Eingang verwendet,
und es wird das Ausgangsergebnis in eine Zahl auf der
Grundlage der doppelten Genauigkeit des Standards IEEE 754
umgewandelt.
Im folgenden wird eine Kurzfassung der Erfindung gege
ben.
Wie oben beschrieben empfängt die Normalisierungs
schaltung der Gleitpunkt- bzw. Gleitkommaberechnungsvor
richtung ein Mantissenteileingangssignal und ein Exponen
tenteileingangssignal, welche einer bestimmten Gleitpunkt-
bzw. Gleitkommaberechnungsverarbeitung unterworfen werden,
und bestimmt auf der Grundlage des Mantissenteileingangs
signals und des Exponententeileingangssignals, ob das Aus
gangsergebnis der Normalisierungsschaltung eine Normali
sierungszahl, eine Nichtnormalisierungszahl oder ein Zu
stand einer 0-Funktion ist, wobei das Mantissenteilein
gangssignal einen Wert 0 aufweist, und führt entsprechend
dem Bestimmungsergebnis eine Normalisierungsverarbeitung
(entsprechend üblicher Bedeutung die Normalisierungsverar
beitung, die Nichtnormalisierungsverarbeitung und die Ver
arbeitung der 0-Funktion) bezüglich des Mantissenteilein
gangssignals und des Exponententeileingangssignals durch.
D.h. (1) sie führt eine UND-Operation des Eingangssi
gnals B des Mantissenteils und des von der Bezugssignaler
zeugungsschaltung erzeugten Signals A'' durch, welche als 1
die Bitzustände jeweiliger Bitpositionen von der Position
des höchstwertigen Bits bezüglich einer Zahl ausgibt, wel
che durch Addieren von 1 auf einen Dezimalzahlwert des
Eingangssignals A des Exponententeils erlangt wird, und
stellt das Ergebnis G', welches sich aus einer ODER-Opera
tion aller Bits des Wertes G ergibt, als Steuersignal be
reit, welches jeweilige Wählteile steuert, und (2) verar
beitet das Mantissenteileingangssignal A in der Priori
tätskodierschaltung, welche das Eingangssignal B von der
Position des höchstwertigen Bits wiedererlangt und als Bi
närwert B' einer Zahl darstellt, welche durch Subtrahieren
einer 1 von dem Adressenzahlwert der Bitposition der füh
renden 1 erlangt wird, subtrahiert das Ergebnis B' von dem
Eingangssignal A und wählt das Ergebnis H und einen Wert 0
im Ansprechen auf das Steuersignal G', um das Ausgangssi
gnal C des Exponententeils nach der Normalisierung zu er
zielen. Dadurch wird eine Normalisierungsschaltung bereit
gestellt, welche die Notwendigkeit des Vorsehens einer
Schaltung zum Erfassen eliminiert, daß der Mantissenteil
gleich 0 ist.
Des weiteren wählt die Struktur mit dem Steuersignal G
den Wert B'', welcher in einer Detektorschaltung der füh
renden 1 erzielt wird, welche das Eingangssignal von der
Position des höchstwertigen Bits wiedererlangt und ledig
lich die Bitposition der führenden 1 zu 1 macht, und das
Signal A', welches durch Dekodieren des Eingangssignals A
des Exponententeils in die Bitbreite entsprechend dem Ein
gangssignal B erzielt wird, um den Bewegungsbetrag
(Verschiebungsbetrag) D für die Normalisierung des Ein
gangssignals B des Mantissenteils zu erlangen, wobei mit
dem Signal D das Eingangssignal B des Mantissenteils ver
schoben wird, um das Ausgangssignal E des Mantissenteils
nach der Normalisierung zu erlangen. Wenn das Eingangssi
gnal B des Mantissenteils die Normalisierungsschaltung
später als das Eingangssignal A des Exponententeils er
reicht, kann somit eine Normalisierungsschaltung hoher Ge
schwindigkeit eingeführt werden, welche insbesondere den
Vorteil besitzt, daß eine Gleitkommaberechnungsvorrichtung
mit hoher Geschwindigkeit unter Verwendung von aus MOS-
FET's gebildeten integrierten Schaltungen eingeführt wer
den kann.
Wenn des weiteren entsprechend der neunten bevorzugten
Ausführungsform der vorliegenden Erfindung das Steuersi
gnal G' den Wert 1 besitzt, verschiebt sie, da das Aus
gangsergebnis der Normalisierungsschaltung eine Normali
sierungszahl ist, um ein Bit auf die Seite des höchstwer
tigen Bits durch Rück- bzw. Wiederverwenden der Verbin
dungsschichten den Ausgangswert B'', welcher in der Detek
torschaltung der führenden 1 erlangt wird, welche das Man
tissenteileingangssignal B von dem höchstwertigen Bit wie
dererlangt und lediglich den Bitzustand der Bitposition zu
1 macht, dessen Bitzustand die erste 1 (d. h. die führende
1) besitzt, um den Wert C zu erlangen, und bestimmt den
Wert C als Bewegungsbetrag (Verschiebungsbetrag) D zur
Normalisierung des Mantissenteileingangssignals B, und
wenn das Steuersignal G' den Wert 0 besitzt, bestimmt sie,
da das Ausgangsergebnis eine Nichtnormalisierungszahl ist,
das Ausgangssignal A', welches durch Dekodieren des Expo
nententeileingangssignals A in dieselbe Breite entspre
chend dem Mantissenteileingangssignal B erlangt wird, als
den Bewegungsbetrag (Verschiebungsbetrag) D zur Normali
sierung des Mantissenteileingangssignals B, und verschiebt
das Mantissenteileingangssignal B entsprechend diesem Be
wegungsbetrag D, um das Mantissenteilausgangssignal F zu
erzielen, welches eine um 1 kleinere Bitbreite als das
Mantissenteileingangssignal B besitzt. Dadurch wird die
Notwendigkeit eines weiteren Bereitstellens einer Ver
schiebeschaltung von 1 Bit zusätzlich zu der Verschiebe
schaltung an der Ausgangsstufe der Normalisierungsschal
tung entfernt, wodurch eine Normalisierungsschaltung mit
einem kleineren Schaltungsumfang bereitgestellt wird. Ins
besondere wenn das Mantissenteileingangssignal B den Ein
gangsport der Normalisierungsschaltung später als das Ex
ponententeileingangssignal A erreicht, kann eine Normali
sierungsschaltung mit noch höherer Geschwindigkeit einge
führt werden, bei welcher die bezüglich der neunten bevor
zugten Ausführungsform beschriebene Technik vorteilhalft
ist, wenn eine Gleitkommaberechnungsvorrichtung mit hoher
Geschwindigkeit unter Verwendung von aus MOSFET's gebilde
ten integrierten Schaltungen realisiert wird.
Vorstehend wurde eine Normalisierungsschaltung in ei
ner Gleitkommaberechnungsvorrichtung offenbart, welche ei
ne Normalisierung, eine Nichtnormalisierung und eine
0-Funktion-Operation bei einer hohen Geschwindigkeit durch
führt. Eine Schaltung (3) gibt eine 1 bezüglich des
höchstwertigen Bits für die Zahl aus, welche durch Hinzu
fügen einer 1 einem Dezimalzahlwert des Exponententeilein
gangssignals (A) erlangt wird. Eine UND-Operation des Si
gnals (A'') und des Mantissenteileingangssignals (B) und
eine ODER-Operation aller Bits des Werts (G) stellen ein
Steuersignal (G') bereit. Eine Schaltung (2) stellt einen
Binärwert (B') einer Zahl dar, welche durch Subtrahieren
um 1 von einem Zahlwert der Bitposition der führenden 1 von
dem höchstwertigen Bit des Signals (B) erlangt wird. Eine
Schaltung (6) subtrahiert den Wert (B') von dem Signal
(A), und eine Schaltung (7b) wählt das Signal (H) und ei
nen Wert 0 entsprechend dem Signal (G'), um ein Exponen
tenteilausgangssignal (C) nach der Normalisierung zu er
langen. Eine Schaltung (5) erlangt die jeweiligen Bitzu
stände des Signals B von dem höchstwertigen Bit wieder, um
lediglich den Bitzustand der Position der führenden 1 zu
1'' zu machen. Eine Schaltung (7a) wählt das Signal (B'')
und dekodiert ein Signal (A') entsprechend dem Signal (G'),
um einen Bewegungsbetrag (D) zu erlangen. Eine Verschiebe
einrichtung (8) verschiebt das Signal (B) entsprechend dem
Signal (D), um ein Mantissenteilausgangssignal (E) nach
der Normalisierung zu erlangen.
Claims (18)
1. Normalisierungsschaltung einer Gleitkommaberechnungs
vorrichtung, welche eine Normalisierung auf ein Mantissen
teileingangssignal und auf ein Exponententeileingangssignal
anwendet, welche als Binärzahlen dargestellt sind, die ei
ner bestimmten Gleitkommaberechnungsverarbeitung unterwor
fen sind und übertragen werden, mit:
einer Steuersignalerzeugungseinrichtung, welche das Mantissenteileingangssignal und das Exponententeileingangs signal empfängt, zum Erzeugen eines Steuersignals eines er sten Pegels, wenn ein durch das Exponententeileingangssi gnal bereitgestellter Dezimalzahlwert gleich oder größer als ein Adressenzahlwert einer Bitposition einer führenden 1 als Bitposition ist, wobei ein Bitzustand zuerst den Wert 1 von einem höchstwertigen Bit des Mantissenteileingangssi gnals aus betrachtet erlangt, und zum Erzeugen des Steuer signals eines zweiten Pegels, wenn der Dezimalzahlwert des Exponententeileingangssignals niedriger als der Adressen zahlwert der Bitposition der führenden 1 ist oder wenn das Mantissenteileingangssignal einen Wert 0 aufweist;
einer Kodiereinrichtung zum Ausgeben eines Signals, welches den Adressenzahlwert der Bitposition der führenden 1 in einem Binärwert auf der Grundlage des Mantissenteil eingangssignals darstellt; und
einer Exponententeilausgangssignalbestimmungseinrich tung, welche das Exponententeileingangssignal, das Aus gangssignal der Kodiereinrichtung und das Steuersignal emp fängt, zum Ausgeben eines Ergebnisses einer Subtraktion des Exponententeileingangssignals und des Ausgangssignals der Kodiereinrichtung als Exponententeilausgangssignal, wenn das Steuersignal sich auf dem ersten Pegel befindet, und zum Ausgeben eines Wertes 0 als das Exponententeilausgangs signal, wenn sich das Steuersignal auf dem zweiten Pegel befindet;
wobei der Adressenzahlwert der Bitposition der führen den 1 einem Wert entspricht, welcher durch Zählen jeder Bitposition von der Position des höchstwertigen Bit aus ausschließlich dem höchstwertigen Bit selbst erzielt wird.
einer Steuersignalerzeugungseinrichtung, welche das Mantissenteileingangssignal und das Exponententeileingangs signal empfängt, zum Erzeugen eines Steuersignals eines er sten Pegels, wenn ein durch das Exponententeileingangssi gnal bereitgestellter Dezimalzahlwert gleich oder größer als ein Adressenzahlwert einer Bitposition einer führenden 1 als Bitposition ist, wobei ein Bitzustand zuerst den Wert 1 von einem höchstwertigen Bit des Mantissenteileingangssi gnals aus betrachtet erlangt, und zum Erzeugen des Steuer signals eines zweiten Pegels, wenn der Dezimalzahlwert des Exponententeileingangssignals niedriger als der Adressen zahlwert der Bitposition der führenden 1 ist oder wenn das Mantissenteileingangssignal einen Wert 0 aufweist;
einer Kodiereinrichtung zum Ausgeben eines Signals, welches den Adressenzahlwert der Bitposition der führenden 1 in einem Binärwert auf der Grundlage des Mantissenteil eingangssignals darstellt; und
einer Exponententeilausgangssignalbestimmungseinrich tung, welche das Exponententeileingangssignal, das Aus gangssignal der Kodiereinrichtung und das Steuersignal emp fängt, zum Ausgeben eines Ergebnisses einer Subtraktion des Exponententeileingangssignals und des Ausgangssignals der Kodiereinrichtung als Exponententeilausgangssignal, wenn das Steuersignal sich auf dem ersten Pegel befindet, und zum Ausgeben eines Wertes 0 als das Exponententeilausgangs signal, wenn sich das Steuersignal auf dem zweiten Pegel befindet;
wobei der Adressenzahlwert der Bitposition der führen den 1 einem Wert entspricht, welcher durch Zählen jeder Bitposition von der Position des höchstwertigen Bit aus ausschließlich dem höchstwertigen Bit selbst erzielt wird.
2. Normalisierungsschaltung einer Gleitkommaberechnungsvor
richtung nach Anspruch 1, dadurch gekennzeichnet, daß die
Steuersignalerzeugungseinrichtung
eine Bezugssignalerzeugungseinrichtung, welche das Ex ponententeileingangssignal empfängt, zur Ausgabe eines Be zugssignals, und
eine Logikoperationseinrichtung aufweist zum Durchfüh ren einer UND-Verarbeitung des Bezugssignals und des Man tissenteileingangssignals und des weiteren zum Durchführen einer ODER-Verarbeitung des Ergebnisses der UND-Verarbei tung, um das Ergebnis der ODER-Verarbeitung als das Steuer ergebnis aus zugeben,
wobei bei dem Bezugssignal jeder Bitzustand von der Po sition des höchstwertigen Bits bis zu einer bestimmten Bit position, welche auf der Grundlage des Exponententeilein gangssignals bestimmt ist, jeweils auf 1 gesetzt ist und die Bitzustände der anderen Bitpositionen jeweils auf 0 ge setzt sind.
eine Bezugssignalerzeugungseinrichtung, welche das Ex ponententeileingangssignal empfängt, zur Ausgabe eines Be zugssignals, und
eine Logikoperationseinrichtung aufweist zum Durchfüh ren einer UND-Verarbeitung des Bezugssignals und des Man tissenteileingangssignals und des weiteren zum Durchführen einer ODER-Verarbeitung des Ergebnisses der UND-Verarbei tung, um das Ergebnis der ODER-Verarbeitung als das Steuer ergebnis aus zugeben,
wobei bei dem Bezugssignal jeder Bitzustand von der Po sition des höchstwertigen Bits bis zu einer bestimmten Bit position, welche auf der Grundlage des Exponententeilein gangssignals bestimmt ist, jeweils auf 1 gesetzt ist und die Bitzustände der anderen Bitpositionen jeweils auf 0 ge setzt sind.
3. Normalisierungsschaltung einer Gleitkommaberechnungsvor
richtung nach Anspruch 2, dadurch gekennzeichnet, daß bei
dem Bezugssignal Bitzustände der jeweiligen Bitpositionen
von der Position des höchstwertigen Bits für die Zahl von
Positionen entsprechend einem Wert jeweils auf 1 gesetzt
sind, welcher durch Hinzufügen von 1 auf den Dezimalzahl
wert des Exponententeileinangssignals erlangt wird, und die
Bitzustände der anderen Bitpositionen jeweils auf 0 gesetzt
sind.
4. Normalisierungsschaltung einer Gleitkommaberechnungsvor
richtung nach Anspruch 2, dadurch gekennzeichnet, daß bei
dem Bezugssignal Bitzustände der jeweiligen Bitpositionen
von der Position des höchstwertigen Bits für die Zahl von
Positionen entsprechend dem Dezimalzahlwert des Exponenten
teileingangssignals jeweils auf 1 gesetzt sind und die Bit
zustände der anderen Bitpositionen jeweils auf 0 gesetzt
sind.
5. Normalisierungsschaltung einer Gleitkommaberechnungsvor
richtung nach Anspruch 2, dadurch gekennzeichnet, daß die
Bezugssignalerzeugungseinrichtung
eine Dekodiereinrichtung zum Dekodieren des Exponenten teileingangssignals und
eine Hauptbezugssignalerzeugungseinrichtung aufweist, welche ein Ausgangssignal der Dekodiereinrichtung empfängt, zum Erzeugen des Bezugssignals.
eine Dekodiereinrichtung zum Dekodieren des Exponenten teileingangssignals und
eine Hauptbezugssignalerzeugungseinrichtung aufweist, welche ein Ausgangssignal der Dekodiereinrichtung empfängt, zum Erzeugen des Bezugssignals.
6. Normalisierungsschaltung einer Gleitkommaberechnungsvor
richtung nach Anspruch 5, des weiteren gekennzeichnet,
durch
eine Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen der Bitposition der führenden 1 des Mantissenteileingangssi gnals,
eine Wahleinrichtung, welche ein Ausgangssignal der Einrichtung zum Erfassen der führenden 1 außer dem höchst wertigen Bit, das Ausgangssignal der Dekodiereinrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssi gnals der Einrichtung zum Erfassen der führenden 1, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet, und
eine Verschiebeeinrichtung zum Verschieben des Mantis senteileingangssignals auf der Grundlage eines Ausgangssi gnals der Wähleinrichtung und eines Teils, welches das höchstwertige Bit vorsieht, in dem Ausgangssignal der Ein richtung zum Erfassen der führenden 1, um ein Mantissen teilausgangssignal zu erzeugen.
eine Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen der Bitposition der führenden 1 des Mantissenteileingangssi gnals,
eine Wahleinrichtung, welche ein Ausgangssignal der Einrichtung zum Erfassen der führenden 1 außer dem höchst wertigen Bit, das Ausgangssignal der Dekodiereinrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssi gnals der Einrichtung zum Erfassen der führenden 1, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet, und
eine Verschiebeeinrichtung zum Verschieben des Mantis senteileingangssignals auf der Grundlage eines Ausgangssi gnals der Wähleinrichtung und eines Teils, welches das höchstwertige Bit vorsieht, in dem Ausgangssignal der Ein richtung zum Erfassen der führenden 1, um ein Mantissen teilausgangssignal zu erzeugen.
7. Normalisierungsschaltung einer Gleitkommaberechnungsvor
richtung nach Anspruch 2, dadurch gekennzeichnet, daß bei
einer Bitbreite des tatsächlich eingegeben Mantissenteil
eingangssignals und einer Bitbreite eines Mantissenteilaus
gangssignals, welche jeweils auf x Bit bzw. y Bit vorbe
stimmt ist, die Normalisierungsschaltung des weiteren fol
gende Komponenten aufweist:
eine Dekodiereinrichtung zum Dekodieren des Exponententeil eingangssignals;
eine Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen der Bitposition der führenden 1 des Mantissenteileingangssi gnals;
eine erste Verschiebeeinrichtung, welche ein Ausgangs signal der Einrichtung zum Erfassen der führenden 1 außer dem höchstwertigen Bit empfängt, zum Verschieben jedes Bit zustands des Ausgangssignals um 1 Bit auf das niedrigstwer tige Bit zu und zum Bestimmen eines Bitzustands des nied rigstwertigen Bits auf einen Bitzustand eines höchstwerti gen Bits des eingegeben Ausgangssignals;
eine Wähleinrichtung, welche ein Ausgangssignal der er sten Schiebeeinrichtung, das Ausgangssignal der Dekodier einrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssignals der Verschiebeeinrichtung, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet; und
eine zweite Verschiebeeinrichtung zum Verschieben des Mantissenteileingangssignals der x Bit in ein Signal von y Bit entsprechend dem Ausgangssignal der Wähleinrichtung und einem Teil des Ausgangssignals der Einrichtung zum Erfassen der führenden 1, welche das höchstwertige Bit bereitstellt, um das y-Bit-Signal nach dem Verschieben als das Mantissen teilausgangssignal aus zugeben;
wobei die zweite Verschiebeeinrichtung das Mantissen teileingangssignal verschiebt, wenn die Wähleinrichtung das Ausgangssignal der ersten Verschiebeeinrichtung ausgibt, um das höchstwertige Bit des Mantissenteileingangssignals zu eliminieren und jedes Bit auf der Seite des niedrigstwerti gen Bits für eine durch (x-y-1) gegebene Zahl einschließ lich des niedrigstwertigen Bits zu eliminieren, und wenn die Wähleinrichtung das Ausgangssignal der Dekodiereinrich tung ausgibt, verschiebt die zweite Schiebeeinrichtung das Mantissenteileingangssignal, um jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl einschließlich des niedrigstwertigen Bits des Mantissen teileingangssignals zu eliminieren.
eine Dekodiereinrichtung zum Dekodieren des Exponententeil eingangssignals;
eine Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen der Bitposition der führenden 1 des Mantissenteileingangssi gnals;
eine erste Verschiebeeinrichtung, welche ein Ausgangs signal der Einrichtung zum Erfassen der führenden 1 außer dem höchstwertigen Bit empfängt, zum Verschieben jedes Bit zustands des Ausgangssignals um 1 Bit auf das niedrigstwer tige Bit zu und zum Bestimmen eines Bitzustands des nied rigstwertigen Bits auf einen Bitzustand eines höchstwerti gen Bits des eingegeben Ausgangssignals;
eine Wähleinrichtung, welche ein Ausgangssignal der er sten Schiebeeinrichtung, das Ausgangssignal der Dekodier einrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssignals der Verschiebeeinrichtung, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet; und
eine zweite Verschiebeeinrichtung zum Verschieben des Mantissenteileingangssignals der x Bit in ein Signal von y Bit entsprechend dem Ausgangssignal der Wähleinrichtung und einem Teil des Ausgangssignals der Einrichtung zum Erfassen der führenden 1, welche das höchstwertige Bit bereitstellt, um das y-Bit-Signal nach dem Verschieben als das Mantissen teilausgangssignal aus zugeben;
wobei die zweite Verschiebeeinrichtung das Mantissen teileingangssignal verschiebt, wenn die Wähleinrichtung das Ausgangssignal der ersten Verschiebeeinrichtung ausgibt, um das höchstwertige Bit des Mantissenteileingangssignals zu eliminieren und jedes Bit auf der Seite des niedrigstwerti gen Bits für eine durch (x-y-1) gegebene Zahl einschließ lich des niedrigstwertigen Bits zu eliminieren, und wenn die Wähleinrichtung das Ausgangssignal der Dekodiereinrich tung ausgibt, verschiebt die zweite Schiebeeinrichtung das Mantissenteileingangssignal, um jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl einschließlich des niedrigstwertigen Bits des Mantissen teileingangssignals zu eliminieren.
8. Normalisierungsschaltung einer Gleitkommaberechnungsvor
richtung nach Anspruch 7, dadurch gekennzeichnet, daß die
erste Schiebeeinrichtung lediglich mit Verbindungsschichten
realisiert ist, welche einen Ausgangsport des Ausgangssi
gnals der Einrichtung zum Erfassen der führenden 1 außer
dem höchstwertigen Bit und einen Eingangsport der Wählein
richtung verbinden, und
einem anderen Eingangsport der Wähleinrichtung das Aus gangssignal der Dekodiereinrichtung eingespeist wird.
einem anderen Eingangsport der Wähleinrichtung das Aus gangssignal der Dekodiereinrichtung eingespeist wird.
9. Normalisierungsschaltung einer Gleitkommaberechnungsvor
richtung nach Anspruch 2, dadurch gekennzeichnet, daß bei
einer Bitbreite des tatsächlich eingegebenen Mantissenteil
eingangssignals und einer Bitbreite eines Mantissenteilaus
gangssignals, welche auf x Bit bzw. y Bit vorbestimmt ist,
die Dekodiereinrichtung
eine Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen der Bitposition der führenden 1 des Mantissenteileingangssi gnals, und
eine Dekodiereinrichtung zum Dekodieren eines Erfas sungsergebnisses der Einrichtung zum Erfassen der führenden 1 aufweist, um das Signal auszugeben, welches den Adressen zahlwert der Bitposition der führenden 1 in einer Binärzahl darstellt;
eine Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen der Bitposition der führenden 1 des Mantissenteileingangssi gnals, und
eine Dekodiereinrichtung zum Dekodieren eines Erfas sungsergebnisses der Einrichtung zum Erfassen der führenden 1 aufweist, um das Signal auszugeben, welches den Adressen zahlwert der Bitposition der führenden 1 in einer Binärzahl darstellt;
wobei die Normalisierungsschaltung des weiteren die
Komponenten aufweist:
eine Dekodiereinrichtung zum Dekodieren des Exponenten teileingangssignals;
eine erste Verschiebeeinrichtung, welche das Ausgangs signal der Einrichtung zum Erfassen der führenden 1 außer dem höchstwertigen Bit empfängt, zum Verschieben jedes Bit zustands des Ausgangssignals um 1 Bit auf das niedrigstwer tige Bit zu und zum Bestimmen eines Bitzustands des nied rigstwertigen Bits auf einen Bitzustand des höchstwertigen Bits des eingegebenen Ausgangssignals;
eine Wähleinrichtung, welche ein Ausgangssignal der er sten Verschiebeeinrichtung, das Ausgangssignal der Deko diereinrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssignals der Verschiebeeinrichtung, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet; und
eine zweite Verschiebeeinrichtung zum Verschieben des Mantissenteileingangssignals um x Bit in ein Signal von y Bit entsprechend dem Ausgangssignal der Wähleinrichtung und einem Teil, weiches das höchstwertige Bit bereitstellt, in dem Ausgangssignal der Einrichtung zum Erfassen der führen den 1, um das y-Bit-Signal nach dem Verschieben als das Mantissenteilausgangssignal aus zugeben;
wobei die zweite Verschiebeeinrichtung das Mantissen teileingangssignal verschiebt, wenn die Wähleinrichtung das Ausgangssignal der ersten Verschiebeeinrichtung ausgibt, um das höchstwertige Bit des Mantissenteileingangssignals zu eliminieren und jedes Bit an der Seite des niedrigstwerti gen Bits für eine durch (x-y-1) gegebene Zahl einschließ lich des niedrigstwertigen Bits zu eliminieren, und wenn die Wähleinrichtung das Ausgangssignal der Dekodiereinrich tung ausgibt, verschiebt die zweite Schiebeeinrichtung das Mantissenteileingangssignal, um jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl einschließlich des niedrigstwertigen Bits des Mantissentei leingangssignals zu eleminieren.
eine Dekodiereinrichtung zum Dekodieren des Exponenten teileingangssignals;
eine erste Verschiebeeinrichtung, welche das Ausgangs signal der Einrichtung zum Erfassen der führenden 1 außer dem höchstwertigen Bit empfängt, zum Verschieben jedes Bit zustands des Ausgangssignals um 1 Bit auf das niedrigstwer tige Bit zu und zum Bestimmen eines Bitzustands des nied rigstwertigen Bits auf einen Bitzustand des höchstwertigen Bits des eingegebenen Ausgangssignals;
eine Wähleinrichtung, welche ein Ausgangssignal der er sten Verschiebeeinrichtung, das Ausgangssignal der Deko diereinrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssignals der Verschiebeeinrichtung, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet; und
eine zweite Verschiebeeinrichtung zum Verschieben des Mantissenteileingangssignals um x Bit in ein Signal von y Bit entsprechend dem Ausgangssignal der Wähleinrichtung und einem Teil, weiches das höchstwertige Bit bereitstellt, in dem Ausgangssignal der Einrichtung zum Erfassen der führen den 1, um das y-Bit-Signal nach dem Verschieben als das Mantissenteilausgangssignal aus zugeben;
wobei die zweite Verschiebeeinrichtung das Mantissen teileingangssignal verschiebt, wenn die Wähleinrichtung das Ausgangssignal der ersten Verschiebeeinrichtung ausgibt, um das höchstwertige Bit des Mantissenteileingangssignals zu eliminieren und jedes Bit an der Seite des niedrigstwerti gen Bits für eine durch (x-y-1) gegebene Zahl einschließ lich des niedrigstwertigen Bits zu eliminieren, und wenn die Wähleinrichtung das Ausgangssignal der Dekodiereinrich tung ausgibt, verschiebt die zweite Schiebeeinrichtung das Mantissenteileingangssignal, um jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl einschließlich des niedrigstwertigen Bits des Mantissentei leingangssignals zu eleminieren.
10. Normalisierungsschaltung einer Gleitkommaberechnungsvor
richtung nach Anspruch 9, dadurch gekennzeichnet, daß die
erste Verschiebeeinrichtung lediglich mit Verbindungs
schichten realisiert wird, welche einen Ausgangsport des
Ausgangssignals der Einrichtung zum Erfassen der führenden
1 außer dem höchstwertigen Bit und einen Eingangsport der
Wähleinrichtung verbinden, und
wobei einem anderen Eingangsport der Wähleinrichtung das Ausgangssignal der Dekodiereinrichtung eingespeist wird.
wobei einem anderen Eingangsport der Wähleinrichtung das Ausgangssignal der Dekodiereinrichtung eingespeist wird.
11. Normalisierungsschaltung der Gleitkommaberechnungsvor
richtung nach Anspruch 5, dadurch gekennzeichnet, daß bei
einer Bitbreite des tatsächlich eingegebenen Mantissentei
leingangssignals und einer Bitbreite eines Mantissenteil
ausgangssignals, welche durch x Bit bzw. y Bit vorbestimmt
sind, die Normalisierungsschaltung des weiteren folgende
Komponenten enthält:
eine Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen der Bitposition der führenden 1 des Mantissenteileingangssi gnals;
eine erste Verschiebeeinrichtung, welche ein Ausgangs signal der Einrichtung zum Erfassen der führenden 1 außer dem höchstwertigen Bit empfängt, zum Verschieben jedes Bit zustands des Ausgangssignals um 1 auf das niedrigstwertige Bit zu und zum Bestimmen eines Bitzustands des niedrigst wertigen Bits auf einen Bitzustand des höchstwertigen Bits des eingegebenen Ausgangssignals;
eine Wähleinrichtung, welche ein Ausgangssignal der er sten Verschiebeeinrichtung, das Ausgangssignal der Deko diereinrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssignals der Verschiebeeinrichtung, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet; und
eine zweite Verschiebeeinrichtung zum Verschieben des Mantissenteileingangssignals um x Bit in ein Signal von y Bit entsprechend dem Ausgangssignal der Wähleinrichtung und einem Teil, welches das höchstwertige Bit bereitstellt, in dem Ausgangssignal der Einrichtung zum Erfassen der führen den 1, um das y-Bit-Signal nach dem Verschieben als das Mantissenteilausgangssignal auszugeben;
wobei die zweite Schiebeeinrichtung das Mantissenteil eingangssignal verschiebt, wenn die Wähleinrichtung das Ausgangssignal der ersten Verschiebeeinrichtung ausgibt, um das höchstwertige Bit des Mantissenteileingangssignals zu eliminieren und jedes Bit an der Seite des niedrigstwerti gen Bits für eine durch (x-y-1) gegebene Zahl einschließ lich des niedrigstwertigen Bits zu eliminieren, und wenn die Wähleinrichtung das Ausgangssignal der Dekodiereinrich tung ausgibt, verschiebt die zweite Verschiebeeinrichtung das Mantissenteileingangssignal, um jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl einschließlich des niedrigstwertigen Bits des Mantis senteileingangssignals zu eliminieren.
eine Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen der Bitposition der führenden 1 des Mantissenteileingangssi gnals;
eine erste Verschiebeeinrichtung, welche ein Ausgangs signal der Einrichtung zum Erfassen der führenden 1 außer dem höchstwertigen Bit empfängt, zum Verschieben jedes Bit zustands des Ausgangssignals um 1 auf das niedrigstwertige Bit zu und zum Bestimmen eines Bitzustands des niedrigst wertigen Bits auf einen Bitzustand des höchstwertigen Bits des eingegebenen Ausgangssignals;
eine Wähleinrichtung, welche ein Ausgangssignal der er sten Verschiebeeinrichtung, das Ausgangssignal der Deko diereinrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssignals der Verschiebeeinrichtung, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet; und
eine zweite Verschiebeeinrichtung zum Verschieben des Mantissenteileingangssignals um x Bit in ein Signal von y Bit entsprechend dem Ausgangssignal der Wähleinrichtung und einem Teil, welches das höchstwertige Bit bereitstellt, in dem Ausgangssignal der Einrichtung zum Erfassen der führen den 1, um das y-Bit-Signal nach dem Verschieben als das Mantissenteilausgangssignal auszugeben;
wobei die zweite Schiebeeinrichtung das Mantissenteil eingangssignal verschiebt, wenn die Wähleinrichtung das Ausgangssignal der ersten Verschiebeeinrichtung ausgibt, um das höchstwertige Bit des Mantissenteileingangssignals zu eliminieren und jedes Bit an der Seite des niedrigstwerti gen Bits für eine durch (x-y-1) gegebene Zahl einschließ lich des niedrigstwertigen Bits zu eliminieren, und wenn die Wähleinrichtung das Ausgangssignal der Dekodiereinrich tung ausgibt, verschiebt die zweite Verschiebeeinrichtung das Mantissenteileingangssignal, um jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl einschließlich des niedrigstwertigen Bits des Mantis senteileingangssignals zu eliminieren.
12. Normalisierungsschaltung einer Gleitkommaberechnungsvor
richtung nach Anspruch 11, dadurch gekennzeichnet, daß die
erste Verschiebeeinrichtung lediglich mit Verbindungs
schichten realisiert wird, welche einen Ausgangsport des
Ausgangssignals der Einrichtung zum Erfassen der führenden
1 außer dem höchstwertigen Bit und einen Eingangsport der
Wähleinrichtung verbinden, und
einem anderen Eingangsport der Wähleinrichtung das Aus
gangssignal der Dekodiereinrichtung eingespeist wird.
13. Normalisierungsschaltung einer Gleitkommaberechnungsvor
richtung nach Anspruch 5, dadurch gekennzeichnet, daß bei
einer Bitbreite eines tatsächlich eingegebenen Mantissen
teileingangssignals und einer Bitbreite eines Mantissen
teilausgangssignals, welche auf x Bit bzw. y Bit vorausbe
stimmt sind, die Kodiereinrichtung:
eine Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen der Bitposition der führenden 1 des Mantissenteileingangssi gnals, und
eine Kodierschaltung zum Kodieren eines Erfassungser gebnisses der Einrichtung zum Erfassen der führenden 1 auf weist, um das Signal auszugeben, welches den Adressenzahl wert der Bitposition der führenden 1 in einer Binärzahl darstellt;
wobei die Normalisierungsschaltung des weiteren folgen de Komponenten aufweist:
eine erste Verschiebeeinrichtung, welche das Ausgangs signal der Einrichtung zum Erfassen der führenden 1 außer dem höchstwertigen Bit empfängt, zum Verschieben jedes Bit zustands des Ausgangssignals um ein Bit auf das niedrigst wertige Bit zu und zum Bestimmen eines Bitzustands des niedrigstwertigen Bits auf einen Bitzustand des höchstwer tigen Bits des eingegebenen Ausgangssignals;
eine Wähleinrichtung, welche ein Ausgangssignal der er sten Verschiebeeinrichtung, das Ausgangssignal der Deko diereinrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssignals der Verschiebeeinrichtung, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet; und
eine zweite Verschiebeeinrichtung zum Verschieben des Mantissenteileingangssignals der x Bit in ein Signal von y Bit entsprechend dem Ausgangssignal der Wähleinrichtung und einem Teil, welches das höchstwertige Bit bereitstellt, in dem Ausgangssignal der Einrichtung zum Erfassen der führen den 1, um das y-Bit-Signal nach dem Verschieben als das Mantissenteilausgangssignal aus zugeben;
wobei die zweite Verschiebeeinrichtung das Mantissen teil verschiebt, wenn die Wähleinrichtung das Ausgangssi gnal der ersten Verschiebeeinrichtung ausgibt, um das höchstwertige Bit des Mantissenteileingangssignals zu eli minieren und jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y-1) gegebene Zahl einschließlich des niedrigstwertigen Bits zu eliminieren, und wenn die Wähleinrichtung das Ausgangssignal der Dekodierschaltung ausgibt, verschiebt die zweite Verschiebeeinrichtung das Mantissenteileingangssignal, um jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl einschließlich des niedrigstwertigen Bits des Mantissentei leingangssignals zu eliminieren.
eine Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen der Bitposition der führenden 1 des Mantissenteileingangssi gnals, und
eine Kodierschaltung zum Kodieren eines Erfassungser gebnisses der Einrichtung zum Erfassen der führenden 1 auf weist, um das Signal auszugeben, welches den Adressenzahl wert der Bitposition der führenden 1 in einer Binärzahl darstellt;
wobei die Normalisierungsschaltung des weiteren folgen de Komponenten aufweist:
eine erste Verschiebeeinrichtung, welche das Ausgangs signal der Einrichtung zum Erfassen der führenden 1 außer dem höchstwertigen Bit empfängt, zum Verschieben jedes Bit zustands des Ausgangssignals um ein Bit auf das niedrigst wertige Bit zu und zum Bestimmen eines Bitzustands des niedrigstwertigen Bits auf einen Bitzustand des höchstwer tigen Bits des eingegebenen Ausgangssignals;
eine Wähleinrichtung, welche ein Ausgangssignal der er sten Verschiebeeinrichtung, das Ausgangssignal der Deko diereinrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssignals der Verschiebeeinrichtung, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet; und
eine zweite Verschiebeeinrichtung zum Verschieben des Mantissenteileingangssignals der x Bit in ein Signal von y Bit entsprechend dem Ausgangssignal der Wähleinrichtung und einem Teil, welches das höchstwertige Bit bereitstellt, in dem Ausgangssignal der Einrichtung zum Erfassen der führen den 1, um das y-Bit-Signal nach dem Verschieben als das Mantissenteilausgangssignal aus zugeben;
wobei die zweite Verschiebeeinrichtung das Mantissen teil verschiebt, wenn die Wähleinrichtung das Ausgangssi gnal der ersten Verschiebeeinrichtung ausgibt, um das höchstwertige Bit des Mantissenteileingangssignals zu eli minieren und jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y-1) gegebene Zahl einschließlich des niedrigstwertigen Bits zu eliminieren, und wenn die Wähleinrichtung das Ausgangssignal der Dekodierschaltung ausgibt, verschiebt die zweite Verschiebeeinrichtung das Mantissenteileingangssignal, um jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl einschließlich des niedrigstwertigen Bits des Mantissentei leingangssignals zu eliminieren.
14. Normalisierungsschaltung einer Gleitkommaberechnungsvor
richtung nach Anspruch 13, dadurch gekennzeichnet, daß die
erste Verschiebeeinrichtung lediglich mit Verbindungs
schichten realisiert wird, welche einen Ausgangsport des
Ausgangssignals der Einrichtung zum Erfassen der führenden
1 außer dem höchstwertigen Bit und einen Eingangsport der
Wähleinrichtung verbinden, und
einem anderen Eingangsport der Wähleinrichtung das Aus
gangssignal der Dekodiereinrichtung eingespeist wird.
15. Normalisierungsschaltung einer Gleitkommaberechnungsvor
richtung, welche eine Normalisierung auf ein Mantissentei
leingangssignal und ein Exponententeileingangssignal anwen
det, welche als Binärzahlen dargestellt sind, die einer be
stimmten Gleitkommaberechnungsverarbeitung unterworfen und
übertragen werden, mit:
einer Steuersignalerzeugungseinrichtung, welche das Mantissenteileingangssignal und das Exponententeileingangs signal empfängt, zum Dekodieren des Exponententeileingangs signals und Bestimmen auf der Grundlage des Mantissenteil eingangssignals und des Exponententeileingangssignals, ob ein Ausgangsergebnis der Normalisierungsschaltung eine Nor malisierungszahl oder eine Nichtnormalisierungszahl oder ein Zustand einer 0-Funktion ist, wobei das Mantissentei leingangssignal einen Wert 0 bereitstellt, um ein Steuersi gnal eines ersten Pegels in dem Fall der Normalisierungs zahl zu erzeugen und das Steuersignal eines zweiten Pegels in dem Fall der Nichtnormalisierungszahl und in dem Fall des Zustands der 0-Funktion zu erzeugen;
einer Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen ei ner Bitposition der führenden 1 des Mantissenteileingangs signals;
einer ersten Verschiebeeinrichtung, welche ein Aus gangssignal der Einrichtung zum Erfassen der führenden 1 außer dem höchstwertigen Bit empfängt, zum Verschieben je des Bitzustands des Ausgangssignals um ein Bit auf das niedrigstwertige Bit zu und zum Bestimmen eines Bitzustands des niedrigstwertigen Bits auf einen Bitzustand des höchst wertigen Bits des eingegebenen Ausgangssignals;
einer Wähleinrichtung, welche ein Ausgangssignal der ersten Verschiebeeinrichtung, das Ausgangssignal der Deko diereinrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssignals der ersten Verschiebeeinrichtung, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet; und
einer zweiten Verschiebeeinrichtung zum Verschieben des Mantissenteileingangssignals von x Bit in ein Signal von y Bit entsprechend dem Ausgangssignal der Wähleinrichtung und einem Teil, welches das höchstwertige Bit bereitstellt, in dem Ausgangssignal der Einrichtung zum Erfassen der führen den 1, um das y-Bit-Signal nach dem Verschieben als das Mantissenteilausgangssignal aus zugeben;
wobei die x Bit und die y Bit eine Bitbreite des tat sächlich eingegebenen Mantissenteileingangssignals bzw. ei ne Bitbreite eines Mantissenteilausgangssignals sind, wel che jeweils entsprechend dem Standard vorbestimmt sind;
wobei die zweite Verschiebeeinrichtung das Mantissen teileingangssignal verschiebt, wenn die Wähleinrichtung das Ausgangssignal der ersten Verschiebeeinrichtung ausgibt, um das höchstwertige Bit des Mantissenteileingangssignals zu eliminieren und jedes Bit an der Seite des niedrigstwerti gen Bits für eine durch (x-y-1) gegebene Zahl einschließ lich des niedrigstwertigen Bits zu eliminieren, und wenn die Wähleinrichtung das Ausgangssignal der Dekodiereinrich tung ausgibt, verschiebt die zweite Verschiebeeinrichtung das Mantissenteileingangssignal, um jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl einschließlich des niedrigstwertigen Bits des Mantis senteileingangssignals zu eliminieren.
einer Steuersignalerzeugungseinrichtung, welche das Mantissenteileingangssignal und das Exponententeileingangs signal empfängt, zum Dekodieren des Exponententeileingangs signals und Bestimmen auf der Grundlage des Mantissenteil eingangssignals und des Exponententeileingangssignals, ob ein Ausgangsergebnis der Normalisierungsschaltung eine Nor malisierungszahl oder eine Nichtnormalisierungszahl oder ein Zustand einer 0-Funktion ist, wobei das Mantissentei leingangssignal einen Wert 0 bereitstellt, um ein Steuersi gnal eines ersten Pegels in dem Fall der Normalisierungs zahl zu erzeugen und das Steuersignal eines zweiten Pegels in dem Fall der Nichtnormalisierungszahl und in dem Fall des Zustands der 0-Funktion zu erzeugen;
einer Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen ei ner Bitposition der führenden 1 des Mantissenteileingangs signals;
einer ersten Verschiebeeinrichtung, welche ein Aus gangssignal der Einrichtung zum Erfassen der führenden 1 außer dem höchstwertigen Bit empfängt, zum Verschieben je des Bitzustands des Ausgangssignals um ein Bit auf das niedrigstwertige Bit zu und zum Bestimmen eines Bitzustands des niedrigstwertigen Bits auf einen Bitzustand des höchst wertigen Bits des eingegebenen Ausgangssignals;
einer Wähleinrichtung, welche ein Ausgangssignal der ersten Verschiebeeinrichtung, das Ausgangssignal der Deko diereinrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssignals der ersten Verschiebeeinrichtung, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet; und
einer zweiten Verschiebeeinrichtung zum Verschieben des Mantissenteileingangssignals von x Bit in ein Signal von y Bit entsprechend dem Ausgangssignal der Wähleinrichtung und einem Teil, welches das höchstwertige Bit bereitstellt, in dem Ausgangssignal der Einrichtung zum Erfassen der führen den 1, um das y-Bit-Signal nach dem Verschieben als das Mantissenteilausgangssignal aus zugeben;
wobei die x Bit und die y Bit eine Bitbreite des tat sächlich eingegebenen Mantissenteileingangssignals bzw. ei ne Bitbreite eines Mantissenteilausgangssignals sind, wel che jeweils entsprechend dem Standard vorbestimmt sind;
wobei die zweite Verschiebeeinrichtung das Mantissen teileingangssignal verschiebt, wenn die Wähleinrichtung das Ausgangssignal der ersten Verschiebeeinrichtung ausgibt, um das höchstwertige Bit des Mantissenteileingangssignals zu eliminieren und jedes Bit an der Seite des niedrigstwerti gen Bits für eine durch (x-y-1) gegebene Zahl einschließ lich des niedrigstwertigen Bits zu eliminieren, und wenn die Wähleinrichtung das Ausgangssignal der Dekodiereinrich tung ausgibt, verschiebt die zweite Verschiebeeinrichtung das Mantissenteileingangssignal, um jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl einschließlich des niedrigstwertigen Bits des Mantis senteileingangssignals zu eliminieren.
16. Normalisierungsschaltung einer Gleitkommaberechnungsvor
richtung nach Anspruch 15, dadurch gekennzeichnet, daß die
erste Verschiebeeinrichtung lediglich mit Verbindungs
schichten realisiert wird, welche einen Ausgangsport des
Ausgangssignals der Einrichtung zum Erfassen der führenden
1 außer dem höchstwertigen Bit und einen Eingangsport der
Wähleinrichtung verbinden, und
einem anderen Eingangsport der Wähleinrichtung das Aus
gangssignal der Dekodiereinrichtung eingespeist wird.
17. Normalisierungsschaltung einer Gleitkommaberechnungsvor
richtung nach Anspruch 16, dadurch gekennzeichnet, daß die
Steuersignalerzeugungseinrichtung zuerst das eingegebene
Exponententeileingangssignal dekodiert und danach die Be
stimmung auf der Grundlage des dekodierten Exponententeil
eingangssignals und des Mantissenteileingangssignals durch
führt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26722895 | 1995-10-16 | ||
JP32210195A JP3429927B2 (ja) | 1995-10-16 | 1995-12-11 | 浮動小数点演算装置の正規化回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19623465A1 DE19623465A1 (de) | 1997-04-24 |
DE19623465C2 true DE19623465C2 (de) | 1998-05-20 |
Family
ID=26547768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19623465A Expired - Fee Related DE19623465C2 (de) | 1995-10-16 | 1996-06-12 | Normalisierungsschaltung einer Gleitkommaberechnungsvorrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5699285A (de) |
JP (1) | JP3429927B2 (de) |
KR (1) | KR100223997B1 (de) |
DE (1) | DE19623465C2 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1139138A (ja) * | 1997-07-14 | 1999-02-12 | Mitsubishi Electric Corp | 正規化回路装置 |
US6329838B1 (en) | 1999-03-09 | 2001-12-11 | Kabushiki Kaisha Toshiba | Logic circuits and carry-lookahead circuits |
KR100385233B1 (ko) * | 2000-03-14 | 2003-05-23 | 삼성전자주식회사 | 데이터 프로세싱 시스템의 익스포넌트 유닛 |
KR101753162B1 (ko) | 2011-02-08 | 2017-07-04 | 삼성전자주식회사 | 이진수 연산의 선행 제로 비트수 계산방법 및, 그 장치 |
JP5910172B2 (ja) * | 2012-03-01 | 2016-04-27 | 株式会社Gsユアサ | スイッチ故障診断装置、電池パックおよびスイッチ故障診断プログラム、スイッチ故障診断方法 |
CN114461540B (zh) * | 2022-04-12 | 2022-07-12 | 湖南三湘银行股份有限公司 | 一种地址归一化的处理系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1475471A (en) * | 1974-01-21 | 1977-06-01 | Data General Corp | Floating point apparatus and techniques |
EP0239118A1 (de) * | 1986-03-27 | 1987-09-30 | Nec Corporation | Schaltung zur Rundung und Normalisierung von Gleitkomma-Zahlen |
DE3931545A1 (de) * | 1988-09-21 | 1990-03-22 | Hitachi Ltd | Gleitkommaprozessor |
US5103418A (en) * | 1989-11-20 | 1992-04-07 | Motorola, Inc. | Dangerous range detector for floating point adder |
US5373461A (en) * | 1993-01-04 | 1994-12-13 | Motorola, Inc. | Data processor a method and apparatus for performing postnormalization in a floating-point execution unit |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4841467A (en) * | 1987-10-05 | 1989-06-20 | General Electric Company | Architecture to implement floating point multiply/accumulate operations |
US4994996A (en) * | 1989-02-03 | 1991-02-19 | Digital Equipment Corporation | Pipelined floating point adder for digital computer |
JP2831729B2 (ja) * | 1989-09-30 | 1998-12-02 | 株式会社東芝 | プライオリティエンコーダおよび浮動小数点正規化装置 |
JP2757671B2 (ja) * | 1992-04-13 | 1998-05-25 | 日本電気株式会社 | プライオリティエンコーダおよび浮動小数点加減算装置 |
JPH0612224A (ja) * | 1992-04-23 | 1994-01-21 | Matsushita Electric Ind Co Ltd | 浮動小数点2進数のための演算処理方法およびその装置 |
-
1995
- 1995-12-11 JP JP32210195A patent/JP3429927B2/ja not_active Expired - Fee Related
-
1996
- 1996-05-22 US US08/651,545 patent/US5699285A/en not_active Expired - Fee Related
- 1996-06-12 DE DE19623465A patent/DE19623465C2/de not_active Expired - Fee Related
- 1996-06-12 KR KR1019960021042A patent/KR100223997B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1475471A (en) * | 1974-01-21 | 1977-06-01 | Data General Corp | Floating point apparatus and techniques |
EP0239118A1 (de) * | 1986-03-27 | 1987-09-30 | Nec Corporation | Schaltung zur Rundung und Normalisierung von Gleitkomma-Zahlen |
DE3931545A1 (de) * | 1988-09-21 | 1990-03-22 | Hitachi Ltd | Gleitkommaprozessor |
US5103418A (en) * | 1989-11-20 | 1992-04-07 | Motorola, Inc. | Dangerous range detector for floating point adder |
US5373461A (en) * | 1993-01-04 | 1994-12-13 | Motorola, Inc. | Data processor a method and apparatus for performing postnormalization in a floating-point execution unit |
Also Published As
Publication number | Publication date |
---|---|
JPH09171455A (ja) | 1997-06-30 |
KR970022803A (ko) | 1997-05-30 |
DE19623465A1 (de) | 1997-04-24 |
JP3429927B2 (ja) | 2003-07-28 |
KR100223997B1 (ko) | 1999-10-15 |
US5699285A (en) | 1997-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19983175B4 (de) | Verfahren, Prozessor und Einrichtung für Gleitkommaoperationen und Formatkonvertierungsoperationen | |
DE69632978T2 (de) | Multi-Operand-Addierer, der Parallelzähler benutzt | |
DE2246968A1 (de) | Einrichtung zur kombination, insbesondere multiplikation, zweier gleitkommazahlen | |
DE10105945A1 (de) | Linearsummierungsmultipliziererarrayimplementie-rung sowohl zur vorzeichenbehafteten als auch zur vorzeichenlosen Multipliaktion | |
DE2018452A1 (de) | Arithmetische Einrichtung | |
DE1162111B (de) | Gleitkomma-Recheneinrichtung | |
DE3926876C2 (de) | Schaltung und Verfahren zum Vorhersagen eines Sticky-Bit-Wertes bei der Gleitkommamultiplikation | |
DE2911096A1 (de) | Multiplikations-akkumulatorschaltung | |
DE1549478B1 (de) | Gleitkomma-Rechenwerk zur schnellen Addition oder Subtraktion binaerer Operanden | |
DE2758130C2 (de) | Binärer und dezimaler Hochgeschwindigkeitsaddierer | |
DE19623465C2 (de) | Normalisierungsschaltung einer Gleitkommaberechnungsvorrichtung | |
DE2816711A1 (de) | Divisionseinrichtung mit uebertrags- rettungsaddierwerk und nicht ausfuehrender vorausschau | |
EP0051079A1 (de) | Binäres MOS-Ripple-Carry-Parallel-Addier/Subtrahierwerk und dafür geeignete Addier/Subtrahierstufe | |
DE1549508A1 (de) | Logistische Anordnung zum Durchfuehren von arithmetischen Rechenoperationen,die zu einem positiven oder negativen UEbertrag fuehren | |
DE3447634C2 (de) | ||
EP0130397B1 (de) | Digitales Rechenwerk | |
DE2203143C3 (de) | Rechenanordnung zum Dividieren von Dezimalzahlen | |
DE1241159B (de) | UEbertragschaltung fuer ein Schnelladdierwerk | |
DE19847245C2 (de) | Kombinierte Addierer- und Logik-Einheit | |
DE2708637C3 (de) | Schaltungsanordnung zur Bildung einer BCD-Summe oder einer reinen Binär-Summe aus einem ersten und einem zweiten Operanden | |
EP0603188B1 (de) | Digitale logikschaltung zur bestimmung des minimums oder des maximums von zwei operanden | |
DE19806299B4 (de) | Normalisierungsschaltung für eine Fließkomma-Berechnungseinrichtung | |
DE1499227B2 (de) | Schaltungsanordnung für arithmetische und logische Grundoperationen | |
DE2902488C2 (de) | ||
DE19910620C2 (de) | Vorrichtung zur Durchführung von Rechenvorgängen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: G06F 7/48 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |