DE19623465A1 - Normalisierungsschaltung einer Gleitkommaberechnungsvorrichtung - Google Patents
Normalisierungsschaltung einer GleitkommaberechnungsvorrichtungInfo
- Publication number
- DE19623465A1 DE19623465A1 DE19623465A DE19623465A DE19623465A1 DE 19623465 A1 DE19623465 A1 DE 19623465A1 DE 19623465 A DE19623465 A DE 19623465A DE 19623465 A DE19623465 A DE 19623465A DE 19623465 A1 DE19623465 A1 DE 19623465A1
- Authority
- DE
- Germany
- Prior art keywords
- bit
- signal
- output signal
- circuit
- der
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
- G06F5/012—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising in floating-point computations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
Description
Die vorliegende Erfindung bezieht sich aufeine Norma
lisierungsschaltung einer Gleitkomma- bzw. Gleitpunktbe
rechnungsvorrichtung.
Herkömmliche Normalisierungsschaltungen von Gleitkom
maberechnungsvorrichtungen enthalten Schaltungen, wie sie
in dem US-Patent Nr. 5,103,418 offenbart sind. Die in die
ser Referenz beschriebene Normalisierungsschaltung dient
dem Ermöglichen sowohl der Normalisierungsberechnung als
auch der Nichtnormalisierungsberechnung bei einer hohen
Geschwindigkeit in derselben Schaltung, welche die unten
dargestellte Struktur besitzt.
D.h. der Exponententeil (Binärwert) bei dem Berech
nungsergebnis in einer Arithmetikschaltung bezüglich der
vorausgehenden Stufe wird in einem Dekodierer dekodiert,
es wird eine ODER-Operation auf alle Bitzustände sowohl
des Ausgangs des Dekodierers als auch der Mantisse bei dem
Berechnungsergebnis zur Erzielung eines kombinierten Werts
davon angewandt, es wird die Bitposition einer führenden 1
des kombinierten Werts durch einen Detektor zum Erfassen
der führenden 1 erfaßt und der Mantissenteil des Berech
nungsergebnisses auf den höheren Wert eines Werts der er
faßten Bitposition verschoben.
Wie oben beschrieben besitzt die herkömmliche Technik
den Vorteil, daß sowohl die Normalisierungsberechnung als
auch die Nichtnormalisierungsberechnung bei einer hohen
Geschwindigkeit durchgeführt werden kann. Bei der Gleit
kommaberechnung, insbesondere wenn eine Subtraktion ent
halten ist, kann jedoch der Wert des als Berechnungsergeb
nisses erhaltenen Mantissenteils aus lauter Nullen beste
hen. In einem derartigen Fall muß der Wert des Exponenten
teils ebenfalls gleich null sein. Wenn hierin auf eine
"0-Funktion" verwiesen wird, liegt bei der herkömmlichen
Technik, die Schwierigkeit des Fehlens der "0-Funktion"
vor.
Eine derartige Schaltung, welche in Fig. 43 darge
stellt ist, wird als Maßnahme zur Lösung der Schwierigkei
ten der herkömmlichen Normalisierungsschaltung für eine
oben beschriebene Gleitkommaberechnungsvorrichtung vorge
schlagen. Die Technik der in Fig. 43 dargestellten Schal
tung entspricht nicht dem Stand der Technik, sondern ist
bislang unbekannt.
Entsprechend Fig. 43 bezeichnen die Bezugszeichen Ele
mente wie folgt. Bezugszeichen 101 bezeichnet eine Priori
tätskodierschaltung, Bezugszeichen 102 bezeichnet eine
Subtrahierschaltung, Bezugszeichen 103a, 103b bezeichnen
Multiplexerschaltungen (MUX-Schaltungen), Bezugszeichen
104 bezeichnet eine Dekodierschaltung, Bezugszeichen 105
bezeichnet eine Verschiebeschaltung, Bezugszeichen 106 be
zeichnet eine 0-Erfassungsschaltung zum Erfassen von 0 in
dem Mantissenteil einschließlich ODER-Gatterschaltungen,
und Bezugszeichen 107 bezeichnet eine Schaltung zum Zwin
gen des Exponententeils auf null, die zum Aufnullsetzen
des Exponententeils geeignet ist und UND-Gatter Schaltun
gen enthält.
Entsprechend Fig. 43 bezeichnet Bezugszeichen A ein
Eingangssignal, welches einen Eingangswert des Exponenten
teils darstellt, Bezugszeichen B bezeichnet ein Eingangs
signal, welches einen Eingangswert des Mantissenteils dar
stellt, und Bezugszeichen C bezeichnet ein Signal, welches
einen Ausgangswert des Exponententeils darstellt. Bezugs
zeichen D bezeichnet ein Steuersignal, welches einen Wert
bereitstellt, der den Bewegungsbetrag (Verschiebungs
betrag) zur Normalisierung des Eingangssignals B des
Mantissenteils darstellt. Des weiteren bezeichnet E ein
Signal, welches einen Ausgangswert des Mantissenteils
darstellt.
Als nächstes werden Funktionen der jeweiligen Schal
tungsteile und der Betrieb der gesamten Schaltung bezüg
lich des Exponententeils (A, C) von 8 Bit, des Mantissen
teils (B, E) von 24 Bit und des Bewegungsbetrags (D) von
32 Bit beschrieben.
Die Prioritätskodierschaltung 101 ist eine Schaltung,
welche die Bitzustände des Eingangssignals B sequentiell
von dem höchstwertigen Bit wiedererlangt und in einem Bi
närwert B′ eine Zahl darstellt, welche durch Subtrahieren
um 1 eines Zahlwerts der Position der führenden "1" er
langt wird, die von der Position des höchstwertigen Bits
gezählt wird. D.h. die Bitbreite des Ausgangssignals B′
beträgt {int(log₂(n-1))+1}-Bit (wobei int eine ganze Zahl
darstellt), wenn das Eingangssignal B die Größe von n Bit
besitzt. Wenn das Eingangssignal B der Prioritätskodier
schaltung 101 die Größe von 24 Bit besitzt, beträgt die
Bitbreite des Ausgangssignals B′ 5 Bit. Fig. 44 und 45
zeigen Wahrheitstabellen der Prioritätskodierschaltung
101, wenn das Eingangssignal die Größe von 24 Bit besitzt.
Es ist dabei festzustellen, daß der Wert des Ausgangssi
gnals B′ jeder Bitposition in der Prioritätskodierschal
tung 101 gleich null ist, wenn der Wert des Eingangssi
gnals B jeder Bitposition gleich null ist.
Die Subtrahierschaltung 102 empfängt das Eingangssi
gnal A und das Ausgangssignal B′ jeweils als die Eingangs
signale S und R und führt eine Subtraktion bezüglich der
Eingangssignale S und R durch. Das Subtraktionsergebnis
wird als Ausgangssignal (S-R) und als Übertragsausgangssi
gnal Fco (Fco beträgt 1, wenn S R gilt) ausgegeben.
Die MUX-Schaltungen 103a und 103b sind Schaltungen zum
Wählen ihrer Eingangssignale P und Q entsprechend dem Wert
des Steuersignals S, welches das Übertragsausgangssignal
Fco ist. D.h. wenn das Steuersignal S gleich "0" ist, wird
das Eingangssignal P als das Ausgangssignal G, D′ gewählt,
und wenn das Steuersignal S gleich "1" ist, wird das Ein
gangssignal Q als das Ausgangssignal G, D′ gewählt.
Die Dekodierschaltung 104 ist eine Schaltung zum Deko
dieren des Eingangssignals D′, welches als Binärwert dar
gestellt wird. Fig. 46 bis 50 stellen deren Wahrheits
tabelle dar, wenn das Eingangssignal eine Länge von 5 Bit
besitzt.
Die Verschiebeschaltung 105 ist eine Schaltung zum
Verschieben des Eingangssignals B entsprechend dem Steuer
signal D. Deren Wahrheitstabelle ist in Fig. 51 bis 55
bezüglich des Falls dargestellt, bei welchem das Steuersi
gnal eine Länge von 32 Bit besitzt.
Die Schaltung 106 zum Erfassen des Mantissenteils 0
ist eine Schaltung zum Erfassen, daß der Mantissenteil
gleich "0" ist. D.h. deren Ausgangssignal H ist gleich "0",
wenn der Mantissenteil insgesamt gleich 0 ist, und das
Ausgangssignal H ist gleich "1", wenn der Mantissenteil
von 0 verschieden ist.
Die Schaltung 107 zum Zwingen des Exponententeils auf
null ist eine Schaltung, welche das Ausgangssignal C des
Exponententeils auf 0 zwingt, wenn das Ausgangssignal H
gleich 0 ist, d. h. wenn der Mantissenteil insgesamt gleich
0 ist.
Als nächstes wird die Schaltungsoperation beschrieben.
Es wird nun angenommen, daß das Exponententeileingangssi
gnal A und das Mantissenteil Eingangssignal B als A = 127
bzw. B = 0000 0001 0001 0001 0001 0001 gegeben sind.
- (1) Das Ausgangssignal B′ der Prioritätskodierschal tung 101 wird als B′ = 7 gegeben.
- (2) Das Ausgangssignal F und das Übertragsausgangssi
gnal Fco der Subtrahierschaltung 102 werden wie folgt ge
geben.
F = A - B′ → 127 - 7 → 120
Fco = A B′ → 127 7 → 1 - (3) Das Ausgangssignal G der MUX-Schaltung 103a wird wie folgt gefunden. G = Fco ? F : 0 → 1 ? 120 : 0 → 120
- (4) Das Ausgangssignal H der Schaltung 106 zum Erfas sen des Matissenteils 0 wird ausgedrückt als H = |B → 1
- (5) Das Ausgangssignal C der Schaltung 107 zum Zwingen des Exponententeils auf 0 wird wie folgt gegeben. C = G & H → 120 & 1 → 120
- (6) Das Ausgangssignal D′ der MUX-Schaltung 103b wird wie folgt gegeben. D′ = Fco ? B′ : A → 1 ? 7 : 127 → 7
- (7) Das Ausgangssignal D der Dekodierschaltung 104 wird wie folgt gegeben. D = 0000 0000 0000 0000 0000 0000 1000 0000
- (8) Das Ausgangssignal E der Verschiebeschaltung 105 wird wie folgt gegeben. E = 1000 1000 1000 1000 1000 0000
Wie oben dargestellt, wird die Normalisierungsberech
nung korrekt durchgeführt.
Als nächstes wird angenommen, daß A = 5 und B = 0000
0001 0001 0001 0001 0001 gilt.
- (1) Der Wert des Ausgangssignals B′ der Prioritätsko dierschaltung 101 beträgt 7.
- (2) Die Werte des Ausgangssignals F und des Übertrags
ausgangssignals Fco der Subtrahierschaltung 102 werden wie
folgt gegeben.
F = A - B′ → 5 - 7 → - 2
Fco = A B′ → 5 → 7 → 0 - (3) Der Wert des Ausgangssignals G der MUX-Schaltung 103a wird wie folgt gegeben. G = Fco ? F : 0 → 0 ? -2 : 0 → 0
- (4) Der Wert des Ausgangssignals H der Schaltung 106 zum Erfassen des Matissenteils 0 wird als H = |B → 1 ge funden.
- (5) Das Ausgangssignal C der Schaltung zum Zwingen des Exponententeils auf 0 wird als C = G & H → 0 & 1 → 0 gegeben.
- (6) Der Wert des Ausgangssignals D′ der MUX-Schaltung 103b wird wie folgt gegeben. D′ = Fco ? B′ : A → 0 ? 7 : 5 → 5
- (7) Der Wert des Ausgangssignals D der Dekodierschal tung 104 wird wie folgt gegeben. D = 0000 0000 0000 0000 0000 0000 0010 0000
- (8) Der Wert des Ausgangssignals E der Verschiebe schaltung 105 wird folgt dargestellt. E = 0010 0010 0610 0010 0010 0000
Wie oben beschrieben wird die Nichtnormalisierungsope
ration korrekt durchgeführt.
Des weiteren wird angenommen, daß A = 7, B = 0000 0001
0001 0001 0001 0001 gilt.
- (1) Das Ausgangssignal B′ der Prioritätskodierschal tung 101 wird als B′ = 7 gegeben.
- (2) Das Ausgangssignal F, das Übertragsausgangssignal
Fco der Subtrahierschaltung 102 werden wie folgt gefunden.
F = A - B′ → 7 - 7 → 0
Fco A B′ → 7 7 → 1 - (3) Das Ausgangssignal G der MUX-Schaltung 103a wird wie folgt gegeben. G = Fco ? F : 0 → 1 ? 0 : 0 → 0
- (4) Das Ausgangssignal H der Schaltung 106 zum Erfas sen des Mantissenteils 0 wird als H = |B → 1 gefunden.
- (5) Das Ausgangssignal C der Schaltung 107 zum Zwingen des Exponententeils auf 0 wird wie folgt gegeben. C = G & H → 0 & 1 → 0
- (6) Das Ausgangssignal D′ der MUX-Schaltung 103b wird wie folgt gegeben. D′ = Fco ? B′ : A → 1 ? 7 : 7 → 7
- (7) Das Ausgangssignal D der Dekodierschaltung 104 wird wie folgt gegeben. D = 0000 0000 0000 0000 0000 0000 0010 0000
- (8) Das Ausgangssignal E der Verschiebeschaltung 105 wird wie folgt ausgedrückt. E = 1000 1000 1000 1000 1000 0000
Wie oben beschrieben wird die Verarbeitung der Norma
lisierungsberechnung korrekt durchgeführt.
Des weiteren wird angenommen, daß A = 127, B = 0000
0000 0000 0000 0000 0000
- (1) Das Ausgangssignal der Prioritätskodierschaltung 101 wird als B′ = 0 gegeben.
- (2) Das Ausgangssignal F, das Übertragsausgangssignal
Fco der Subtrahierschaltung 102 werden wie folgt gegeben.
F = A - B′ → 127-0 → 127
Fco = A B′ → 127 0 → 1 - (3) Das Ausgangssignal G der MUX-Schaltung 103a wird wie folgt gegeben. G = Fco ? F : 0 → 1 ? 127 : 0 → 127
- (4) Das Ausgangssignal H der Schaltung 106 zum Erfas sen des Mantissenteils 0 wird als H = |B → 0 gefunden.
- (5) Das Ausgangssignal C der Schaltung 107 zum Zwingen des Exponententeils auf 0 wird wie folgt gegeben. C = G & H → 127 & 0 → 0
- (6) Das Ausgangssignal D′ der MUX-Schaltung 103b wird wie folgt ausgedrückt. D′ = Fco ? B′ : A → 1 ? 0 : 127 → 0
- (7) Das Ausgangssignal D der Dekodierschaltung 104 wird wie folgt gegeben. D = 0000 0000 0000 0000 0000 0000 0000 0001
- (8) Das Ausgangssignal E der Verschiebeschaltung 105 wird wie folgt gegeben. E = 0000 0000 0000 0000 0000 0000
Auf diese Weise wird die "0-Funktion" bestimmt durch
geführt.
Wie oben veranschaulicht kann die in Fig. 43 vorge
stellte Normalisierungsschaltung die "0-Funktion" zusätz
lich zu der Normalisierungsberechnung und der Nichtnorma
lisierungsberechnung realisieren, wodurch die Schwierig
keiten der herkömmlichen Technik gelöst werden. Um den Ex
ponententeil zu 0 zu machen, wenn der Mantissenteil 0 be
trägt, benötigt jedoch die in Fig. 43 dargestellte Schal
tung die ODER-Schaltung 106 zum Erfassen, daß der Mantis
senteil gleich 0 ist. Wenn die Bitbreite des Eingangssi
gnals B groß ist, ruft ein derartiges Schema des Anwendens
der ODER-Operation auf alle Eingangssignalleitungen des
Mantissenteileingangssignals B ein Ansteigen des Schal
tungsumfangs hervor, was im Hinblick auf den Schaltungs
entwurf nicht gewünscht wird.
Des weiteren nimmt als Ergebnis des Ausführens der
ODER-Schaltung 106 die Normalisierungsschaltung von Fig.
43 die Struktur an, bei welcher Operationen hauptsächlich
auf dem Pfad des Eingangssignals B durchgeführt werden,
was eine größere Zeitdauer vor der Übertragung auf die
Normalisierungsschaltung gegenüber dem Eingangssignal A
erfordert. Daher nimmt der am meisten verzögerte Pfad oder
ein kritischer Pfad den Pfad von dem Eingangssignal B des
Mantissenteils zu der Prioritätskodierschaltung 101 →
Subtrahierschaltung 102 (Fco-Ausgang) → MUX-Schaltung
103b → Dekodierschaltung 104 → Steuersignal D → Ver
schiebeschaltung 105 → Mantissenteilausgangssignal E an,
welcher länger als der kritische Pfad bei der herkömmli
chen Technik ist.
Während des Aufweisens der "0-Funktion", woran es der
herkömmlichen Technik mangelt, besitzt wie oben beschrie
ben die in Fig. 43 vorgestellte Normalisierungsschaltung
die Schwierigkeit, daß sie nicht die hervorragende Charak
teristik des von der herkömmlichen Technik bereitgestell
ten Betriebs mit hoher Geschwindigkeit bereitstellen kann.
Ein erster Aspekt der vorliegenden Erfindung ist auf
eine Normalisierungsschaltung einer Gleitpunkt- bzw.
Gleitkommaberechnungsvorrichtung gerichtet, welche eine
Normalisierung auf ein Mantissenteileingangssignal und auf
Exponententeileingangssignal anwendet, welche als Binär
zahlen, welche einer bestimmten Gleitkommaberechnungsver
arbeitung unterworfen werden, dargestellt und übertragen
werden. Entsprechend der vorliegenden Erfindung enthält
die Normalisierungsschaltung einer Gleitkommaberechnungs
vorrichtung: eine Steuersignalerzeugungseinrichtung, wel
che das Mantissenteileingangssignal und das Exponenten
teileingangssignal empfängt, zum Erzeugen eines
Steuersignals eines ersten Pegels, wenn ein durch das
Exponententeileingangssignal bereitgestellter Dezimalzahl
wert gleich oder größer als ein Adressenzahlwert einer
Bitposition einer führenden 1 als Bitposition ist, wobei
ein Bitzustand zuerst den Wert 1 von einem höchstwertigen
Bit des Mantissenteileingangssignals aus betrachtet
erlangt, und zum Erzeugen des Steuersignals eines zweiten
Pegels, wenn der Dezimalzahlwert des Exponenten
teileingangssignals niedriger als der Adressenzahlwert der
Bitposition der führenden 1 ist oder wenn das Mantis
senteileingangssignal einen Wert 0 aufweist; eine
Kodiereinrichtung zum Ausgeben eines Signals, welches den
Adressenzahlwert der Bitposition der führenden 1 in einem
Binärwert auf der Grundlage des Mantissenteil
eingangssignals darstellt; und eine Exponenten
teilausgangssignalbestimmungseinrichtung, welche das Ex
ponententeileingangssignal, das Ausgangssignal der Kodier
einrichtung und das Steuersignal empfängt, zum Ausgeben
eines Ergebnisses einer Subtraktion des Exponententeilein
gangssignals und des Ausgangssignals der Kodiereinrichtung
als Exponententeilausgangssignal, wenn das Steuersignal
sich auf dem ersten Pegel befindet, und zum Ausgeben eines
Wertes 0 als das Exponententeilausgangssignal, wenn sich
das Steuersignal auf dem zweiten Pegel befindet; wobei der
Adressenzahlwert der Bitposition der führenden 1 einem
Wert entspricht, welcher durch Zählen jeder Bitposition
von der Position des höchstwertigen Bit aus ausschließlich
dem höchstwertigen Bit selbst erzielt wird.
Entsprechend einem zweiten Aspekt der vorliegenden Er
findung enthält bei der Normalisierungsschaltung der
Gleitkommaberechnungsvorrichtung entsprechend dem ersten
Aspekt die Steuersignalerzeugungseinrichtung vorzugsweise
eine Bezugssignalerzeugungseinrichtung, welche das Expo
nententeileingangssignal empfängt, zur Ausgabe eines Be
zugssignals, und eine Logikoperationseinrichtung zum
Durchführen einer UND-Verarbeitung des Bezugssignals und
des Mantissenteileingangssignals und des weiteren zum
Durchführen einer ODER-Verarbeitung des Ergebnisses der
UND-Verarbeitung, um das Ergebnis der ODER-Verarbeitung
als das Steuerergebnis aus zugeben, wobei bei dem Bezugssi
gnal jeder Bitzustand von der Position des höchstwertigen
Bits bis zu einer bestimmten Bitposition, welche auf der
Grundlage des Exponententeileingangssignals bestimmt ist,
jeweils auf 1 gesetzt ist und die Bitzustände der anderen
Bitpositionen jeweils auf 0 gesetzt sind.
Entsprechend einem dritten Aspekt der vorliegenden Er
findung ist die Normalisierungsschaltung der Gleitkommabe
rechnungsvorrichtung entsprechend dem zweiten Aspekt vor
zugsweise dadurch bestimmt, daß bei dem Bezugssignal Bit
zustände der jeweiligen Bitpositionen von der Position des
höchstwertigen Bits für die Zahl von Positionen entspre
chend einem Wert jeweils auf 1 gesetzt sind, welcher durch
Hinzufügen von 1 auf den Dezimalzahlwert des Exponenten
teileinangssignals erlangt wird, und die Bitzustände der
anderen Bitpositionen jeweils auf 0 gesetzt sind.
Entsprechend einem vierten Aspekt der vorliegenden Er
findung ist die Normalisierungsschaltung der Gleitkommabe
rechnungsvorrichtung entsprechend dem zweiten Aspekt vor
zugsweise dadurch bestimmt, daß bei dem Bezugssignal Bit
zustände der jeweiligen Bitpositionen von der Position des
höchstwertigen Bits für die Zahl von Positionen entspre
chend dem Dezimalzahlwert des Exponententeileingangssi
gnals jeweils auf 1 gesetzt sind und die Bitzustände der
anderen Bitpositionen jeweils auf 0 gesetzt sind.
Entsprechend einem fünften Aspekt der vorliegenden Er
findung ist die Normalisierungsschaltung der Gleitkommabe
rechnungsvorrichtung entsprechend dem zweiten Aspekt vor
zugsweise dadurch bestimmt, daß die Bezugssignalerzeu
gungseinrichtung eine Dekodiereinrichtung zum Dekodieren
des Exponententeileingangssignals und eine Hauptbezugssi
gnalerzeugungseinrichtung aufweist, welche ein Ausgangssi
gnal der Dekodiereinrichtung empfängt, zum Erzeugen des
Bezugssignals.
Entsprechend einem sechsten Aspekt der vorliegenden
Erfindung enthält die Normalisierungsschaltung der Gleit
kommaberechnungsvorrichtung entsprechend dem fünften
Aspekt des weiteren vorzugsweise eine Einrichtung zum Er
fassen der führenden 1, welche das Mantissenteileingangs
signal empfängt, zum Erfassen der Bitposition der führen
den 1 des Mantissenteileingangssignals, eine Wahleinrich
tung, welche ein Ausgangssignal der Einrichtung zum Erfas
sen der führenden 1 außer dem höchstwertigen Bit, das Aus
gangssignal der Dekodiereinrichtung und das Steuersignal
empfängt, zum Wählen des Ausgangssignals der Einrichtung
zum Erfassen der führenden 1, wenn sich das Steuersignal
auf dem ersten Pegel befindet, und zum Wählen des Aus
gangssignals der Dekodiereinrichtung, wenn sich das Steu
ersignal auf dem zweiten Pegel befindet, und eine Ver
schiebeeinrichtung zum Verschieben des Mantissenteilein
gangssignals auf der Grundlage eines Ausgangssignals der
Wähleinrichtung und eines Teils, welches das höchstwertige
Bit vorsieht, in dem Ausgangssignal der Einrichtung zum
Erfassen der führenden 1, um ein Mantissenteilausgangssi
gnal zu erzeugen.
Bezüglich dieses Aspekts wird eine Schaltung zum Er
fassen, daß das Mantissenteileingangssignal den Wert bzw.
Zustand "0" besitzt, nicht erfordert.
Des weiteren ist gewöhnlicherweise eine Zeitdauer,
welche zur Signalübertragung auf eine Normalisierungs
schaltung benötigt wird, in einer Gleitkommaberechnungs
vorrichtung wie einem Gleitkommaaddierer und einem Gleit
kommamultiplizierer mit dem Mantissenteileingangssignal
größer als mit dem Exponenteneingangssignal. Dies liegt
daran, daß der Mantissenteil gewöhnlich eine größere Bit
breite als das Exponententeileingangssignal besitzt, so
daß die Berechnung komplizierter ist. Wenn eine Normali
sierungsschaltung in dem am meisten verzögerten Pfad (d. h.
einem kritischen Pfad) der Gesamtheit der allgemeinen
Gleitkommaberechnungsvorrichtung enthalten ist, wird dem
entsprechend der Pfad von dem Mantissenteileingangssignal
zu dem Mantissenteilausgangssignal in den meisten Fällen
einen kritischen Pfad bilden. Bei diesem Aspekt der Erfin
dung ist der am meisten verzögerte Pfad (kritische Pfad)
der Pfad von dem Mantissenteileingangssignal zu der Ein
richtung zur Erfassung der führenden 1 → Wähleinrichtung
→ Verschiebeeinrichtung → Mantissenteilausgangssignal,
welcher eine Normalisierungsschaltung mit hoher Geschwin
digkeit ermöglicht.
Entsprechend einem siebenten Aspekt der vorliegenden
Erfindung ist die Normalisierungsschaltung der Gleitkomma
berechnungsvorrichtung entsprechend dem zweiten Aspekt
vorzugsweise dadurch bestimmt, daß bei einer Bitbreite des
tatsächlich eingegeben Mantissenteileingangssignals und
einer Bitbreite eines Mantissenteilausgangssignals, welche
jeweils auf x Bit bzw. y Bit vorbestimmt ist, die Normali
sierungsschaltung des weiteren folgende Komponenten auf
weist: eine Dekodiereinrichtung zum Dekodieren des Expo
nententeileingangssignals; eine Einrichtung zum Erfassen
der führenden 1, welche das Mantissenteileingangssignal
empfängt, zum Erfassen der Bitposition der führenden 1 des
Mantissenteileingangssignals; eine erste Verschiebeein
richtung, welche ein Ausgangssignal der Einrichtung zum
Erfassen der führenden 1 außer dem höchstwertigen Bit emp
fängt, zum Verschieben jedes Bitzustands des Ausgangssi
gnals um 1 Bit auf das niedrigstwertige Bit zu und zum Be
stimmen eines Bitzustands des niedrigstwertigen Bits auf
einen Bitzustand eines höchstwertigen Bits des eingegeben
Ausgangssignals; eine Wähleinrichtung, welche ein Aus
gangssignal der ersten Schiebeeinrichtung, das Ausgangssi
gnal der Dekodiereinrichtung und das Steuersignal emp
fängt, zum Wählen des Ausgangssignals der Verschiebeein
richtung, wenn sich das Steuersignal auf dem ersten Pegel
befindet, und zum Wählen des Ausgangssignals der Dekodier
einrichtung, wenn sich das Steuersignal auf dem zweiten
Pegel befindet; und eine zweite Verschiebeeinrichtung zum
Verschieben des Mantissenteileingangssignals der x Bit in
ein Signal von y Bit entsprechend dem Ausgangssignal der
Wähleinrichtung und einem Teil des Ausgangssignals der
Einrichtung zum Erfassen der führenden 1, welche das
höchstwertige Bit bereitstellt, um das y-Bit-Signal nach
dem Verschieben als das Mantissenteilausgangssignal aus zu
geben; wobei die zweite Verschiebeeinrichtung das Mantis
senteileingangssignal verschiebt, wenn die Wähleinrichtung
das Ausgangssignal der ersten Verschiebeeinrichtung aus
gibt, um das höchstwertige Bit des Mantissenteileingangs
signals zu eliminieren und jedes Bit auf der Seite des
niedrigstwertigen Bits für eine durch (x-y-1) gegebene
Zahl einschließlich des niedrigstwertigen Bits zu elimi
nieren, und wenn die Wähleinrichtung das Ausgangssignal
der Dekodiereinrichtung ausgibt, verschiebt die zweite
Schiebeeinrichtung das Mantissenteileingangssignal, um je
des Bit an der Seite des niedrigstwertigen Bits für eine
durch (x-y) gegebene Zahl einschließlich des niedrigstwer
tigen Bits des Mantissenteileingangssignals zu eliminie
ren.
Entsprechend einem achten Aspekt der vorliegenden Er
findung ist die Normalisierungsschaltung der Gleitkommabe
rechnungsvorrichtung entsprechend dem siebenten Aspekt
vorzugsweise dadurch bestimmt, daß die erste Schiebeein
richtung lediglich mit Verbindungsschichten realisiert
ist, welche einen Ausgangsport des Ausgangssignals der
Einrichtung zum Erfassen der führenden 1 außer dem höchst
wertigen Bit und einen Eingangsport der Wähleinrichtung
verbinden, und einem anderen Eingangsport der Wähleinrich
tung das Ausgangssignal der Dekodiereinrichtung einge
speist wird.
Entsprechend einem neunten Aspekt der vorliegenden Er
findung ist die Normalisierungsschaltung der Gleitkommabe
rechnungsvorrichtung entsprechend dem zweiten Aspekt vor
zugsweise dadurch bestimmt, daß bei einer Bitbreite des
tatsächlich eingegebenen Mantissenteileingangssignals und
einer Bitbreite eines Mantissenteilausgangssignals, welche
auf x Bit bzw. y Bit vorbestimmt ist, die Dekodiereinrich
tung eine Einrichtung zum Erfassen der führenden 1, welche
das Mantissenteileingangssignal empfängt, zum Erfassen der
Bitposition der führenden 1 des Mantissenteileingangssi
gnals und eine Dekodiereinrichtung zum Dekodieren eines
Erfassungsergebnisses der Einrichtung zum Erfassen der
führenden 1 aufweist, um das Signal auszugeben, welches
den Adressenzahlwert der Bitposition der führenden 1 in
einer Binärzahl darstellt; wobei die Normalisierungsschal
tung des weiteren die Komponenten aufweist: eine Dekodier
einrichtung zum Dekodieren des Exponententeileingangssi
gnals; eine erste Verschiebeeinrichtung, welche das Aus
gangssignal der Einrichtung zum Erfassen der führenden 1
außer dem höchstwertigen Bit empfängt, zum Verschieben je
des Bitzustands des Ausgangssignals um 1 Bit auf das nied
rigstwertige Bit zu und zum Bestimmen eines Bitzustands
des niedrigstwertigen Bits auf einen Bitzustand des
höchstwertigen Bits des eingegebenen Ausgangssignals; eine
Wähleinrichtung, welche ein Ausgangssignal der ersten Ver
schiebeeinrichtung, das Ausgangssignal der Dekodierein
richtung und das Steuersignal empfängt, zum Wählen des
Ausgangssignals der Verschiebeeinrichtung, wenn sich das
Steuersignal auf dem ersten Pegel befindet, und zum Wählen
des Ausgangssignals der Dekodiereinrichtung, wenn sich das
Steuersignal auf dem zweiten Pegel befindet; und eine
zweite Verschiebeeinrichtung zum Verschieben des Mantis
senteileingangssignals um x Bit in ein Signal von y Bit
entsprechend dem Ausgangssignal der Wähleinrichtung und
einem Teil, welches das höchstwertige Bit bereitstellt, in
dem Ausgangssignal der Einrichtung zum Erfassen der füh
renden 1, um das y-Bit-Signal nach dem Verschieben als das
Mantissenteilausgangssignal aus zugeben; wobei die zweite
Verschiebeeinrichtung das Mantissenteileingangssignal ver
schiebt, wenn die Wähleinrichtung das Ausgangssignal der
ersten Verschiebeeinrichtung ausgibt, um das höchstwertige
Bit des Mantissenteileingangssignals zu eliminieren und
jedes Bit an der Seite des niedrigstwertigen Bits für eine
durch (x-y-1) gegebene Zahl einschließlich des niedrigst
wertigen Bits zu eliminieren, und wenn die Wähleinrichtung
das Ausgangssignal der Dekodiereinrichtung ausgibt, ver
schiebt die zweite Schiebeeinrichtung das Mantissen
teileingangssignal, um jedes Bit an der Seite des nied
rigstwertigen Bits für eine durch (x-y) gegebene Zahl ein
schließlich des niedrigstwertigen Bits des Mantissenteil
eingangssignals zu eliminieren.
Entsprechend einem zehnten Aspekt der vorliegenden Er
findung ist die Normalisierungsschaltung der Gleitkommabe
rechnungsvorrichtung entsprechend dem neunten Aspekt vor
zugsweise derart bestimmt, daß die erste Verschiebeein
richtung lediglich mit Verbindungsschichten realisiert
wird, welche einen Ausgangsport des Ausgangssignals der
Einrichtung zum Erfassen der führenden 1 außer dem höchst
wertigen Bit und einen Eingangsport der Wähleinrichtung
verbinden, und wobei einem anderen Eingangsport der Wähl
einrichtung das Ausgangssignal der Dekodiereinrichtung
eingespeist wird.
Vorzugsweise ist entsprechend einem elften Aspekt der
vorliegenden Erfindung die Normalisierungsschaltung der
Gleitkommaberechnungsvorrichtung entsprechend dem fünften
Aspekt dadurch bestimmt, daß bei einer Bitbreite des tat
sächlich eingegebenen Mantissenteileingangssignals und ei
ner Bitbreite eines Mantissenteilausgangssignals, welche
durch x Bit bzw. y Bit vorbestimmt sind, die Normalisie
rungsschaltung des weiteren folgende Komponenten enthält:
eine Einrichtung zum Erfassen der führenden 1, welche das
Mantissenteileingangssignal empfängt, zum Erfassen der
Bitposition der führenden 1 des Mantissenteileingangssi
gnals; eine erste Verschiebeeinrichtung, welche ein Aus
gangssignal der Einrichtung zum Erfassen der führenden 1
außer dem höchstwertigen Bit empfängt, zum Verschieben je
des Bitzustands des Ausgangssignals um 1 auf das niedrig
stwertige Bit zu und zum Bestimmen eines Bitzustands des
niedrigstwertigen Bits auf einen Bitzustand des höchstwer
tigen Bits des eingegebenen Ausgangssignals; eine Wählein
richtung, welche ein Ausgangssignal der ersten Verschiebe
einrichtung, das Ausgangssignal der Dekodiereinrichtung
und das Steuersignal empfängt, zum Wählen des Ausgangssi
gnals der Verschiebeeinrichtung, wenn sich das Steuersi
gnal auf dem ersten Pegel befindet, und zum Wählen des
Ausgangssignals der Dekodiereinrichtung, wenn sich das
Steuersignal auf dem zweiten Pegel befindet; und eine
zweite Verschiebeeinrichtung zum Verschieben des Mantis
senteileingangssignals um x Bit in ein Signal von y Bit
entsprechend dem Ausgangssignal der Wähleinrichtung und
einem Teil, welches das höchstwertige Bit bereitstellt, in
dem Ausgangssignal der Einrichtung zum Erfassen der füh
renden 1, um das y-Bit-Signal nach dem Verschieben als das
Mantissenteilausgangssignal aus zugeben; wobei die zweite
Schiebeeinrichtung das Mantissenteileingangssignal ver
schiebt, wenn die Wähleinrichtung das Ausgangssignal der
ersten Verschiebeeinrichtung ausgibt, um das höchstwertige
Bit des Mantissenteileingangssignals zu eliminieren und
jedes Bit an der Seite des niedrigstwertigen Bits für eine
durch (x-y-1) gegebene Zahl einschließlich des niedrigst
wertigen Bits zu eliminieren, und wenn die Wähleinrichtung
das Ausgangssignal der Dekodiereinrichtung ausgibt, ver
schiebt die zweite Verschiebeeinrichtung das
Mantissenteileingangssignal, um jedes Bit an der Seite des
niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl
einschließlich des niedrigstwertigen Bits des Mantis
senteileingangssignals zu eliminieren.
Entsprechend einem zwölften Aspekt der vorliegenden
Erfindung ist die Normalisierungsschaltung der Gleitkom
maberechnungsvorrichtung entsprechend dem elften Aspekt
vorzugsweise dadurch bestimmt, daß die erste Verschiebe
einrichtung lediglich mit Verbindungsschichten realisiert
wird, welche einen Ausgangsport des Ausgangssignals der
Einrichtung zum Erfassen der führenden 1 außer dem höchst
wertigen Bit und einen Eingangsport der Wähleinrichtung
verbinden, und einem anderen Eingangsport der Wähleinrich
tung das Ausgangssignal der Dekodiereinrichtung einge
speist wird.
Entsprechend einem dreizehnten Aspekt der vorliegenden
Erfindung ist die Normalisierungsschaltung der Gleitkomma
berechnungsvorrichtung entsprechend dem fünften Aspekt
vorzugsweise dadurch bestimmt, daß bei einer Bitbreite ei
nes tatsächlich eingegebenen Mantissenteileingangssignals
und einer Bitbreite eines Mantissenteilausgangssignals,
welche auf x Bit bzw. y Bit vorausbestimmt sind, die Ko
diereinrichtung: eine Einrichtung zum Erfassen der führen
den 1, welche das Mantissenteileingangssignal empfängt,
zum Erfassen der Bitposition der führenden 1 des Mantis
senteileingangssignals, und eine Kodierschaltung zum Ko
dieren eines Erfassungsergebnisses der Einrichtung zum Er
fassen der führenden 1 aufweist, um das Signal auszugeben,
welches den Adressenzahlwert der Bitposition der führenden
1 in einer Binärzahl darstellt; wobei die Normalisierungs
schaltung des weiteren folgende Komponenten aufweist: eine
erste Verschiebeeinrichtung, welche das Ausgangssignal der
Einrichtung zum Erfassen der führenden 1 außer dem höchst
wertigen Bit empfängt, zum Verschieben jedes Bitzustands
des Ausgangssignals um ein Bit auf das niedrigstwertige
Bit zu und zum Bestimmen eines Bitzustands des niedrigst
wertigen Bits auf einen Bitzustand des höchstwertigen Bits
des eingegebenen Ausgangssignals; eine Wähleinrichtung,
welche ein Ausgangssignal der ersten Verschiebeeinrich
tung, das Ausgangssignal der Dekodiereinrichtung und das
Steuersignal empfängt, zum Wählen des Ausgangssignals der
Verschiebeeinrichtung, wenn sich das Steuersignal auf dem
ersten Pegel befindet, und zum Wählen des Ausgangssignals
der Dekodiereinrichtung, wenn sich das Steuersignal auf
dem zweiten Pegel befindet; und eine zweite Verschiebeein
richtung zum Verschieben des Mantissenteileingangssignals
der x Bit in ein Signal von y Bit entsprechend dem Aus
gangssignal der Wähleinrichtung und einem Teil, welches
das höchstwertige Bit bereitstellt, in dem Ausgangssignal
der Einrichtung zum Erfassen der führenden 1, um das
y-Bit-Signal nach dem Verschieben als das Mantissenteilaus
gangssignal aus zugeben; wobei die zweite Verschiebeein
richtung das Mantissenteil verschiebt, wenn die Wählein
richtung das Ausgangssignal der ersten Verschiebeeinrich
tung ausgibt, um das höchstwertige Bit des Mantissenteil
eingangssignals zu eliminieren und jedes Bit an der Seite
des niedrigstwertigen Bits für eine durch (x-y-1) gegebene
Zahl einschließlich des niedrigstwertigen Bits zu elimi
nieren, und wenn die Wähleinrichtung das Ausgangssignal
der Dekodierschaltung ausgibt, verschiebt die zweite Ver
schiebeeinrichtung das Mantissenteileingangssignal, um je
des Bit an der Seite des niedrigstwertigen Bits für eine
durch (x-y) gegebene Zahl einschließlich des niedrigstwer
tigen Bits des Mantissenteileingangssignals zu eliminie
ren.
Entsprechend dem achten, zehnten, zwölften und vier
zehnten Aspekt der vorliegenden Erfindung ist jede Norma
lisierungsschaltung der Gleitkommaberechnungsvorrichtung
entsprechend dem siebenten, neunten, elften und dreizehn
ten Aspekt vorzugsweise dadurch bestimmt, daß die erste
Verschiebeeinrichtung lediglich mit Verbindungsschichten
realisiert wird, welche einen Ausgangsport des Ausgangssi
gnals der Einrichtung zum Erfassen der führenden 1 außer
dem höchstwertigen Bit und einen Eingangsport der Wählein
richtung verbinden, und einem anderen Eingangsport der
Wähleinrichtung das Ausgangssignal der Dekodiereinrichtung
eingespeist wird.
Entsprechend einem fünfzehnten Aspekt der vorliegenden
Erfindung ist eine Normalisierungsschaltung einer Gleit
kommaberechnungsvorrichtung vorgesehen, welche eine Norma
lisierung eines Mantissenteileingangssignals und eines Ex
ponententeileingangssignals durchführt, die als Binärzah
len dargestellt sind, welche einer bestimmten Gleitkomma
berechnungsverarbeitung unterworfen und übertragen werden,
mit: einer Steuersignalerzeugungseinrichtung, welche das
Mantissenteileingangssignal und das Exponententeilein
gangssignal empfängt, zum Dekodieren des Exponententei
leingangssignals und Bestimmen auf der Grundlage des Man
tissenteileingangssignals und des Exponententeileingangs
signals, ob ein Ausgangsergebnis der Normalisierungsschal
tung eine Normalisierungszahl oder eine Nichtnormalisie
rungszahl oder ein Zustand einer 0-Funktion ist, wobei das
Mantissenteileingangssignal einen Wert 0 bereitstellt, um
ein Steuersignal eines ersten Pegels in dem Fall der Nor
malisierungszahl zu erzeugen und das Steuersignal eines
zweiten Pegels in dem Fall der Nichtnormalisierungszahl
und in dem Fall des Zustands der 0-Funktion zu erzeugen;
einer Einrichtung zum Erfassen der führenden 1, welche das
Mantissenteileingangssignal empfängt, zum Erfassen einer
Bitposition der führenden 1 des Mantissenteileingangssi
gnals; einer ersten Verschiebeeinrichtung, welche ein Aus
gangssignal der Einrichtung zum Erfassen der führenden 1
außer dem höchstwertigen Bit empfängt, zum Verschieben je
des Bitzustands des Ausgangssignals um ein Bit auf das
niedrigstwertige Bit zu und zum Bestimmen eines Bitzu
stands des niedrigstwertigen Bits auf einen Bitzustand des
höchstwertigen Bits des eingegebenen Ausgangssignals; ei
ner Wähleinrichtung, welche ein Ausgangssignal der ersten
Verschiebeeinrichtung, das Ausgangssignal der Dekodierein
richtung und das Steuersignal empfängt, zum Wählen des
Ausgangssignals der ersten Verschiebeeinrichtung, wenn
sich das Steuersignal auf dem ersten Pegel befindet, und
zum Wählen des Ausgangssignals der Dekodiereinrichtung,
wenn sich das Steuersignal auf dem zweiten Pegel befindet;
und einer zweiten Verschiebeeinrichtung zum Verschieben
des Mantissenteileingangssignals von x Bit in ein Signal
von y Bit entsprechend dem Ausgangssignal der Wähleinrich
tung und einem Teil, welches das höchstwertige Bit bereit
stellt, in dem Ausgangssignal der Einrichtung zum Erfassen
der führenden 1, um das y-Bit-Signal nach dem Verschieben
als das Mantissenteilausgangssignal aus zugeben; wobei die
x Bit und die y Bit eine Bitbreite des tatsächlich einge
gebenen Mantissenteileingangssignals bzw. eine Bitbreite
eines Mantissenteilausgangssignals sind, welche jeweils
entsprechend dem Standard vorbestimmt sind; wobei die
zweite Verschiebeeinrichtung das Mantissenteileingangssi
gnal verschiebt, wenn die Wähleinrichtung das Ausgangssi
gnal der ersten Verschiebeeinrichtung ausgibt, um das
höchstwertige Bit des Mantissenteileingangssignals zu eli
minieren und jedes Bit an der Seite des niedrigstwertigen
Bits für eine durch (x-y-1) gegebene Zahl einschließlich
des niedrigstwertigen Bits zu eliminieren, und wenn die
Wähleinrichtung das Ausgangssignal der Dekodiereinrichtung
ausgibt, verschiebt die zweite Verschiebeeinrichtung das
Mantissenteileingangssignal, um jedes Bit an der Seite des
niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl
einschließlich des niedrigstwertigen Bits des Mantissen
teileingangssignals zu eliminieren.
Entsprechend einem sechzehnten Aspekt der vorliegenden
Erfindung ist die Normalisierungsschaltung der Gleitkomma
berechnungsvorrichtung entsprechend dem fünfzehnten Aspekt
dadurch bestimmt, daß die erste Verschiebeeinrichtung le
diglich mit Verbindungsschichten realisiert wird, welche
einen Ausgangsport des Ausgangssignals der Einrichtung zum
Erfassen der führenden 1 außer dem höchstwertigen Bit und
einen Eingangsport der Wähleinrichtung verbinden, und ei
nem anderen Eingangsport der Wähleinrichtung das Ausgangs
signal der Dekodiereinrichtung eingespeist wird.
Entsprechend einem siebzehnten Aspekt der vorliegenden Er
findung ist die Normalisierungsschaltung der Gleitkommabe
rechnungsvorrichtung entsprechend dem sechzehnten Aspekt
derart bestimmt, daß die Steuersignalerzeugungseinrichtung
zuerst das eingegebene Exponententeileingangssignal deko
diert und danach die Bestimmung auf der Grundlage des deko
dierten Exponententeileingangssignals und des Mantissen
teileingangssignals durchführt.
Aufgabe der vorliegenden Erfindung ist es, bei einer
Gleitkommaberechnungsvorrichtung eine Normalisierungs
schaltung hoher Geschwindigkeit zu realisieren, welche für
eine Normalisierung, eine Nichtnormalisierung und eine
0-Funktion geeignet ist, ohne daß eine Erhöhung des Schal
tungsaufwands auftritt, durch Vorsehen einer einfachen
Schaltungskonfiguration.
Die vorliegende Erfindung wird in der nachfolgenden
Beschreibung unter Bezugnahme auf die Zeichnung erläutert.
Fig. 1 zeigt ein Blockdiagramm einer Gleitkommaberech
nungsvorrichtung.
Fig. 2 zeigt ein Schaltungsdiagramm einer bevorzugten
Ausführungsform der vorliegenden Erfindung.
Fig. 3 zeigt ein Diagramm, welches eine Wahrheitsta
belle der Dekodierschaltung darstellt.
Fig. 4 zeigt ein Diagramm, welches die Wahrheitstabel
le der Dekodierschaltung darstellt.
Fig. 5 zeigt ein Schaltungsdiagramm eines Beispiels
der Dekodierschaltung.
Fig. 6 zeigt ein Diagramm, welches eine Wahrheitsta
belle der Detektorschaltung bezüglich der führenden 1 dar
stellt.
Fig. 7 zeigt ein Diagramm, welches die Wahrheitstabel
le der Detektorschaltung bezüglich der führenden 1 dar
stellt.
Fig. 8 zeigt ein Diagramm, welches die Wahrheitstabel
le der Detektorschaltung bezüglich der führenden 1 dar
stellt.
Fig. 9 zeigt ein Schaltungsdiagramm eines Beispiels
der Detektorschaltung bezüglich der führenden 1.
Fig. 10 zeigt ein Diagramm, welches eine Wahrheitsta
belle der Prioritätskodierschaltung darstellt.
Fig. 11 zeigt ein Diagramm, welches die Wahrheitsta
belle der Prioritätskodierschaltung darstellt.
Fig. 12 zeigt ein Diagramm, welches eine Wahrheitsta
belle der Bezugssignalerzeugungsschaltung darstellt.
Fig. 13 zeigt ein Diagramm, welches die Wahrheitsta
belle der Bezugssignalerzeugungsschaltung darstellt.
Fig. 14 zeigt ein Schaltungsdiagramm eines Beispiels
der Bezugssignalerzeugungsschaltung.
Fig. 15 zeigt eine Wahrheitstabelle der Verschiebe
schaltung.
Fig. 16 zeigt ein Diagramm, welches die Wahrheitsta
belle der Verschiebeschaltung darstellt.
Fig. 17 zeigt ein Diagramm, welches die Wahrheitsta
belle der Verschiebeschaltung darstellt.
Fig. 18 zeigt ein Schaltungsdiagramm eines Beispiels
der Verschiebeschaltung.
Fig. 19 zeigt ein Schaltungsdiagramm des Beispiels der
Verschiebeschaltung.
Fig. 20 zeigt ein Diagramm, welches eine Wahrheitsta
belle der Bezugssignalerzeugungsschaltung darstellt.
Fig. 21 zeigt ein Schaltungsdiagramm, welches die
Wahrheitstabelle der Bezugssignalerzeugungsschaltung dar
stellt.
Fig. 22 zeigt ein Schaltungsdiagramm eines anderen
Beispiels der Bezugssignalerzeugungsschaltung.
Fig. 23 zeigt ein Schaltungsdiagramm einer anderen be
vorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 24 zeigt ein Schaltungsdiagramm einer anderen be
vorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 25 zeigt ein Schaltungsdiagramm einer anderen be
vorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 26 zeigt ein Diagramm, welches eine Wahrheitsta
belle der Kodierschaltung darstellt.
Fig. 27 zeigt ein Diagramm, welches die Wahrheitsta
belle der Kodierschaltung darstellt.
Fig. 28 zeigt ein Schaltungsdiagramm eines Beispiels
der Kodierschaltung.
Fig. 29 zeigt ein Schaltungsdiagramm einer anderen be
vorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 30 zeigt ein Schaltungsdiagramm einer anderen be
vorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 31 zeigt ein Schaltungsdiagramm einer anderen be
vorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 32 zeigt ein Schaltungsdiagramm einer Wahrheits
tabelle der Bezugssignalerzeugungsschaltung.
Fig. 33 zeigt ein Diagramm, welches die Wahrheitsta
belle der Bezugssignalerzeugungsschaltung darstellt.
Fig. 34 zeigt ein Schaltungsdiagramm eines Beispiels
der Bezugssignalerzeugungsschaltung.
Fig. 35 zeigt ein Diagramm, welches eine Wahrheitsta
belle der Bezugssignalerzeugungsschaltung darstellt.
Fig. 36 zeigt ein Schaltungsdiagramm, welches die
Wahrheitstabelle der Bezugssignalerzeugungsschaltung dar
stellt.
Fig. 37 zeigt ein Schaltungsdiagramm eines anderen
Beispiels der Bezugssignalerzeugungsschaltung.
Fig. 38 zeigt ein Schaltungsdiagramm einer anderen be
vorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 39 zeigt ein Schaltungsdiagramm einer anderen be
vorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 40 zeigt ein Schaltungsdiagramm einer anderen be
vorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 41 zeigt ein Schaltungsdiagramm einer anderen be
vorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 42 zeigt ein Schaltungsdiagramm einer anderen be
vorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 43 zeigt ein Schaltungsdiagramm einer zur Lösung
der herkömmlichen Schwierigkeiten vorgeschlagenen Normali
sierungsschaltung.
Fig. 44 zeigt ein Diagramm, welches eine Wahrheitsta
belle der Prioritätskodierschaltung von Fig. 43 darstellt.
Fig. 45 zeigt ein Diagramm, welches die Wahrheitsta
belle der Prioritätskodierschaltung von Fig. 43 darstellt.
Fig. 46 zeigt ein Diagramm, welches eine Wahrheitsta
belle der Dekodierschaltung von Fig. 43 darstellt.
Fig. 47 zeigt ein Diagramm, welches die Wahrheitsta
belle der Dekodierschaltung von Fig. 43 darstellt.
Fig. 48 zeigt ein Diagramm, welches die Wahrheitsta
belle der Dekodierschaltung von Fig. 43 darstellt.
Fig. 49 zeigt ein Diagramm, welches die Wahrheitsta
belle der Dekodierschaltung von Fig. 43 darstellt.
Fig. 50 zeigt ein Diagramm, welches die Wahrheitsta
belle der Dekodierschaltung von Fig. 43 darstellt.
Fig. 51 zeigt ein Diagramm, welches eine Wahrheitsta
belle der Verschiebeschaltung von Fig. 43 darstellt.
Fig. 52 zeigt ein Diagramm, welches die Wahrheitsta
belle der Verschiebeschaltung von Fig. 43 darstellt.
Fig. 53 zeigt ein Diagramm, welches die Wahrheitsta
belle der Verschiebeschaltung von Fig. 43 darstellt.
Fig. 54 zeigt ein Diagramm, welches die Wahrheitsta
belle der Verschiebeschaltung von Fig. 43 darstellt.
Fig. 55 zeigt ein Diagramm, welches die Wahrheitsta
belle der Verschiebeschaltung von Fig. 43 darstellt.
Fig. 56 zeigt eine Blockdiagramm, welches eine Schal
tungskonfiguration der Normalisierungsschaltung der ersten
bevorzugten Ausführungsform und eine darin aufgenommene
Umwandlungsschaltung darstellt.
Fig. 57(a) und 57(b) zeigen Diagramme, welche eine
Wahrheitstabelle der Verschiebeschaltung der Umwandlungs
schaltung von Fig. 56 darstellen.
Fig. 58 zeigt ein Blockdiagramm einer Gleitkommabe
rechnungsvorrichtung einer neunten bevorzugten Ausfüh
rungsform der vorliegenden Erfindung.
Fig. 59 zeigt ein Schaltungsblockdiagramm der Normali
sierungsschaltung in der neunten bevorzugten Ausführungs
form.
Fig. 60 zeigt ein Diagramm, welches eine Wahrheitsta
belle der in Fig. 59 dargestellten Verschiebeschaltung
darstellt.
Fig. 61 zeigt ein Diagramm, welches die Wahrheitsta
belle der in Fig. 59 dargestellten Verschiebeschaltung
darstellt.
Fig. 62 zeigt ein Schaltungsdiagramm, welches die
Wahrheitstabelle der in Fig. 59 dargestellten Verschiebe
schaltung darstellt.
Fig. 63 zeigt ein Schaltungsdiagramm der in Fig. 59
dargestellten Verschiebeschaltung.
Fig. 64 zeigt ein Schaltungsdiagramm der in Fig. 59
dargestellten Verschiebeschaltung.
Fig. 65 zeigt ein Schaltungsdiagramm, welches ein mo
difiziertes Beispiel der neunten bevorzugten Ausführungs
form der vorliegenden Erfindung darstellt.
Fig. 66 zeigt ein Schaltungsdiagramm, welches ein mo
difiziertes Beispiel der neunten bevorzugten Ausführungs
form der vorliegenden Erfindung darstellt.
Fig. 67 zeigt ein Schaltungsdiagramm, welches ein mo
difiziertes Beispiel der neunten bevorzugten Ausführungs
form der vorliegenden Erfindung darstellt.
Fig. 68 zeigt ein Schaltungsdiagramm, welches ein mo
difiziertes Beispiel der neunten bevorzugten Ausführungs
form der vorliegenden Erfindung darstellt.
Fig. 69 zeigt ein Schaltungsdiagramm, welches ein mo
difiziertes Beispiel der neunten bevorzugten Ausführungs
form der vorliegenden Erfindung darstellt.
Fig. 70 zeigt ein Schaltungsdiagramm, welches ein mo
difiziertes Beispiel der neunten bevorzugten Ausführungs
form der vorliegenden Erfindung darstellt.
Fig. 71 zeigt ein Schaltungsdiagramm, welches ein mo
difiziertes Beispiel der neunten bevorzugten Ausführungs
form der vorliegenden Erfindung darstellt.
Fig. 72 zeigt ein Schaltungsdiagramm, welches ein mo
difiziertes Beispiel der neunten bevorzugten Ausführungs
form der vorliegenden Erfindung darstellt.
Fig. 73 zeigt ein Schaltungsdiagramm, welches ein mo
difiziertes Beispiel der neunten bevorzugten Ausführungs
form der vorliegenden Erfindung darstellt.
Fig. 74 zeigt ein Schaltungsdiagramm, welches ein mo
difiziertes Beispiel der neunten bevorzugten Ausführungs
form der vorliegenden Erfindung darstellt.
Fig. 75 zeigt ein Schaltungsdiagramm, welches ein mo
difiziertes Beispiel der neunten bevorzugten Ausführungs
form der vorliegenden Erfindung darstellt.
Fig. 1 zeigt ein Blockdiagramm, welches die schemati
sche Struktur einer Gleitkomma- bzw. Gleitpunktberech
nungsvorrichtung darstellt.
Bei der Gleitpunkt- bzw. Gleitkommaberechnung wird der
Ausgang (Binärwert) des von der Arithmetikschaltung 50 von
Fig. 1 erzielten Berechnungsergebnisses üblicherweise nor
malisiert, so daß der Mantissenteil in dem Bereich von 1 <
Mantissenteil < 2 liegt (die Form 1, ΔΔΔΔ, wobei Δ 1 oder
0 bedeutet). Wenn der Exponententeil 0 beträgt, wird der
Mantissenteil jedoch als Zahl kleiner als 1 (die Form von
0, ΔΔΔ) als nichtnormalisierte Zahl dargestellt. Diese Be
rechnungen gründen sich auf den Standard IEEE 754. Wenn
des weiteren der Mantissenteil den Wert 0 besitzt, wird
der Exponententeil ebenfalls auf 0 bestimmt (was als
"0-Funktion" bezeichnet wird). Die unten beschriebenen bevor
zugten Ausführungsformen beziehen sich auf eine Normali
sierungsschaltung 1 (Fig. 1), welche derartige Operationen
durchführt (die Normalisierungsberechnung, die Nichtnorma
lisierungsberechnung, die Berechnung der 0-Funktion).
Im folgenden wird eine erste Ausführungsform darge
stellt.
Ein Beispiel der Normalisierungsschaltung 1 in der
Gleitkommaberechnungsvorrichtung ist in Fig. 2 darge
stellt. In Fig. 2 bezeichnen die Bezugszeichen folgende
Teile. Bezugszeichen 2 bezeichnet eine Prioritätskodier
schaltung, 3 bezeichnet eine Bezugssignalerzeugungsschal
tung, 4 bezeichnet eine Dekodierschaltung, 5 bezeichnet
eine Detektorschaltung bezüglich der führenden 1
(Schaltung zum Erfassen der führenden 1), 6 bezeichnet ei
ne Subtrahierschaltung, 7a, 7b bezeichnen Multiplexer
schaltungen (MUX-Schaltungen), 8 bezeichnet eine UND-Gat
terschaltung, 9 bezeichnet eine ODER-Gatterschaltung und
10 bezeichnet eine Verschiebeschaltung. Die Teile 3, 8, 9
bilden das "Steuersignalerzeugungsteil 20", welches das
Kernteil ist. Aus der späteren Beschreibung ist ersicht
lich, daß das Steuersignalerzeugungsteil 20 das Mantissen
teileingangssignal und das Exponententeileingangssignal
empfängt, um ein Steuersignal eines ersten Pegels, wenn
ein durch das Exponententeileingangssignal gegebener Dezi
malzahlwert gleich oder größer als der Adressenzahlwert
der Bitposition der führenden 1 des Mantissenteileingangs
signal ist, als Bitposition zu erzeugen, wo der Bitzustand
zuerst den Wert 1 erzielt, entsprechend dem höchstwertigen
Bit, und ein Steuersignal eines zweiten Pegels zu erzeu
gen, wenn der Dezimalzahlwert des Exponententeileingangs
signals kleiner als der Adressenzahlwert der Bitposition
der führenden 1 ist oder wenn das Mantissenteileingangssi
gnal einen Wert 0 besitzt.
Die Ausgangsleitung des höchstwertigen Bits B′′₂₄ des
Ausgangssignals B′′ ist die Leitung 5A.
Entsprechend Fig. 2 bezeichnet Bezugszeichen A ein Ex
ponententeileingangssignal, welches den Eingangswert des
Exponententeils darstellt, Bezugszeichen B bezeichnet ein
Mantissenteileingangssignal, welches den Eingangswert des
Mantissenteils darstellt, und Bezugszeichen C bezeichnet
ein Exponententeilausgangssignal, welches den Ausgangswert
des Exponententeils darstellt. Bezugszeichen D bezeichnet
ein Verschiebesteuersignal, welches einen Wert darstellt,
welcher den bewegten Betrag (Verschiebebetrag) repräsen
tiert, zur Normalisierung des Mantissenteileingangssignals
B. Des weiteren bezeichnet Bezugszeichen E ein Mantissen
teilausgangssignal, welches den Ausgangswert des Mantis
senteils bereitstellt. Die Signale A und B können eben
falls einfach als Eingangssignale bezeichnet werden, und
die Signale C und E können ebenfalls einfach als Ausgangs
signale bezeichnet werden.
Als nächstes werden die Funktionen der jeweiligen
Teile der Schaltung für den Fall beschrieben, bei welchem
der Exponententeil (A, C) eine Länge von 8 Bit besitzt,
der Mantissenteil (B, E) eine Länge von 24 Bit besitzt und
der Bewegungsbetrag (D) eine Größe von 25 Bit besitzt.
Die Dekodierschaltung 4 ist eine Schaltung, welche das
als Binärwert dargestellte Eingangssignal A dekodiert. De
ren Wahrheitstabelle ist in Fig. 3 und 4 dargestellt.
Ein Beispiel der spezifischen Struktur der Dekodierschal
tung ist in Fig. 5 für den Fall dargestellt, daß das Ein
gangssignal eine Länge von 8 Bit aufweist. Entsprechend
Fig. 5 bezeichnet Bezugszeichen 11 einen Inverter
(NICHT-Gatterschaltung), und Bezugszeichen 12 bezeichnet eine
UND-Gatterschaltung.
Die Detektorschaltung 5 bezüglich der führenden 1 ist
eine Schaltung, welche die Bitzustände des Eingangssignals
B von dem höchstwertigen Bit bis zu dem niedrigstwertigen
Bit wiedererlangt und den Bitzustand der Bitposition le
diglich der Bitposition zu "1" macht, wo der Wert "1" zu
erst vorhanden ist, und die Bitzustände aller anderer Bit
positionen zu "0" macht. Fig. 6 bis 8 zeigen eine Wahr
heitstabelle der Detektorschaltung 5 bezüglich der führen
den 1 für den Fall, daß das Eingangssignal die Länge von
24 Bit besitzt. Als Beispiel der spezifischen Struktur der
Detektorschaltung 5 bezüglich der führenden 1 für den
Fall, daß das Eingangssignal die Länge von 24 Bit besitzt,
ist in Fig. 9 dargestellt. Entsprechend Fig. 9 bezeichnet
das Bezugszeichen 11 einen Inverter (NICHT-Gatterschal
tung), und das Bezugszeichen 12 bezeichnet eine UND-Gat
terschaltung. Wie in der Wahrheitstabelle von Fig. 6
bis 8 dargestellt besitzt in dem Fall, daß das Eingangssi
gnal B den Wert 0 besitzt, das höchstwertige Bit B′′₂₄ des
Ausgangssignals B′′ den Wert 1 besitzt, und die anderen
Bits B′′₂₃ bis B′′₀ besitzen jeweils den Wert 0. Diese Aus
nahmeverarbeitung wird unter Berücksichtigung der Reali
sierung der "0-Funktion" durchgeführt.
Die Prioritätskodierschaltung 2 ist eine Schaltung,
welche sequentiell die Bitzustände des Eingangssignals B
von dem höchstwertigen Bit B₂₃ bis zu dem niedrigstwerti
gen Bit B₀ wiedererlangt und in einer Binärzahl als Zahl
darstellt, welche durch Subtrahieren einer 1 von dem
Adressenzahlwert der Bitposition der von dem höchstwerti
gen Bit 23 gezählten führenden "1" erlangt wird. Das heißt
die Bitbreite des Ausgangssignals B′ beträgt in dem Fall,
bei welchem das Eingangssignal B die Länge von n Bit be
sitzt, int{(log₂(n-1))+1} Bit, wobei int eine ganze Zahl
darstellt. Wenn das Eingangssignal B zu der Prioritätsko
dierschaltung 2 24 Bit aufweist, besitzt dementsprechend
die Bitbreite des Ausgangssignals B′ 5 Bit. Fig. 10 und
11 zeigen eine Wahrheitstabelle der Prioritätskodierschal
tung 2 für den Fall, daß das Eingangssignal 24 Bit auf
weist. Wenn der Wert des Eingangssignals B insgesamt 0 be
trägt, wird der Wert des Ausgangssignals B′ auf 0 gesetzt.
Diese Ausnahmeverarbeitung besitzt keine besondere Bedeu
tung. Die Schaltung 2 entspricht einem Kodierteil zum Aus
geben eines Signals, welches binär den Adressenzahlwert
der Bitposition der führenden 1 auf der Grundlage des Man
tissenteileingangssignals darstellt.
Die Bezugssignalerzeugungsschaltung 3 ist eine Schal
tung, welche die Bitzustände der Bitpositionen ihres Aus
gangssignals A von der höchstwertigen Bitposition bezüg
lich der Zahl des Werts auf "1" setzt, welcher durch Hin
zufügen von 1 dem Dezimalzahlwert des in einem Binärwert
dargestellten Eingangssignals "A" erlangt wird. Fig. 12
und 13 zeigen eine Wahrheitstabelle der Bezugssignalerzeu
gungsschaltung 3. Fig. 14 zeigt ein Beispiel der spezifi
schen Struktur der Bezugssignalerzeugungsschaltung 3. Ent
sprechend Fig. 14 bezeichnet Bezugszeichen 12 eine
UND-Gatterschaltung, Bezugszeichen 13 bezeichnet eine
UND-ODER-Gatterschaltung, und Bezugszeichen 14 bezeichnet eine
ODER-Gatterschaltung. Wenn bei der Bezugssignalerzeugungs
schaltung 3 das Eingangssignal A einen Wert von 23 oder
mehr besitzt, werden die Bitwerte des Ausgangssignals A′′
jeweils auf 1 gesetzt.
Die UND-Gatterschaltung 8 wendet eine UND-Operation
auf jedes Bit der Signale A′′ und B zur Ausgabe des Signals
G an. D.h. es gilt G₀ = A′′₀ & Bo, G₁ = A′′₁ & B₁, . . . , G₂₂ =
A′′₂₂ & B₂₂, G₂₃ = A′′₂₃ & B₂₃.
Die ODER-Gatterschaltung 9 führt eine ODER-Operation
bezüglich aller Bits des Ausgangssignals G durch und gibt
das Ausgangssignal G′ aus. D.h. für den relativen Ausdruck
gilt G′ = G₀ ODER G₁ ODER G₂ ODER . . . ODER G₂₂ ODER G₂₃.
Die zwei Gatterschaltungen 8 und 9 bilden ein Logiko
perationsteil, welches eine UND-Verarbeitung des Bezugsi
gnals und des Mantissenteileingangssignals durchführt und
des weiteren eine ODER-Verarbeitung des Ergebnisses der
UND-Verarbeitung ausführt und das Ergebnis der ODER-Verar
beitung als Steuersignal ausgibt.
Die Subtrahierschaltung 6 und die MUX-Schaltung 7b
(entsprechend einem Wählteil) bilden ein Teil zur Bestim
mung des Exponententeilausgangssignals, welches das Expo
nententeileingangssignal A, das Ausgangssignal B′ des Ko
dierteils 22 und das Steuersignal G′ empfängt, um das Sub
traktionsergebnis des Exponententeileingangssignals A und
des Ausgangssignals B′ des Kodierteils 2 als das Exponen
tenteilausgangssignal C, wenn sich das Steuersignal G′ auf
dem ersten Pegel befindet, auszugeben und einen Wert 0 als
das Exponententeilausgangssignal C aus zugeben, wenn sich
das Steuersignal G′ auf dem zweiten Pegel befindet.
Die Subtrahierschaltung 6 empfängt das Eingangssignal
A und das Ausgangssignal B′ jeweils als Eingangssignal S
und R, führt die Subtraktionsverarbeitung bezüglich der
Eingangssignale S und R durch und gibt das Subtraktionser
gebnis als das Ausgangssignal H an dem Ausgangssignalan
schluß (S-R) aus.
Die MUX-Schaltung 7 (7a, 7b) ist eine Schaltung, wel
che das Steuersignal G′ als Steuersignal S empfängt, um
die Eingangssignale P (Masse in der Schaltung 7b) und Q
(gleich dem Ausgangssignal H in der Schaltung 7b) entspre
chend dem Pegel des Steuersignals S zu wählen. D.h. wenn
das Steuersignal S den Wert "0" besitzt, wird das Ein
gangssignal P als das Ausgangssignal C gewählt, und wenn
das Steuersignal S den Wert "1" besitzt, wird das Ein
gangssignal Q als das Ausgangssignal C gewählt. Wenn ein
Pegel des Werts "1" des Steuersignals S oder G′ als "erster
Pegel" bezeichnet wird, wird der andere Pegel des Werts "0"
als "zweiter Pegel" bezeichnet.
Die Verschiebeschaltung 10 ist eine Schaltung, welche
das Eingangssignal B entsprechend dem Wert des Steuersi
gnals D (T) verschiebt. Fig. 15 bis 17 zeigen deren
Wahrheitstabelle für den Fall, daß das Steuersignal D 25
Bit aufweist. Ein Beispiel der bestimmten Struktur der
Verschiebeschaltung 10 ist in Fig. 18 und 19 darge
stellt. Entsprechend Fig. 18 und 19 bezeichnet Bezugs
zeichen 15 einen n-Kanal MOSFET.
Der Schaltungsbetrieb wird im folgenden beschrieben.
Zuerst wird der Schaltungsbetrieb für den Fall darge
stellt, bei welchem das Eingangssignal A des Exponenten
teils und das Eingangssignal B des Mantissenteils als A =
127 bzw. B = 0000 0001 0001 0001 0001 0001 gegeben sind.
- (1) Der Wert des Ausgangssignals A′′ der Bezugssigna lerzeugungsschaltung 3 wird wie folgt gegeben. A′′ = 1111 1111 1111 1111 1111 11111
- (2) Der Wert des Ausgangssignals G der UND-Gatter schaltung 8 wird wie folgt gegeben. G = 0000 0001 0001 0001 0001 0001
- (3) Der Wert des Ausgangssignals der ODER-Gatterschal tung 9 oder des Steuersignals G′ wird wie folgt gefunden. G′ = |G → 1
- (4) Für den Wert des Ausgangssignals B′ der Priori tätskodierschaltung 2 gilt B′ = 7.
- (5) Der Wert des Ausgangssignals H der Subtrahier schaltung 6 wird wie folgt gegeben. H = A - B′ → 127 - 7 → 120
- (6) Der Wert des Ausgangssignals C der MUX-Schaltung 7b wird wie folgt gegeben. C - G′ ? H : 0 → 1 ? 120 : 0 → 120.
- (7) Der Wert des Ausgangssignals A′ der Dekodierschal tung 4 wird wie folgt gegeben. A′ = 0000 0000 0000 0000 0000 0000
- (8) Der Wert des Ausgangssignals B′′ der Detektorschal tung 5 bezüglich der führenden 1 wird wie folgt ausge drückt. B′′ = 0 0000 0001 0000 0000 0000 0000
- (9) Der Wert des Ausgangssignals D der MUX-Schaltung 7a wird wie folgt gegeben. D = 0 0000 0001 0000 0000 0000 0000
- (10) Der Wert des Ausgangssignals E der Verschiebe schaltung 10 wird wie folgt gegeben. E = 1000 1000 1000 1000 1000 0000
Wie oben dargestellt führt die Normalisierungsschal
tung 1 die Normalisierungsoperation korrekt durch.
Als nächstes wird der Fall erörtert, bei welchem A =
5, B = 0000 0001 0001 0001 0001 0001 gilt.
- (1) Der Wert des Ausgangssignals A′′ der Bezugssi gnalerzeugungsschaltung 3 wird wie folgt gegeben. A′′ = 1111 1100 0000 0000 0000 0000
- (2) Der Wert des Ausgangssignals G der UND-Gatter schaltung 8 wird wie folgt gegeben. G = 0000 0000 0000 0000 0000 0000
- (3) Für den Wert des Ausgangssignals G′ der ODER-Gat terschaltung 9 gilt G′ = |G → 0.
- (4) Der Wert des Ausgangssignals B′ der Prioritätsko dierschaltung 2 wird als B′ = 7 gefunden.
- (5) Der Wert des Ausgangssignals H der Subtrahier schaltung 6 wird wie folgt gegeben. H = A - B′ 5 - 7 → - 2
- (6) Der Wert des Ausgangssignals C der MUX-Schaltung 7b wird wie folgt ausgedrückt. C = G′ ? H : 0 → 0 ? -2 : 0 = → 0
- (7) Der Wert des Ausgangssignals A′ der Dekodierschal tung 4 wird wie folgt gegeben. A′ = 0000 0100 0000 0000 0000 0000
- (8) Der Wert des Ausgangssignals B′′ der Detektorschal tung 5 bezüglich der führenden 1 wird wie folgt gegeben. B′′ = 0 0000 0001 0000 0000 0000 0000
- (9) Der Wert des Ausgangssignals D der MUX-Schaltung 7a wird wie folgt gegeben. D = 0 0000 0100 0000 0000 0000 0000
- (10) Der Wert des Ausgangssignals E der Verschiebe schaltung 10 wird wie folgt gegeben. E = 0010 0010 0010 0010 0010 0000
Wie oben dargestellt führt die Schaltung 1 korrekt die
Nichtnormalisierungsoperation aus.
Des weiteren wird der Fall erörtert, bei welchem A = 7
und B = 0000 0001 0001 0001 0001 0001 gilt.
- (1) Der Wert des Ausgangssignals A′′ der Bezugssigna lerzeugungsschaltung 3 wird wie folgt gegeben. A′′ = 1111 1111 0000 0000 0000 0000
- (2) Der Wert des Ausgangssignals G der UND-Gatter schaltung 8 wird wie folgt gegeben. G = 0000 0001 0000 0000 0000 0000
- (3) Der Wert des Ausgangssignals G′ der ODER-Gatter schaltung 9 wird ausgedrückt durch G′ = |G → 1.
- (4) Der Wert des Ausgangssignals B′ der Prioritätsko dierschaltung 2 wird gegeben als B′ = 7.
- (5) Der Wert des Ausgangssignals H der Subtrahier schaltung 6 wird wie folgt ausgedrückt. H = A - B′ → 7 - 7 → 0
- (6) Der Wert des Ausgangssignals C der MUX-Schaltung 7b wird wie folgt gefunden. C = G′ ? H : 0 → 1 ? 0 : 0 → 0
- (7) Der Wert des Ausgangssignals A′ der Dekodierschal tung 4 wird wie folgt gegeben. A′ = 0000 0001 0000 0000 0000 0000
- (8) Der Wert des Ausgangssignals B′′ der Detektorschal tung 5 der führenden 1 wird wie folgt gegeben. B′′ = 0 0000 0001 0000 0000 0000 0000
- (9) Der Wert des Ausgangssignals D der MUX-Schaltung 7a wird wie folgt gegeben. D = 0 0000 0001 0000 0000 0000 0000
- (10) Der Wert des Ausgangssignals E der Verschiebe schaltung 10 wird wie folgt gegeben. E = 1000 1000 1000 1000 1000 0000
Des weiteren wird der Fall erörtert, bei welchem A =
127 und B = 0000 0000 0000 0000 0000 0000 gilt.
- (1) Der Wert des Ausgangssignals A′′ der Bezugssi gnalerzeugungsschaltung 3 wird wie folgt gegeben. A′′ = 1111 1111 1111 1111 1111 1111
- (2) Der Wert des Ausgangssignals G der UND-Gatter schaltung 8 wird wie folgt gegeben. G = 0000 0000 0000 0000 0000 0000
- (3) Der Wert des Ausgangssignals G′ der ODER-Gatter schaltung 9 wird gegeben durch G′ = |G → 0.
- (4) Der Wert des Ausgangssignals B′ der Prioritätsko dierschaltung 2 wird gegeben durch B′ = 0.
- (5) Der Wert des Ausgangssignals H der Subtrahier schaltung 6 wird wie folgt gefunden. H = A - B′ → 127 -0 → 127
- (6) Der Wert des Ausgangssignals C der MUX-Schaltung 7b wird wie folgt ausgedrückt. C = G′ ? H : 0 → 0 ? 127 : → 0
- (7) Der Wert des Ausgangssignals A′ der Dekodierschal tung 4 wird wie folgt gegeben. A′ = 0000 0000 0000 0000 0000 0000
- (8) Der Wert des Ausgangssignals B′′ der Detektorschal tung 5 der führenden 1 wird wie folgt gegeben. B′′ = 1 0000 0000 0000 0000 0000 0000
- (9) Der Wert des Ausgangssignals D der MUX-Schaltung 7a wird wie folgt gegeben. D = 1 0000 0000 0000 0000 0000 0000
- (10) Der Wert des Ausgangssignals E der Verschiebe schaltung 10 wird wie folgt gegeben. E = 0000 0000 0000 0000 0000 0000
Wie oben beschrieben wird bei dieser Normalisierungs
schaltung 1 durch Bereitstellen in dem Verarbeitungspfad
auf der Exponententeilseite des Steuersignalerzeugungs
teils 20, welches den Mantissenteil und den Exponententeil
als direkte Eingänge empfängt, zum Erzeugen des Steuersi
gnals G′, welches die MUX-Schaltungen 7a und 7b jeweils an
der Mantissenteilseite und der Exponententeilseite steu
ert, eine Verarbeitung mit hoher Geschwindigkeit einer (1)
Normalisierungsoperationsverarbeitung, (2) Nichtnormali
sierungsoperationsverarbeitung, (3) Operationsverarbeitung
der "0-Funktion" ermöglicht. Des weiteren wird für die
Realisierung der Verarbeitung (3) eine spezielle Schaltung
106 wie in Fig. 43 dargestellt nicht benötigt. Diese
Struktur gründet sich auf folgenden Punkt.
Üblicherweise ist bei der Gleitkommaberechnungsvor
richtung wie einem Gleitkommaaddierer und einem Gleitkom
mamultiplizierer die für die Übertragung des Signals auf
die Normalisierungsschaltung benötigte Zeit bezüglich des
Mantissenteileingangssignals B größer als bezüglich des
Exponententeileingangssignals A. Der Grund dafür besteht
darin, daß die Berechnung bezüglich des Mantissenteils
komplexer ist, welcher eine größere Bitbreite als der Ex
ponententeil besitzt. Wenn eine Normalisierungsschaltung
enthalten ist, hängt dementsprechend der am meisten verzö
gerte Pfad in der gesamten Gleitkommaberechnungsvorrich
tung von dem Pfad von dem Eingangsport des Mantissentei
leingangssignals B zu-dem Ausgangsport des Mantissenteil
ausgangssignals E in der Normalisierungsschaltung ab. Es
wird somit verlangt, daß eine geringere Last in dem Pfad
auf der Mantissenteilseite in der Normalisierungsschaltung
vorgesehen ist.
Daher wird bei der Erfindung eine derartige Struktur
wie in Fig. 2 dargestellt übernommen. Somit ist der am
meisten verzögerte Pfad (der kritische Pfad) der Pfad,
welcher von dem Eingangsport des Mantissenteileingangssi
gnals B → Detektorschaltung 5 der führenden 1 →
MUX-Schaltung 7a → Verschiebeschaltung 10 → zu dem Ausgangs
port des Mantissenteilausgangssignals E führt, welcher ei
ne Normalisierungsschaltung mit hoher Geschwindigkeit er
möglicht. In diesem Fall sind die von der Bezugssignaler
zeugungsschaltung 3 und dem Dekoder 4 durchgeführten Ope
rationen beendet, bevor das Mantissenteileingangssignal B
eingegeben ist, und die Ausgangssignale A′′ und A′ sind be
reits gebildet. Dementsprechend erzeugen die UND-,
ODER-Gatterschaltungen 8 und 9 sofort das Steuersignal G′ im
Ansprechen auf das Eingeben des Eingangssignals B.
Im folgenden wird ein erstes modifiziertes Beispiel
der ersten bevorzugten Ausführungsform dargestellt.
Bei der Schaltung von Fig. 2 kann die Bezugssignaler
zeugungsschaltung 3 durch eine Schaltung ersetzt werden,
welche alle Bitzustände der jeweiligen Bitpositionen von
dem höchstwertigen Bit des Ausgangssignal A′′ für einen
Wert der Dezimalzahl des als Binärwert dargestellten Ein
gangssignals A zu "1" macht. Der Grund dafür ergibt sich
aus dem folgenden Sachverhalt. Wenn entsprechend Fig. 2A
= B′ gilt, d. h. wenn A′ = B′′(23-0) gilt, kann eins der Ein
gangssignale P und Q in der MUX-Schaltung 7a gewählt wer
den. Wenn des weiteren A = B′ gilt, gilt für das Ausgangs
signal H der Subtrahierschaltung 6 die Beziehung H = A - B′
= 0, und die MUX-Schaltung 7b kann ebenfalls eins der
Eingangssignale P und Q wählen, so daß beide MUX-Schaltun
gen P in diesem modifizierten Beispiel 1 wählen. Fig. 20
und Fig. 21 zeigen eine Wahrheitstabelle der Bezugssi
gnalerzeugungsschaltung 3′, welche durch eine derartige
Funktion ersetzt ist. Fig. 22 zeigt ein Beispiel der spe
zifischen Struktur der Bezugssignalerzeugungsschaltung 3′.
Entsprechend Fig. 22 bezeichnet Bezugszeichen 12 eine
UND-Gatterschaltung, Bezugszeichen 13 bezeichnet eine
UND-ODER-Gatterschaltung, und Bezugszeichen 14 bezeichnet eine
ODER-Schaltung. Wenn bei der Bezugssignalerzeugungsschal
tung 3′ der Wert des Eingangssignals A = 24 oder größer
ist, beträgt der Wert des Ausgangssignals A′′ an allen Bit
positionen 1.
Der Betrieb der Normalisierungsschaltung 1 wird für
den Fall beschrieben, bei welchem eine Bezugssignalerzeu
gungsschaltung 3′ verwendet wird.
Zuerst wird der Fall erörtert, bei welchem das Ein
gangssignal A des Exponententeils gleich 127 und das Ein
gangssignal B des Mantissenteils gleich 0000 0001 0001
0001 0001 0001 ist.
- (1) Der Wert des Ausgangssignals A′′ der Bezugssi gnalerzeugungsschaltung 3′ wird wie folgt gegeben. A′′ = 1111 1111 1111 1111 1111 1111
- (2) Der Wert des Ausgangssignals G der UND-Gatter schaltung 8 wird wie folgt gegeben. G = 0000 0001 0001 0001 0001 0001
- (3) Der Wert des Ausgangssignals G′ der ODER-Gatter schaltung 9 wird ausgedrückt durch G′ = |G → 1
- (4) Der Wert des Ausgangssignals B′ der Prioritätsko dierschaltung 2 wird gegeben durch B′ = 7.
- (5) Der Wert des Ausgangssignals H der Subtrahier schaltung 6 wird wie folgt gegeben. H = A - B′ → 127 - 7 → 120
- (6) Der Wert des Ausgangssignals C der MUX-Schaltung 7b wird wie folgt gefunden. C = G′ ? H : 0 → 1 ? 120 : 0 → 120
- (7) Der Wert des Ausgangssignals A′ der Dekodierschal tung 4 wird wie folgt gegeben. A′ = 0000 0000 0000 0000 0000 0000
- (8) Der Wert des Ausgangssignals B′′ der Detektorschal tung 5 der führenden 1 wird wie folgt gegeben. B′′ = 0 0000 0001 0000 0000 0000 0000
- (9) Der Wert des Ausgangssignals D der MUX-Schaltung 7a wird wie folgt gegeben. D = 0 0000 0001 0000 0000 0000 0000
- (10) Der Wert des Ausgangssignals E der Verschiebe schaltung 10 wird wie folgt gegeben. E = 1000 1000 1000 1000 1000 0000
Auf diese Weise führt das modifizierte Beispiel 1
ebenfalls den Normalisierungsbetrieb korrekt aus.
Als nächstes wird der Fall erörtert, bei welchem A =
5, B = 0000 0001 0001 0001 0001 0001 gilt.
- (1) Der Wert des Ausgangssignals A′′ der Bezugssi gnalerzeugungsschaltung 3′ wird wie folgt gegeben. A′′ = 1111 1000 0000 0000 0000 0000
- (2) Der Wert des Ausgangssignals G der UND-Gatter schaltung 8 wird wie folgt gegeben. G = 0000 0000 0000 0000 0000 0000
- (3) Der Wert des Ausgangssignals G′ der ODER-Gatter schaltung 9 beträgt G′ = |G → 0
- (4) Der Wert des Ausgangssignals B′ der Prioritätsko dierschaltung 2 wird gegeben durch B′ = 7.
- (5) Der Wert des Ausgangssignals H der Subtrahier schaltung 6 wird wie folgt gefunden. H = A - B′ → 5 - 7 → - 2
- (6) Der Wert des Ausgangssignals C der MUX-Schaltung 7b wird wie folgt gefunden. C - G′ ? H : 0 → 0 ? -2 : 0 → 0
- (7) Der Wert des Ausgangssignals A′ der Dekodierschal tung 4 wird wie folgt gegeben. A′ = 0000 0100 0000 0000 0000 0000
- (8) Der Wert des Ausgangssignals B′′ der Detektorschal tung 5 der führenden 1 wird wie folgt gegeben. B′′ = 0 0000 0001 0000 0000 0000 0000
- (9) Der Wert des Ausgangssignals D der MUX-Schaltung 7a wird wie folgt gegeben. D = 0 0000 0100 0000 0000 0000 0000
- (10) Der Wert des Ausgangssignals E der Verschiebe schaltung 10 wird wie folgt gegeben. E = 0010 0010 0010 0010 0010 0000
- (1) Der Wert des - Ausgangssignals A′′ der Bezugssi gnalerzeugungsschaltung 3′ wird wie folgt gegeben. A′′ = 1111 1110 0000 0000 0000 0000
- (2) Der Wert des Ausgangssignals G der UND-Gatter schaltung 8 wird wie folgt gegeben. G = 0000 0000 0000 0000 0000 0000
- (3) Der Wert des Ausgangssignals G′ der ODER-Gatter schaltung 9 wird durch die Beziehung G′ = |G → 0 gefunden.
- (4) Der Wert des Ausgangssignals B′ der Prioritätsko dierschaltung 2 wird gegeben durch B′ = 7.
- (5) Der Wert des Ausgangssignals H der Subtrahier schaltung 6 wird wie folgt gefunden. H = A - B′ → 7 - 7 → 0
- (6) Der Wert des Ausgangssignals C der MUX-Schaltung 7b wird wie folgt gefunden. C = G′ ? H : 0 → 0 ? 0 : 0 → 0
- (7) Der Wert des Ausgangssignals A′ der Detektorschal tung 4 wird wie folgt gegeben. A′′= 0000 0001 0000 0000 0000 0000
- (8) Der Wert des Ausgangssignals B′′ der Dekodierschal tung 5 der führenden 1 wird wie folgt gegeben. B′′ = 0 0000 0001 0000 0000 0000 0000
- (9) Der Wert des Ausgangssignals D der MUX-Schaltung 7a wird wie folgt gegeben. D = 0 0000 0001 0000 0000 0000 0000
- (10) Der Wert des Ausgangssignals E der Verschiebe schaltung 10 wird wie folgt gegeben. E = 1000 1000 1000 1000 1000 0000
- (1) Der Wert des Ausgangssignals A′′ der Bezugssi gnalerzeugungsschaltung 3′ wird wie folgt gegeben. A′′ = 1111 1111 1111 1111 1111 1111
- (2) Der Wert des Ausgangssignals G der UND-Gatter schaltung 8 wird wie folgt gegeben. G = 0000 0000 0000 0000 0000 0000
- (3) Der Wert des Ausgangssignals G′ der ODER-Gatter schaltung 9 wird durch die Beziehung G′ = |G → 0 gegeben.
- (4) Der Wert des Ausgangssignals B′ der Prioritätsko dierschaltung 2 wird durch die Beziehung B′′ = 0 gegeben.
- (5) Der Wert des Ausgangssignals H der Subtrahier schaltung 6 wird wie folgt ausgedrückt. H = A - B′ → 127 - 0 → 127
- (6) Der Wert des Ausgangssignals C der MUX-Schaltung 7b wird wie folgt ausgedrückt. C - G′ ? H : 0 → 0 ? 127 : 0 → 0
- (7) Der Wert des Ausgangssignals A′ der Detektorschal tung 4 wird wie folgt gegeben. A′′ = 0000 0000 0000 0000 0000 0000
- (8) Der Wert des Ausgangssignals B′′ der Dekoderschal tung 5 der führenden 1 wird wie folgt gegeben. B′′ = 1 0000 0000 0000 0000 0000 0000
- (9) Der Wert des Ausgangssignals D der MUX-Schaltung 7a wird wie folgt gegeben. D = 1 0000 0000 0000 0000 0000 0000
- (10) Der Wert des Ausgangssignals E der Verschiebe schaltung 10 wird wie folgt gegeben. E = 0000 0000 0000 0000 0000 0000
- (1) Der Wert des Ausgangssignals A′′ der Bezugssigna lerzeugungsschaltung 3 wird wie folgt gegeben. A′′ = 1111 1111 1111 1111 1111 1111
- (2) Der Wert des Ausgangssignals G der UND-Gatter schaltung 8 wird wie folgt gegeben. G = 0000 0001 0001 0001 0001 0001
- (3) Der Wert des Ausgangssignals G′ der ODER-Gatter schaltung 9 wird durch die Beziehung G′ = |G → 1 gegeben.
- (4) Der Wert des Ausgangssignals B′ der Prioritätsko dierschaltung 2 wird gegeben als B′ = 7.
- (5) Der Wert des Ausgangssignals H der MUX-Schaltung 7c wird wie folgt gefunden. H = G′ ? B′ : A → 1 ? 7 : 127 → 7
- (6) Der Wert des Ausgangssignals C der Subtrahier schaltung 6A wird wie folgt gegeben. C = A - H → 127 - 7 → 120
- (7) Der Wert des Ausgangssignals A′′ der Dekodierschal tung 4 wird wie folgt gegeben. A′ = 0000 0000 0000 0000 0000 0000
- (8) Der Wert des Ausgangssignals B′′ der Detektorschal tung 5 der führenden 1 wird wie folgt gegeben. B′ = 0 0000 0001 0000 0000 0000 0000
- (9) Der Wert des Ausgangssignals D der MUX-Schaltung 7a wird wie folgt gegeben. D = 0 0000 0001 0000 0000 0000 0000
- (10) Der Wert des Ausgangssignals E der Verschiebe schaltung 10 wird wie folgt gegeben. E = 1000 1000 1000 1000 1000 0000
- (1) Der Wert des Ausgangssignals A′′ der Bezugssigna lerzeugungsschaltung 3 wird wie folgt gegeben. A′′ = 1111 1100 0000 0000 0000 0000
- (2) Der Wert des Ausgangssignals G der UND-Gatter schaltung 8 wird wie folgt gegeben. G = 0000 0000 0000 0000 0000 0000
- (3) Der Wert des Ausgangssignals G′ der ODER-Gatter schaltung 9 wird durch die Beziehung G′ = |G → 0 gegeben.
- (4) Der Wert des Ausgangssignals B′ der Prioritätsko dierschaltung 2 wird gefunden als B′ = 7.
- (5) Der Wert des Ausgangssignals H der MUX-Schaltung 7c wird wie folgt gegeben. H = G′ ? B′: A → 0 ? 7 : 5 → 5
- (6) Der Wert des Ausgangssignals C der Subtrahier schaltung 6A wird wie folgt ausgedrückt. C = A - H → 5 - 5 → 0
- (7) Der Wert des Ausgangssignals A′ der Dekodierschal tung 4 wird wie folgt gegeben. A′ = 0000 0100 0000 0000 0000 0000
- (8) Der Wert des Ausgangssignals B′′ der Detektorschal tung 5 der führenden 1 wird wie folgt gegeben. B′′ = 0 0000 0001 0000 0000 0000 0000
- (9) Der Wert des Ausgangssignals D der MUX-Schaltung 7a wird wie folgt gegeben. D = 0 0000 0100 0000 0000 0000 0000
- (10) Der Wert des Ausgangssignals E der Verschiebe schaltung 10 wird wie folgt gegeben. E = 0010 0010 0010 0010 0010 0000
- (1) Der Wert des Ausgangssignals A′′ der Bezugssi gnalerzeugungsschaltung wird wie folgt gegeben. A′′ = 1111 1111 0000 0000 0000 0000
- (2) Der Wert des Ausgangssignals G der UND-Gatter schaltung 8 wird wie folgt gegeben. G = 0000 0001 0000 0000 0000 0000
- (3) Der Wert des Ausgangssignals G′ der ODER-Gatter schaltung 9 wird durch die Beziehung G′ = |G → 1 ausge drückt.
- (4) Der Wert des Ausgangssignals B′ der Prioritätsko dierschaltung 2 wird gegeben als B′ = 7.
- (5) Der Wert des Ausgangssignals H der MUX-Schaltung 7c wird wie folgt gefunden. H - G′ ? B′ : A → 1 ? 7 : 7 → 7
- (6) Der Wert des Ausgangssignals C der Subtrahier schaltung -A wird wie folgt gefunden. C = A - H → 7 - 7 → 0
- (7) Der Wert des Ausgangssignals A′ der Dekodierschal tung 4 wird wie folgt gegeben. A′ 0 0000 0001 0000 0000 0000 0000
- (8) Der Wert des Ausgangssignals B′′ der Detektorschal tung 5 der führenden 1 wird wie folgt gegeben. B′′ = 0 0000 0001 0000 0000 0000 0000
- (9) Der Wert des Ausgangssignals D der MUX-Schaltung 7a wird wie folgt gegeben. D = 0 0000 0001 0000 0000 0000 0000
- (10) Der Wert des Ausgangssignals E der Verschiebe schaltung 10 wird wie folgt gegeben. E = 1000 1000 1000 1000 1000 0000
- (1) Der Wert des Ausgangssignals A′′ der Bezugssi gnalerzeugungsschaltung 3 wird wie folgt gegeben. A′′ = 1111 1111 1111 1111 1111 1111
- (2) Der Wert des Ausgangssignals G der UND-Gatter schaltung 8 wird wie folgt gegeben. G = 0000 0000 0000 0000 0000 0000
- (3) Der Wert des Ausgangssignals G′ der ODER-Gatter schaltung 9 wird ausgedrückt durch G′ = |G → 0.
- (4) Der Wert des Ausgangssignals B′ der Prioritätsko dierschaltung 2 wird bestimmt durch B′ = 0.
- (5) Der Wert des Ausgangssignals H der MUX-Schaltung 7c wird wie folgt gefunden. H = G′ ? B′ : A → 1 ? 0 : 127 → 127
- (6) Der Wert des Ausgangssignals C der Subtrahier schaltung 6A wird wie folgt gegeben. C = A - H → 127 - 127 → 0
- (7) Der Wert des Ausgangssignals A′ der Dekodierschal tung 4 wird wie folgt gegeben. A′ = 0000 0000 0000 0000 0000 0000
- (8) Der Wert des Ausgangssignals B′′ der Detektorschal tung 5 der führenden 1 wird wie folgt gegeben. B′′ = 1 0000 0000 0000 0000 0000 0000
- (9) Der Wert des Ausgangssignals D der MUX-Schaltung 7a wird wie folgt gegeben. D = 1 0000 0000 0000 0000 0000 0000
- (10) Der Wert des Ausgangssignals E der Verschiebe schaltung 10 wird wie folgt gegeben. E = 0000 0000 0000 0000 0000 0000
- (1) Das Ausgangssignals A′′ der Bezugssignalerzeugungs schaltung 3 wird wie folgt gegeben. A′′ = 1111 1111 1111 1111 1111 1111
- (2) Das Ausgangssignal G der UND-Gatterschaltung 8 wird wie folgt gegeben. G = 0000 0001 0001 0001 0001 0001
- (3) Das Ausgangssignal G′ der ODER-Gatterschaltung 9 wird durch die Beziehung G′ = |G → 1 gefunden.
- (4) Der Wert des Ausgangssignals B′ der Prioritätsko dierschaltung 2 beträgt 7.
- (5) Das Ausgangssignal H der Subtrahierschaltung 6 wird bestimmt durch H = A - B′ → 127 - 7 → 120
- (6) Das Ausgangssignal E der MUX-Schaltung 7b wird ausgedrückt durch E - G′ ? H : 0 → 1 ? 120 : 0 → 120
- (7) Das Ausgangssignal A der Dekodierschaltung 4 wird wie folgt gegeben. A′ = 0000 0000 0000 0000 0000 0000
- (8) Das Ausgangssignal B′′ der Detektorschaltung 5 der führenden 1 wird wie folgt gegeben. B′′ = 0 0000 0001 0000 0000 0000 0000
- (9) Das Eingangssignal C wird wie folgt gegeben. C = 0000 0000 1000 0000 0000 0000
- (10) das Ausgangssignal D der MUX-Schaltung 7a wird wie folgt gegeben. D = 0 0000 0000 1000 0000 0000 0000
- (11) Der Wert des Ausgangssignals F der Verschiebe schaltung 10 wird wie folgt gegeben. F = 000 1000 1000 1000 1000 0000
- (1) Das Ausgangssignal A′′ der Bezugssignalerzeugungs schaltung 3 wird wie folgt gegeben. A′′ = 1111 1000 0000 0000 0000 0000
- (2) Das Ausgangssignal G der UND-Gatterschaltung 8 wird wie folgt gegeben. G = 0000 0000 0000 0000 0000 0000
- (3) Das Ausgangssignal G′ der ODER-Gatterschaltung 9 wird durch die Beziehung G′ = |G → 0 gefunden.
- (4) Das Ausgangssignal B′ der Prioritätskodierschal tung 2 beträgt 7.
- (5) Das Ausgangssignal H der Subtrahierschaltung 6 wird durch die Beziehung H = A - B′ → 5 - 7 → -2 gegeben.
- (6) Das Ausgangssignal E der MUX-Schaltung 7b wird durch die Beziehung E = G′ ? H: 0 → 0 ? -2 : 0 → 0 gefun den.
- (7) Das Ausgangssignal A′ der Dekoderschaltung 4 wird wie folgt gegeben. A′ = 0000 0100 0000 0000 0000 0000
- (8) Das Ausgangssignal B′′ der Detektorschaltung 5 der führenden 1 wird wie folgt gegeben. B′′ = 0 0000 0001 0000 0000 0000 0000
- (9) Das Eingangssignal C wird wie folgt gegeben.
C = 0000 0000 1000 0000 0000 0000 - (10) Das Ausgangssignal D der MUX-Schaltung 7a wird wie folgt gegeben. D = 0 0000 0100 0000 0000 0000 0000
- (11) Das Ausgangssignal F der Verschiebeschaltung 10 wird wie folgt gegeben. F = 001 0001 0001 0001 0001 0000
- (1) Das Ausgangssignal A′′ der Bezugssignalerzeugungs schaltung 3 wird wie folgt gegeben. A′′ = 1111 1111 1111 1111 1111 1111
- (2) Das Ausgangssignal G der UND-Gatterschaltung 8 wird wie folgt gegeben. G = 0000 0000 0000 0000 0000 0000
- (3) Der Ausgangswert G′ der ODER-Gatterschaltung 9 wird durch die Beziehung G′ = |G → 0 bestimmt.
- (4) Der Ausgangswert B′ der Prioritätskodierschaltung 2 beträgt 0.
- (5) Das Ausgangssignal H der Subtrahierschaltung 6 wird durch die Beziehung H = A - B′ → 127 - 0 → 127 ge funden.
- (6) Das Ausgangssignals E der MUX-Schaltung 7b wird durch die Beziehung E = G′ ? H : 0 → 0 ? 127 : 0 → 0 aus gedrückt.
- (7) Das Ausgangssignal A′ der Dekodierschaltung 4 wird wie folgt gegeben. A′ = 0000 0000 0000 0000 0000 0000
- (8) Das Ausgangssignal B′′ der Detektorschaltung 5 der führenden 1 wird wie folgt gegeben. B′′ = 1 0000 0000 0000 0000 0000 0000
- (9) Das Eingangssignal C wird wie folgt gegeben. C = 0000 0000 0000 0000 0000 0000
- (10) Das Ausgangssignal D der MUX-Schaltung 7a wird wie folgt gegeben. D = 1 0000 0000 0000 0000 0000 0000
Claims (17)
1. Normalisierungsschaltung einer Gleitkommaberechnungs
vorrichtung, welche eine Normalisierung auf ein Mantissen
teileingangssignal und auf ein Exponententeileingangssignal
anwendet, welche als Binärzahlen dargestellt sind, die ei
ner bestimmten Gleitkommaberechnungsverarbeitung unterwor
fen sind und übertragen werden, mit:
einer Steuersignalerzeugungseinrichtung, welche das Mantissenteileingangssignal und das Exponententeileingangs signal empfängt, zum Erzeugen eines Steuersignals eines er sten Pegels, wenn ein durch das Exponententeileingangssi gnal bereitgestellter Dezimalzahlwert gleich oder größer als ein Adressenzahlwert einer Bitposition einer führenden 1 als Bitposition ist, wobei ein Bitzustand zuerst den Wert 1 von einem höchstwertigen Bit des Mantissenteileingangssi gnals aus betrachtet erlangt, und zum Erzeugen des Steuer signals eines zweiten Pegels, wenn der Dezimalzahlwert des Exponententeileingangssignals niedriger als der Adressen zahlwert der Bitposition der führenden 1 ist oder wenn das Mantissenteileingangssignal einen Wert 0 aufweist;
einer Kodiereinrichtung zum Ausgeben eines Signals, welches den Adressenzahlwert der Bitposition der führenden 1 in einem Binärwert auf der Grundlage des Mantissenteil eingangssignals darstellt; und
einer Exponententeilausgangssignalbestimmungseinrich tung, welche das Exponententeileingangssignal, das Aus gangssignal der Kodiereinrichtung und das Steuersignal emp fängt, zum Ausgeben eines Ergebnisses einer Subtraktion des Exponententeileingangssignals und des Ausgangssignals der Kodiereinrichtung als Exponententeilausgangssignal, wenn das Steuersignal sich auf dem ersten Pegel befindet, und zum Ausgeben eines Wertes 0 als das Exponententeilausgangs signal, wenn sich das Steuersignal auf dem zweiten Pegel befindet;
wobei der Adressenzahlwert der Bitposition der führen den 1 einem Wert entspricht, welcher durch Zählen jeder Bitposition von der Position des höchstwertigen Bit aus ausschließlich dem höchstwertigen Bit selbst erzielt wird.
einer Steuersignalerzeugungseinrichtung, welche das Mantissenteileingangssignal und das Exponententeileingangs signal empfängt, zum Erzeugen eines Steuersignals eines er sten Pegels, wenn ein durch das Exponententeileingangssi gnal bereitgestellter Dezimalzahlwert gleich oder größer als ein Adressenzahlwert einer Bitposition einer führenden 1 als Bitposition ist, wobei ein Bitzustand zuerst den Wert 1 von einem höchstwertigen Bit des Mantissenteileingangssi gnals aus betrachtet erlangt, und zum Erzeugen des Steuer signals eines zweiten Pegels, wenn der Dezimalzahlwert des Exponententeileingangssignals niedriger als der Adressen zahlwert der Bitposition der führenden 1 ist oder wenn das Mantissenteileingangssignal einen Wert 0 aufweist;
einer Kodiereinrichtung zum Ausgeben eines Signals, welches den Adressenzahlwert der Bitposition der führenden 1 in einem Binärwert auf der Grundlage des Mantissenteil eingangssignals darstellt; und
einer Exponententeilausgangssignalbestimmungseinrich tung, welche das Exponententeileingangssignal, das Aus gangssignal der Kodiereinrichtung und das Steuersignal emp fängt, zum Ausgeben eines Ergebnisses einer Subtraktion des Exponententeileingangssignals und des Ausgangssignals der Kodiereinrichtung als Exponententeilausgangssignal, wenn das Steuersignal sich auf dem ersten Pegel befindet, und zum Ausgeben eines Wertes 0 als das Exponententeilausgangs signal, wenn sich das Steuersignal auf dem zweiten Pegel befindet;
wobei der Adressenzahlwert der Bitposition der führen den 1 einem Wert entspricht, welcher durch Zählen jeder Bitposition von der Position des höchstwertigen Bit aus ausschließlich dem höchstwertigen Bit selbst erzielt wird.
2. Normalisierungsschaltung der Gleitkommaberechnungsvor
richtung nach Anspruch 1, dadurch gekennzeichnet, daß die
Steuersignalerzeugungseinrichtung
eine Bezugssignalerzeugungseinrichtung, welche das Ex ponententeileingangssignal empfängt, zur Ausgabe eines Be zugssignals, und
eine Logikoperationseinrichtung aufweist zum Durchfüh ren einer UND-Verarbeitung des Bezugssignals und des Man tissenteileingangssignals und des weiteren zum Durchführen einer ODER-Verarbeitung des Ergebnisses der UND-Verarbei tung, um das Ergebnis der ODER-Verarbeitung als das Steuer ergebnis aus zugeben,
wobei bei dem Bezugssignal jeder Bitzustand von der Po sition des höchstwertigen Bits bis zu einer bestimmten Bit position, welche auf der Grundlage des Exponententeilein gangssignals bestimmt ist, jeweils auf 1 gesetzt ist und die Bitzustände der anderen Bitpositionen jeweils auf 0 ge setzt sind.
eine Bezugssignalerzeugungseinrichtung, welche das Ex ponententeileingangssignal empfängt, zur Ausgabe eines Be zugssignals, und
eine Logikoperationseinrichtung aufweist zum Durchfüh ren einer UND-Verarbeitung des Bezugssignals und des Man tissenteileingangssignals und des weiteren zum Durchführen einer ODER-Verarbeitung des Ergebnisses der UND-Verarbei tung, um das Ergebnis der ODER-Verarbeitung als das Steuer ergebnis aus zugeben,
wobei bei dem Bezugssignal jeder Bitzustand von der Po sition des höchstwertigen Bits bis zu einer bestimmten Bit position, welche auf der Grundlage des Exponententeilein gangssignals bestimmt ist, jeweils auf 1 gesetzt ist und die Bitzustände der anderen Bitpositionen jeweils auf 0 ge setzt sind.
3. Normalisierungsschaltung der Gleitkommaberechnungsvor
richtung nach Anspruch 2, dadurch gekennzeichnet, daß bei
dem Bezugssignal Bitzustände der jeweiligen Bitpositionen
von der Position des höchstwertigen Bits für die Zahl von
Positionen entsprechend einem Wert jeweils auf 1 gesetzt
sind, welcher durch Hinzufügen von 1 auf den Dezimalzahl
wert des Exponententeileinangssignals erlangt wird, und die
Bitzustände der anderen Bitpositionen jeweils auf 0 gesetzt
sind.
4. Normalisierungsschaltung der Gleitkommaberechnungsvor
richtung nach Anspruch 2, dadurch gekennzeichnet, daß bei
dem Bezugssignal Bitzustände der jeweiligen Bitpositionen
von der Position des höchstwertigen Bits für die Zahl von
Positionen entsprechend dem Dezimalzahlwert des Exponenten
teileingangssignals jeweils auf 1 gesetzt sind und die Bit
zustände der anderen Bitpositionen jeweils auf 0 gesetzt
sind.
5. Normalisierungsschaltung der Gleitkommaberechnungsvor
richtung nach Anspruch 2, dadurch gekennzeichnet, daß die
Bezugssignalerzeugungseinrichtung
eine Dekodiereinrichtung zum Dekodieren des Exponenten teileingangssignals und
eine Hauptbezugssignalerzeugungseinrichtung aufweist, welche ein Ausgangssignal der Dekodiereinrichtung empfängt, zum Erzeugen des Bezugssignals.
eine Dekodiereinrichtung zum Dekodieren des Exponenten teileingangssignals und
eine Hauptbezugssignalerzeugungseinrichtung aufweist, welche ein Ausgangssignal der Dekodiereinrichtung empfängt, zum Erzeugen des Bezugssignals.
6. Normalisierungsschaltung der Gleitkommaberechnungsvor
richtung nach Anspruch 5, des weiteren gekennzeichnet,
durch
eine Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen der Bitposition der führenden 1 des Mantissenteileingangssi gnals,
eine Wahleinrichtung, welche ein Ausgangssignal der Einrichtung zum Erfassen der führenden 1 außer dem höchst wertigen Bit, das Ausgangssignal der Dekodiereinrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssi gnals der Einrichtung zum Erfassen der führenden 1, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet, und
eine Verschiebeeinrichtung zum Verschieben des Mantis senteileingangssignals auf der Grundlage eines Ausgangssi gnals der Wähleinrichtung und eines Teils, welches das höchstwertige Bit vorsieht, in dem Ausgangssignal der Ein richtung zum Erfassen der führenden 1, um ein Mantissen teilausgangssignal zu erzeugen.
eine Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen der Bitposition der führenden 1 des Mantissenteileingangssi gnals,
eine Wahleinrichtung, welche ein Ausgangssignal der Einrichtung zum Erfassen der führenden 1 außer dem höchst wertigen Bit, das Ausgangssignal der Dekodiereinrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssi gnals der Einrichtung zum Erfassen der führenden 1, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet, und
eine Verschiebeeinrichtung zum Verschieben des Mantis senteileingangssignals auf der Grundlage eines Ausgangssi gnals der Wähleinrichtung und eines Teils, welches das höchstwertige Bit vorsieht, in dem Ausgangssignal der Ein richtung zum Erfassen der führenden 1, um ein Mantissen teilausgangssignal zu erzeugen.
7. Normalisierungsschaltung der Gleitkommaberechnungsvor
richtung nach Anspruch 2, dadurch gekennzeichnet, daß bei
einer Bitbreite des tatsächlich eingegeben Mantissenteil
eingangssignals und einer Bitbreite eines Mantissenteilaus
gangssignals, welche jeweils auf x Bit bzw. y Bit vorbe
stimmt ist, die Normalisierungsschaltung des weiteren fol
gende Komponenten aufweist:
eine Dekodiereinrichtung zum Dekodieren des Exponententeil eingangssignals;
eine Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen der Bitposition der führenden 1 des Mantissenteileingangssi gnals;
eine erste Verschiebeeinrichtung, welche ein Ausgangs signal der Einrichtung zum Erfassen der führenden 1 außer dem höchstwertigen Bit empfängt, zum Verschieben jedes Bit zustands des Ausgangssignals um 1 Bit auf das niedrigstwer tige Bit zu und zum Bestimmen eines Bitzustands des nied rigstwertigen Bits auf einen Bitzustand eines höchstwerti gen Bits des eingegeben Ausgangssignals;
eine Wähleinrichtung, welche ein Ausgangssignal der er sten Schiebeeinrichtung, das Ausgangssignal der Dekodier einrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssignals der Verschiebeeinrichtung, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet; und
eine zweite Verschiebeeinrichtung zum Verschieben des Mantissenteileingangssignals der x Bit in ein Signal von y Bit entsprechend dem Ausgangssignal der Wähleinrichtung und einem Teil des Ausgangssignals der Einrichtung zum Erfassen der führenden 1, welche das höchstwertige Bit bereitstellt, um das y-Bit-Signal nach dem Verschieben als das Mantissen teilausgangssignal aus zugeben;
wobei die zweite Verschiebeeinrichtung das Mantissen teileingangssignal verschiebt, wenn die Wähleinrichtung das Ausgangssignal der ersten Verschiebeeinrichtung ausgibt, um das höchstwertige Bit des Mantissenteileingangssignals zu eliminieren und jedes Bit auf der Seite des niedrigstwerti gen Bits für eine durch (x-y-1) gegebene Zahl einschließ lich des niedrigstwertigen Bits zu eliminieren, und wenn die Wähleinrichtung das Ausgangssignal der Dekodiereinrich tung ausgibt, verschiebt die zweite Schiebeeinrichtung das Mantissenteileingangssignal, um jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl einschließlich des niedrigstwertigen Bits des Mantissen teileingangssignals zu eliminieren.
eine Dekodiereinrichtung zum Dekodieren des Exponententeil eingangssignals;
eine Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen der Bitposition der führenden 1 des Mantissenteileingangssi gnals;
eine erste Verschiebeeinrichtung, welche ein Ausgangs signal der Einrichtung zum Erfassen der führenden 1 außer dem höchstwertigen Bit empfängt, zum Verschieben jedes Bit zustands des Ausgangssignals um 1 Bit auf das niedrigstwer tige Bit zu und zum Bestimmen eines Bitzustands des nied rigstwertigen Bits auf einen Bitzustand eines höchstwerti gen Bits des eingegeben Ausgangssignals;
eine Wähleinrichtung, welche ein Ausgangssignal der er sten Schiebeeinrichtung, das Ausgangssignal der Dekodier einrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssignals der Verschiebeeinrichtung, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet; und
eine zweite Verschiebeeinrichtung zum Verschieben des Mantissenteileingangssignals der x Bit in ein Signal von y Bit entsprechend dem Ausgangssignal der Wähleinrichtung und einem Teil des Ausgangssignals der Einrichtung zum Erfassen der führenden 1, welche das höchstwertige Bit bereitstellt, um das y-Bit-Signal nach dem Verschieben als das Mantissen teilausgangssignal aus zugeben;
wobei die zweite Verschiebeeinrichtung das Mantissen teileingangssignal verschiebt, wenn die Wähleinrichtung das Ausgangssignal der ersten Verschiebeeinrichtung ausgibt, um das höchstwertige Bit des Mantissenteileingangssignals zu eliminieren und jedes Bit auf der Seite des niedrigstwerti gen Bits für eine durch (x-y-1) gegebene Zahl einschließ lich des niedrigstwertigen Bits zu eliminieren, und wenn die Wähleinrichtung das Ausgangssignal der Dekodiereinrich tung ausgibt, verschiebt die zweite Schiebeeinrichtung das Mantissenteileingangssignal, um jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl einschließlich des niedrigstwertigen Bits des Mantissen teileingangssignals zu eliminieren.
8. Normalisierungsschaltung der Gleitkommaberechnungsvor
richtung nach Anspruch 7, dadurch gekennzeichnet, daß die
erste Schiebeeinrichtung lediglich mit Verbindungsschichten
realisiert ist, welche einen Ausgangsport des Ausgangssi
gnals der Einrichtung zum Erfassen der führenden 1 außer
dem höchstwertigen Bit und einen Eingangsport der Wählein
richtung verbinden, und
einem anderen Eingangsport der Wähleinrichtung das Aus
gangssignal der Dekodiereinrichtung eingespeist wird.
9. Normalisierungsschaltung der Gleitkommaberechnungsvor
richtung nach Anspruch 2, dadurch gekennzeichnet, daß bei
einer Bitbreite des tatsächlich eingegebenen Mantissenteil
eingangssignals und einer Bitbreite eines Mantissenteilaus
gangssignals, welche auf x Bit bzw. y Bit vorbestimmt ist,
die Dekodiereinrichtung
eine Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen der Bitposition der führenden 1 des Mantissenteileingangssi gnals, und
eine Dekodiereinrichtung zum Dekodieren eines Erfas sungsergebnisses der Einrichtung zum Erfassen der führenden 1 aufweist, um das Signal auszugeben, welches den Adressen zahlwert der Bitposition der führenden 1 in einer Binärzahl darstellt;
wobei die Normalisierungsschaltung des weiteren die Komponenten aufweist:
eine Dekodiereinrichtung zum Dekodieren des Exponenten teileingangssignals;
eine erste Verschiebeeinrichtung, welche das Ausgangs signal der Einrichtung zum Erfassen der führenden 1 außer dem höchstwertigen Bit empfängt, zum Verschieben jedes Bit zustands des Ausgangssignals um 1 Bit auf das niedrigstwer tige Bit zu und zum Bestimmen eines Bitzustands des nied rigstwertigen Bits auf einen Bitzustand des höchstwertigen Bits des eingegebenen Ausgangssignals;
eine Wähleinrichtung, welche ein Ausgangssignal der er sten Verschiebeeinrichtung, das Ausgangssignal der Deko diereinrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssignals der Verschiebeeinrichtung, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet; und eine zweite Verschiebeeinrichtung zum Verschieben des Mantissenteileingangssignals um x Bit in ein Signal von y Bit entsprechend dem Ausgangssignal der Wähleinrichtung und einem Teil, welches das höchstwertige Bit bereitstellt, in dem Ausgangssignal der Einrichtung zum Erfassen der führen den 1, um das y-Bit-Signal nach dem Verschieben als das Mantissenteilausgangssignal aus zugeben;
wobei die zweite Verschiebeeinrichtung das Mantissen teileingangssignal verschiebt, wenn die Wähleinrichtung das Ausgangssignal der ersten Verschiebeeinrichtung ausgibt, um das höchstwertige Bit des Mantissenteileingangssignals zu eliminieren und jedes Bit an der Seite des niedrigstwerti gen Bits für eine durch (x-y-1) gegebene Zahl einschließ lich des niedrigstwertigen Bits zu eliminieren, und wenn die Wähleinrichtung das Ausgangssignal der Dekodiereinrich tung ausgibt, verschiebt die zweite Schiebeeinrichtung das Mantissenteileingangssignal, um jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl einschließlich des niedrigstwertigen Bits des Mantissentei leingangssignals zu eleminieren.
eine Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen der Bitposition der führenden 1 des Mantissenteileingangssi gnals, und
eine Dekodiereinrichtung zum Dekodieren eines Erfas sungsergebnisses der Einrichtung zum Erfassen der führenden 1 aufweist, um das Signal auszugeben, welches den Adressen zahlwert der Bitposition der führenden 1 in einer Binärzahl darstellt;
wobei die Normalisierungsschaltung des weiteren die Komponenten aufweist:
eine Dekodiereinrichtung zum Dekodieren des Exponenten teileingangssignals;
eine erste Verschiebeeinrichtung, welche das Ausgangs signal der Einrichtung zum Erfassen der führenden 1 außer dem höchstwertigen Bit empfängt, zum Verschieben jedes Bit zustands des Ausgangssignals um 1 Bit auf das niedrigstwer tige Bit zu und zum Bestimmen eines Bitzustands des nied rigstwertigen Bits auf einen Bitzustand des höchstwertigen Bits des eingegebenen Ausgangssignals;
eine Wähleinrichtung, welche ein Ausgangssignal der er sten Verschiebeeinrichtung, das Ausgangssignal der Deko diereinrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssignals der Verschiebeeinrichtung, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet; und eine zweite Verschiebeeinrichtung zum Verschieben des Mantissenteileingangssignals um x Bit in ein Signal von y Bit entsprechend dem Ausgangssignal der Wähleinrichtung und einem Teil, welches das höchstwertige Bit bereitstellt, in dem Ausgangssignal der Einrichtung zum Erfassen der führen den 1, um das y-Bit-Signal nach dem Verschieben als das Mantissenteilausgangssignal aus zugeben;
wobei die zweite Verschiebeeinrichtung das Mantissen teileingangssignal verschiebt, wenn die Wähleinrichtung das Ausgangssignal der ersten Verschiebeeinrichtung ausgibt, um das höchstwertige Bit des Mantissenteileingangssignals zu eliminieren und jedes Bit an der Seite des niedrigstwerti gen Bits für eine durch (x-y-1) gegebene Zahl einschließ lich des niedrigstwertigen Bits zu eliminieren, und wenn die Wähleinrichtung das Ausgangssignal der Dekodiereinrich tung ausgibt, verschiebt die zweite Schiebeeinrichtung das Mantissenteileingangssignal, um jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl einschließlich des niedrigstwertigen Bits des Mantissentei leingangssignals zu eleminieren.
10. Normalisierungsschaltung der Gleitkommaberechnungsvor
richtung nach Anspruch 9, dadurch gekennzeichnet, daß die
erste Verschiebeeinrichtung lediglich mit Verbindungs
schichten realisiert wird, welche einen Ausgangsport des
Ausgangssignals der Einrichtung zum Erfassen der führenden
1 außer dem höchstwertigen Bit und einen Eingangsport der
Wähleinrichtung verbinden, und
wobei einem anderen Eingangsport der Wähleinrichtung
das Ausgangssignal der Dekodiereinrichtung eingespeist
wird.
11. Normalisierungsschaltung der Gleitkommaberechnungsvor
richtung nach Anspruch 5, dadurch gekennzeichnet, daß bei
einer Bitbreite des tatsächlich eingegebenen Mantissentei
leingangssignals und einer Bitbreite eines Mantissenteil
ausgangssignals, welche durch x Bit bzw. y Bit vorbestimmt
sind, die Normalisierungsschaltung des weiteren folgende
Komponenten enthält:
eine Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen der Bitposition der führenden 1 des Mantissenteileingangssi gnals;
eine erste Verschiebeeinrichtung, welche ein Ausgangs signal der Einrichtung zum Erfassen der führenden 1 außer dem höchstwertigen Bit empfängt, zum Verschieben jedes Bit zustands des Ausgangssignals um 1 auf das niedrigstwertige Bit zu und zum Bestimmen eines Bitzustands des niedrigst wertigen Bits auf einen Bitzustand des höchstwertigen Bits des eingegebenen Ausgangssignals;
eine Wähleinrichtung, welche ein Ausgangssignal der er sten Verschiebeeinrichtung, das Ausgangssignal der Deko diereinrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssignals der Verschiebeeinrichtung, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet; und
eine zweite Verschiebeeinrichtung zum Verschieben des Mantissenteileingangssignals um x Bit in ein Signal von y Bit entsprechend dem Ausgangssignal der Wähleinrichtung und einem Teil, welches das höchstwertige Bit bereitstellt, in dem Ausgangssignal der Einrichtung zum Erfassen der führen den 1, um das y-Bit-Signal nach dem Verschieben als das Mantissenteilausgangssignal auszugeben;
wobei die zweite Schiebeeinrichtung das Mantissenteil eingangssignal verschiebt, wenn die Wähleinrichtung das Ausgangssignal der ersten Verschiebeeinrichtung ausgibt, um das höchstwertige Bit des Mantissenteileingangssignals zu eliminieren und jedes Bit an der Seite des niedrigstwerti gen Bits für eine durch (x-y-1) gegebene Zahl einschließ lich des niedrigstwertigen Bits zu eliminieren, und wenn die Wähleinrichtung das Ausgangssignal der Dekodiereinrich tung ausgibt, verschiebt die zweite Verschiebeeinrichtung das Mantissenteileingangssignal, um jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl einschließlich des niedrigstwertigen Bits des Mantis senteileingangssignals zu eliminieren.
eine Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen der Bitposition der führenden 1 des Mantissenteileingangssi gnals;
eine erste Verschiebeeinrichtung, welche ein Ausgangs signal der Einrichtung zum Erfassen der führenden 1 außer dem höchstwertigen Bit empfängt, zum Verschieben jedes Bit zustands des Ausgangssignals um 1 auf das niedrigstwertige Bit zu und zum Bestimmen eines Bitzustands des niedrigst wertigen Bits auf einen Bitzustand des höchstwertigen Bits des eingegebenen Ausgangssignals;
eine Wähleinrichtung, welche ein Ausgangssignal der er sten Verschiebeeinrichtung, das Ausgangssignal der Deko diereinrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssignals der Verschiebeeinrichtung, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet; und
eine zweite Verschiebeeinrichtung zum Verschieben des Mantissenteileingangssignals um x Bit in ein Signal von y Bit entsprechend dem Ausgangssignal der Wähleinrichtung und einem Teil, welches das höchstwertige Bit bereitstellt, in dem Ausgangssignal der Einrichtung zum Erfassen der führen den 1, um das y-Bit-Signal nach dem Verschieben als das Mantissenteilausgangssignal auszugeben;
wobei die zweite Schiebeeinrichtung das Mantissenteil eingangssignal verschiebt, wenn die Wähleinrichtung das Ausgangssignal der ersten Verschiebeeinrichtung ausgibt, um das höchstwertige Bit des Mantissenteileingangssignals zu eliminieren und jedes Bit an der Seite des niedrigstwerti gen Bits für eine durch (x-y-1) gegebene Zahl einschließ lich des niedrigstwertigen Bits zu eliminieren, und wenn die Wähleinrichtung das Ausgangssignal der Dekodiereinrich tung ausgibt, verschiebt die zweite Verschiebeeinrichtung das Mantissenteileingangssignal, um jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl einschließlich des niedrigstwertigen Bits des Mantis senteileingangssignals zu eliminieren.
12. Normalisierungsschaltung der Gleitkommaberechnungsvor
richtung nach Anspruch 11, dadurch gekennzeichnet, daß die
erste Verschiebeeinrichtung lediglich mit Verbindungs
schichten realisiert wird, welche einen Ausgangsport des
Ausgangssignals der Einrichtung zum Erfassen der führenden
1 außer dem höchstwertigen Bit und einen Eingangsport der
Wähleinrichtung verbinden, und
einem anderen Eingangsport der Wähleinrichtung das Aus
gangssignal der Dekodiereinrichtung eingespeist wird.
13. Normalisierungsschaltung der Gleitkommaberechnungsvor
richtung nach Anspruch 5, dadurch gekennzeichnet, daß bei
einer Bitbreite eines tatsächlich eingegebenen Mantissen
teileingangssignals und einer Bitbreite eines Mantissen
teilausgangssignals, welche auf x Bit bzw. y Bit vorausbe
stimmt sind, die Kodiereinrichtung:
eine Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen der Bitposition der führenden 1 des Mantissenteileingangssi gnals, und
eine Kodierschaltung zum Kodieren eines Erfassungser gebnisses der Einrichtung zum Erfassen der führenden 1 auf weist, um das Signal aus zugeben, welches den Adressenzahl wert der Bitposition der führenden 1 in einer Binärzahl darstellt;
wobei die Normalisierungsschaltung des weiteren folgen de Komponenten aufweist:
eine erste Verschiebeeinrichtung, welche das Ausgangs signal der Einrichtung zum Erfassen der führenden 1 außer dem höchstwertigen Bit empfängt, zum Verschieben jedes Bit zustands des Ausgangssignals um ein Bit auf das niedrigst wertige Bit zu und zum Bestimmen eines Bitzustands des niedrigstwertigen Bits auf einen Bitzustand des höchstwer tigen Bits des eingegebenen Ausgangssignals;
eine Wähleinrichtung, welche ein Ausgangssignal der er sten Verschiebeeinrichtung, das Ausgangssignal der Deko diereinrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssignals der Verschiebeeinrichtung, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet; und
eine zweite Verschiebeeinrichtung zum Verschieben des Mantissenteileingangssignals der x Bit in ein Signal von y Bit entsprechend dem Ausgangssignal der Wähleinrichtung und einem Teil, welches das höchstwertige Bit bereitstellt, in dem Ausgangssignal der Einrichtung zum Erfassen der führen den 1, um das y-Bit-Signal nach dem Verschieben als das Mantissenteilausgangssignal auszugeben;
wobei die zweite Verschiebeeinrichtung das Mantissen teil verschiebt, wenn die Wähleinrichtung das Ausgangssi gnal der ersten Verschiebeeinrichtung ausgibt, um das höchstwertige Bit des Mantissenteileingangssignals zu eli minieren und jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y-1) gegebene Zahl einschließlich des niedrigstwertigen Bits zu eliminieren, und wenn die Wähleinrichtung das Ausgangssignal der Dekodierschaltung ausgibt, verschiebt die zweite Verschiebeeinrichtung das Mantissenteileingangssignal, um jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl einschließlich des niedrigstwertigen Bits des Mantissentei leingangssignals zu eliminieren.
eine Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen der Bitposition der führenden 1 des Mantissenteileingangssi gnals, und
eine Kodierschaltung zum Kodieren eines Erfassungser gebnisses der Einrichtung zum Erfassen der führenden 1 auf weist, um das Signal aus zugeben, welches den Adressenzahl wert der Bitposition der führenden 1 in einer Binärzahl darstellt;
wobei die Normalisierungsschaltung des weiteren folgen de Komponenten aufweist:
eine erste Verschiebeeinrichtung, welche das Ausgangs signal der Einrichtung zum Erfassen der führenden 1 außer dem höchstwertigen Bit empfängt, zum Verschieben jedes Bit zustands des Ausgangssignals um ein Bit auf das niedrigst wertige Bit zu und zum Bestimmen eines Bitzustands des niedrigstwertigen Bits auf einen Bitzustand des höchstwer tigen Bits des eingegebenen Ausgangssignals;
eine Wähleinrichtung, welche ein Ausgangssignal der er sten Verschiebeeinrichtung, das Ausgangssignal der Deko diereinrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssignals der Verschiebeeinrichtung, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet; und
eine zweite Verschiebeeinrichtung zum Verschieben des Mantissenteileingangssignals der x Bit in ein Signal von y Bit entsprechend dem Ausgangssignal der Wähleinrichtung und einem Teil, welches das höchstwertige Bit bereitstellt, in dem Ausgangssignal der Einrichtung zum Erfassen der führen den 1, um das y-Bit-Signal nach dem Verschieben als das Mantissenteilausgangssignal auszugeben;
wobei die zweite Verschiebeeinrichtung das Mantissen teil verschiebt, wenn die Wähleinrichtung das Ausgangssi gnal der ersten Verschiebeeinrichtung ausgibt, um das höchstwertige Bit des Mantissenteileingangssignals zu eli minieren und jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y-1) gegebene Zahl einschließlich des niedrigstwertigen Bits zu eliminieren, und wenn die Wähleinrichtung das Ausgangssignal der Dekodierschaltung ausgibt, verschiebt die zweite Verschiebeeinrichtung das Mantissenteileingangssignal, um jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl einschließlich des niedrigstwertigen Bits des Mantissentei leingangssignals zu eliminieren.
14. Normalisierungsschaltung der Gleitkommaberechnungsvor
richtung nach Anspruch 13, dadurch gekennzeichnet, daß die
erste Verschiebeeinrichtung lediglich mit Verbindungs
schichten realisiert wird, welche einen Ausgangsport des
Ausgangssignals der Einrichtung zum Erfassen der führenden
1 außer dem höchstwertigen Bit und einen Eingangsport der
Wähleinrichtung verbinden, und
einem anderen Eingangsport der Wähleinrichtung das Aus
gangssignal der Dekodiereinrichtung eingespeist wird.
15. Normalisierungsschaltung der Gleitkommaberechnungsvor
richtung, welche eine Normalisierung auf ein Mantissentei
leingangssignal und ein Exponententeileingangssignal anwen
det, welche als Binärzahlen dargestellt sind, die einer be
stimmten Gleitkommaberechnungsverarbeitung unterworfen und
übertragen werden, mit:
einer Steuersignalerzeugungseinrichtung, welche das Mantissenteileingangssignal und das Exponententeileingangs signal empfängt, zum Dekodieren des Exponententeileingangs signals und Bestimmen auf der Grundlage des Mantissenteil eingangssignals und des Exponententeileingangssignals, ob ein Ausgangsergebnis der Normalisierungsschaltung eine Nor malisierungszahl oder eine Nichtnormalisierungszahl oder ein Zustand einer 0-Funktion ist, wobei das Mantissentei leingangssignal einen Wert 0 bereitstellt, um ein Steuersi gnal eines ersten Pegels in dem Fall der Normalisierungs zahl zu erzeugen und das Steuersignal eines zweiten Pegels in dem Fall der Nichtnormalisierungszahl und in dem Fall des Zustands der 0-Funktion zu erzeugen;
einer Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen ei ner Bitposition der führenden 1 des Mantissenteileingangs signals;
einer ersten Verschiebeeinrichtung, welche ein Aus gangssignal der Einrichtung zum Erfassen der führenden 1 außer dem höchstwertigen Bit empfängt, zum Verschieben je des Bitzustands des Ausgangssignals um ein Bit auf das niedrigstwertige Bit zu und zum Bestimmen eines Bitzustands des niedrigstwertigen Bits auf einen Bitzustand des höchst wertigen Bits des eingegebenen Ausgangssignals;
einer Wähleinrichtung, welche ein Ausgangssignal der ersten Verschiebeeinrichtung, das Ausgangssignal der Deko diereinrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssignals der ersten Verschiebeeinrichtung, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet;
und
einer zweiten Verschiebeeinrichtung zum Verschieben des Mantissenteileingangssignals von x Bit in ein Signal von y Bit entsprechend dem Ausgangssignal der Wähleinrichtung und einem Teil, welches das höchstwertige Bit bereitstellt, in dem Ausgangssignal der Einrichtung zum Erfassen der führen den 1, um das y-Bit-Signal nach dem Verschieben als das Mantissenteilausgangssignal aus zugeben;
wobei die x Bit und die y Bit eine Bitbreite des tat sächlich eingegebenen Mantissenteileingangssignals bzw. ei ne Bitbreite eines Mantissenteilausgangssignals sind, wel che jeweils entsprechend dem Standard vorbestimmt sind;
wobei die zweite Verschiebeeinrichtung das Mantissen teileingangssignal verschiebt, wenn die Wähleinrichtung das Ausgangssignal der ersten Verschiebeeinrichtung ausgibt, um das höchstwertige Bit des Mantissenteileingangssignals zu eliminieren und jedes Bit an der Seite des niedrigstwerti gen Bits für eine durch (x-y-1) gegebene Zahl einschließ lich des niedrigstwertigen Bits zu eliminieren, und wenn die Wähleinrichtung das Ausgangssignal der Dekodiereinrich tung ausgibt, verschiebt die zweite Verschiebeeinrichtung das Mantissenteileingangssignal, um jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl einschließlich des niedrigstwertigen Bits des Mantis senteileingangssignals zu eliminieren.
einer Steuersignalerzeugungseinrichtung, welche das Mantissenteileingangssignal und das Exponententeileingangs signal empfängt, zum Dekodieren des Exponententeileingangs signals und Bestimmen auf der Grundlage des Mantissenteil eingangssignals und des Exponententeileingangssignals, ob ein Ausgangsergebnis der Normalisierungsschaltung eine Nor malisierungszahl oder eine Nichtnormalisierungszahl oder ein Zustand einer 0-Funktion ist, wobei das Mantissentei leingangssignal einen Wert 0 bereitstellt, um ein Steuersi gnal eines ersten Pegels in dem Fall der Normalisierungs zahl zu erzeugen und das Steuersignal eines zweiten Pegels in dem Fall der Nichtnormalisierungszahl und in dem Fall des Zustands der 0-Funktion zu erzeugen;
einer Einrichtung zum Erfassen der führenden 1, welche das Mantissenteileingangssignal empfängt, zum Erfassen ei ner Bitposition der führenden 1 des Mantissenteileingangs signals;
einer ersten Verschiebeeinrichtung, welche ein Aus gangssignal der Einrichtung zum Erfassen der führenden 1 außer dem höchstwertigen Bit empfängt, zum Verschieben je des Bitzustands des Ausgangssignals um ein Bit auf das niedrigstwertige Bit zu und zum Bestimmen eines Bitzustands des niedrigstwertigen Bits auf einen Bitzustand des höchst wertigen Bits des eingegebenen Ausgangssignals;
einer Wähleinrichtung, welche ein Ausgangssignal der ersten Verschiebeeinrichtung, das Ausgangssignal der Deko diereinrichtung und das Steuersignal empfängt, zum Wählen des Ausgangssignals der ersten Verschiebeeinrichtung, wenn sich das Steuersignal auf dem ersten Pegel befindet, und zum Wählen des Ausgangssignals der Dekodiereinrichtung, wenn sich das Steuersignal auf dem zweiten Pegel befindet;
und
einer zweiten Verschiebeeinrichtung zum Verschieben des Mantissenteileingangssignals von x Bit in ein Signal von y Bit entsprechend dem Ausgangssignal der Wähleinrichtung und einem Teil, welches das höchstwertige Bit bereitstellt, in dem Ausgangssignal der Einrichtung zum Erfassen der führen den 1, um das y-Bit-Signal nach dem Verschieben als das Mantissenteilausgangssignal aus zugeben;
wobei die x Bit und die y Bit eine Bitbreite des tat sächlich eingegebenen Mantissenteileingangssignals bzw. ei ne Bitbreite eines Mantissenteilausgangssignals sind, wel che jeweils entsprechend dem Standard vorbestimmt sind;
wobei die zweite Verschiebeeinrichtung das Mantissen teileingangssignal verschiebt, wenn die Wähleinrichtung das Ausgangssignal der ersten Verschiebeeinrichtung ausgibt, um das höchstwertige Bit des Mantissenteileingangssignals zu eliminieren und jedes Bit an der Seite des niedrigstwerti gen Bits für eine durch (x-y-1) gegebene Zahl einschließ lich des niedrigstwertigen Bits zu eliminieren, und wenn die Wähleinrichtung das Ausgangssignal der Dekodiereinrich tung ausgibt, verschiebt die zweite Verschiebeeinrichtung das Mantissenteileingangssignal, um jedes Bit an der Seite des niedrigstwertigen Bits für eine durch (x-y) gegebene Zahl einschließlich des niedrigstwertigen Bits des Mantis senteileingangssignals zu eliminieren.
16. Normalisierungsschaltung der Gleitkommaberechnungsvor
richtung nach Anspruch 15, dadurch gekennzeichnet, daß die
erste Verschiebeeinrichtung lediglich mit Verbindungs
schichten realisiert wird, welche einen Ausgangsport des
Ausgangssignals der Einrichtung zum Erfassen der führenden
1 außer dem höchstwertigen Bit und einen Eingangsport der
Wähleinrichtung verbinden, und
einem anderen Eingangsport der Wähleinrichtung das Aus
gangssignal der Dekodiereinrichtung eingespeist wird.
17. Normalisierungsschaltung der Gleitkommaberechnungsvor
richtung nach Anspruch 16, dadurch gekennzeichnet, daß die
Steuersignalerzeugungseinrichtung zuerst das eingegebene
Exponententeileingangssignal dekodiert und danach die Be
stimmung auf der Grundlage des dekodierten Exponententeil
eingangssignals und des Mantissenteileingangssignals durch
führt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26722895 | 1995-10-16 | ||
JP32210195A JP3429927B2 (ja) | 1995-10-16 | 1995-12-11 | 浮動小数点演算装置の正規化回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19623465A1 true DE19623465A1 (de) | 1997-04-24 |
DE19623465C2 DE19623465C2 (de) | 1998-05-20 |
Family
ID=26547768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19623465A Expired - Fee Related DE19623465C2 (de) | 1995-10-16 | 1996-06-12 | Normalisierungsschaltung einer Gleitkommaberechnungsvorrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5699285A (de) |
JP (1) | JP3429927B2 (de) |
KR (1) | KR100223997B1 (de) |
DE (1) | DE19623465C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19806299B4 (de) * | 1997-07-14 | 2004-05-19 | Mitsubishi Denki K.K. | Normalisierungsschaltung für eine Fließkomma-Berechnungseinrichtung |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6329838B1 (en) | 1999-03-09 | 2001-12-11 | Kabushiki Kaisha Toshiba | Logic circuits and carry-lookahead circuits |
KR100385233B1 (ko) * | 2000-03-14 | 2003-05-23 | 삼성전자주식회사 | 데이터 프로세싱 시스템의 익스포넌트 유닛 |
KR101753162B1 (ko) | 2011-02-08 | 2017-07-04 | 삼성전자주식회사 | 이진수 연산의 선행 제로 비트수 계산방법 및, 그 장치 |
JP5910172B2 (ja) * | 2012-03-01 | 2016-04-27 | 株式会社Gsユアサ | スイッチ故障診断装置、電池パックおよびスイッチ故障診断プログラム、スイッチ故障診断方法 |
CN114461540B (zh) * | 2022-04-12 | 2022-07-12 | 湖南三湘银行股份有限公司 | 一种地址归一化的处理系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1475471A (en) * | 1974-01-21 | 1977-06-01 | Data General Corp | Floating point apparatus and techniques |
EP0239118A1 (de) * | 1986-03-27 | 1987-09-30 | Nec Corporation | Schaltung zur Rundung und Normalisierung von Gleitkomma-Zahlen |
DE3931545A1 (de) * | 1988-09-21 | 1990-03-22 | Hitachi Ltd | Gleitkommaprozessor |
US5103418A (en) * | 1989-11-20 | 1992-04-07 | Motorola, Inc. | Dangerous range detector for floating point adder |
US5373461A (en) * | 1993-01-04 | 1994-12-13 | Motorola, Inc. | Data processor a method and apparatus for performing postnormalization in a floating-point execution unit |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4841467A (en) * | 1987-10-05 | 1989-06-20 | General Electric Company | Architecture to implement floating point multiply/accumulate operations |
US4994996A (en) * | 1989-02-03 | 1991-02-19 | Digital Equipment Corporation | Pipelined floating point adder for digital computer |
JP2831729B2 (ja) * | 1989-09-30 | 1998-12-02 | 株式会社東芝 | プライオリティエンコーダおよび浮動小数点正規化装置 |
JP2757671B2 (ja) * | 1992-04-13 | 1998-05-25 | 日本電気株式会社 | プライオリティエンコーダおよび浮動小数点加減算装置 |
JPH0612224A (ja) * | 1992-04-23 | 1994-01-21 | Matsushita Electric Ind Co Ltd | 浮動小数点2進数のための演算処理方法およびその装置 |
-
1995
- 1995-12-11 JP JP32210195A patent/JP3429927B2/ja not_active Expired - Fee Related
-
1996
- 1996-05-22 US US08/651,545 patent/US5699285A/en not_active Expired - Fee Related
- 1996-06-12 KR KR1019960021042A patent/KR100223997B1/ko not_active IP Right Cessation
- 1996-06-12 DE DE19623465A patent/DE19623465C2/de not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1475471A (en) * | 1974-01-21 | 1977-06-01 | Data General Corp | Floating point apparatus and techniques |
EP0239118A1 (de) * | 1986-03-27 | 1987-09-30 | Nec Corporation | Schaltung zur Rundung und Normalisierung von Gleitkomma-Zahlen |
DE3931545A1 (de) * | 1988-09-21 | 1990-03-22 | Hitachi Ltd | Gleitkommaprozessor |
US5103418A (en) * | 1989-11-20 | 1992-04-07 | Motorola, Inc. | Dangerous range detector for floating point adder |
US5373461A (en) * | 1993-01-04 | 1994-12-13 | Motorola, Inc. | Data processor a method and apparatus for performing postnormalization in a floating-point execution unit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19806299B4 (de) * | 1997-07-14 | 2004-05-19 | Mitsubishi Denki K.K. | Normalisierungsschaltung für eine Fließkomma-Berechnungseinrichtung |
Also Published As
Publication number | Publication date |
---|---|
DE19623465C2 (de) | 1998-05-20 |
KR100223997B1 (ko) | 1999-10-15 |
JP3429927B2 (ja) | 2003-07-28 |
JPH09171455A (ja) | 1997-06-30 |
KR970022803A (ko) | 1997-05-30 |
US5699285A (en) | 1997-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19983175B4 (de) | Verfahren, Prozessor und Einrichtung für Gleitkommaoperationen und Formatkonvertierungsoperationen | |
DE10105945B4 (de) | Multiplizierer mit Linearsummierungsarray sowohl zur vorzeichenbehafteten als auch zur vorzeichenlosen Multiplikation | |
DE2246968A1 (de) | Einrichtung zur kombination, insbesondere multiplikation, zweier gleitkommazahlen | |
DE1162111B (de) | Gleitkomma-Recheneinrichtung | |
DE3926876C2 (de) | Schaltung und Verfahren zum Vorhersagen eines Sticky-Bit-Wertes bei der Gleitkommamultiplikation | |
DE3700323C2 (de) | ||
DE4101004C2 (de) | Paralleler Multiplizierer mit Sprungfeld und modifiziertem Wallac-Baum | |
DE2758130C2 (de) | Binärer und dezimaler Hochgeschwindigkeitsaddierer | |
DE1549478B1 (de) | Gleitkomma-Rechenwerk zur schnellen Addition oder Subtraktion binaerer Operanden | |
DE2405858A1 (de) | Normalisierendes verschiebezaehlernetzwerk | |
DE19623465C2 (de) | Normalisierungsschaltung einer Gleitkommaberechnungsvorrichtung | |
DE1549508A1 (de) | Logistische Anordnung zum Durchfuehren von arithmetischen Rechenoperationen,die zu einem positiven oder negativen UEbertrag fuehren | |
DE2612750A1 (de) | Multipliziereinrichtung | |
DE4019646A1 (de) | Vorrichtung fuer echtzeitmultiplikation in 2er-komplement-darstellung in einem digitalen signalprozessorsystem und ein verfahren dafuer | |
EP0139207A2 (de) | Schaltung zur CSD-Codierung einer im Zweierkomplement dargestellten, binären Zahl | |
DE2712582C2 (de) | DDA-Rechner (Digital-Differential-Analysator) | |
DE3417139C2 (de) | ||
EP0144066A2 (de) | Schaltungsanordnung zur schnellen Ermittlung der betragsmässig grössten Differenz von drei binär dargestellten Zahlenwerten | |
DE2523755B2 (de) | Divisionsvorrichtung unter Verwendung einer Näherungsgleichung | |
EP0603188B1 (de) | Digitale logikschaltung zur bestimmung des minimums oder des maximums von zwei operanden | |
DE19847245C2 (de) | Kombinierte Addierer- und Logik-Einheit | |
DE19806299B4 (de) | Normalisierungsschaltung für eine Fließkomma-Berechnungseinrichtung | |
DE2312128A1 (de) | Schaltungsanordnung zur bestimmung des dualen logarithmus einer binaerzahl | |
DE1524197B1 (de) | Aritmetisch-logische einheit | |
DE2708637C3 (de) | Schaltungsanordnung zur Bildung einer BCD-Summe oder einer reinen Binär-Summe aus einem ersten und einem zweiten Operanden |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: G06F 7/48 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |