DE1957117B2 - Schaltungsanordnung in einer aufzeichnungseinrichtung zur wiedergewinnung der taktimpulse und der informationsdatenimpulse - Google Patents

Schaltungsanordnung in einer aufzeichnungseinrichtung zur wiedergewinnung der taktimpulse und der informationsdatenimpulse

Info

Publication number
DE1957117B2
DE1957117B2 DE19691957117 DE1957117A DE1957117B2 DE 1957117 B2 DE1957117 B2 DE 1957117B2 DE 19691957117 DE19691957117 DE 19691957117 DE 1957117 A DE1957117 A DE 1957117A DE 1957117 B2 DE1957117 B2 DE 1957117B2
Authority
DE
Germany
Prior art keywords
gate
circuit
data
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691957117
Other languages
English (en)
Other versions
DE1957117A1 (de
DE1957117C3 (de
Inventor
Mitsuo Dipl.-Ing. Yokohama Oiso (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE1957117A1 publication Critical patent/DE1957117A1/de
Publication of DE1957117B2 publication Critical patent/DE1957117B2/de
Application granted granted Critical
Publication of DE1957117C3 publication Critical patent/DE1957117C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1407Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
    • G11B20/1411Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol conversion to or from pulse width coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Digital Magnetic Recording (AREA)
  • Communication Control (AREA)
  • Manipulation Of Pulses (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Dc Digital Transmission (AREA)

Description

Die Erfindung betriff! eine Schaltungsanordnung in einer Aufzeichnungseinrichtung zur Wiedergewinnung der Taktimpulse und der Informationsdatenimpulse aus einer in Wechselschrift aufgezeichneten
Folge von Eingangsirnpulsen.
Bei einer solchen bekannten Schaltungsanordnung (USA.-Patentschrift 3222603) müssen sich die wiederzugewinnenden Impulse im idealen Zustand befinden.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs erwähnten Art zu schaffen, bei der die Taktimpulse und die Informationsdatenimpulse zuverlässig wiedergewonnen werden können, auch wenn die Taktimpulse zeitlich unstabil, also verzerrt sind. Gelöst wird diese Aufgabe durch die im Kennzeichen des Patentanspruchs angegebenen Merkmale.
Die Erfindung wird fceiispielsweipe an Hand der Zeichnung beschrieben, in der sind
Fig. 1 ein Blockschaltbild einer Ausführungsform der Schaltungsanordnung nach der Erfindung,
Fig. 2 ein Zeitdiagramm der Schaltungsanordnung nach der Erfindung,
Fig. 3 ein Zeitdiagramm einer weiteren Ausfüh-
rungsform der Schaltungsanordnung nach der Erfindung und
Fig. 4 ein Schaltbild einer Ausführungsform der Erfindung.
Gemäß Fig. 1 werden Eingangsimpulse, nachfolgend mit unaufbereitete Daten bezeichnet, die von einem Aufzeichnungsmittel erhalten werden, über den Anschluß Ein über einen Lesekopf und einen Verstärker zugeführt. DX ist ein Verzögerungsglied, nachfolgend mit Verzögerungskreis bezeichnet, zum
Verzögern der Eingangsdaten um V2 Periode, Dl ist ein Verzögerungskreis zum Verzögern der Eingangsdaten um V4 Periode, F ist ein Flip-Flop, nachfolgend mit Flip-Flop-Kreis bezeichnet, M ist ein monostabiler Multivibrator zum Darstellen von »1« (hohes Pegelpotential) während V2 Periode und Gl bis G4 sind »UND«-Gatter, nachfolgend mit Torkreisen bezeichnet. / ist ein »UND«-Torkreis und G3 ist ein »Sperr«-Kreis. »Daten« bezeichnet den Ausgang der Informationsdatenimpulse, die durch die Schaltungsanordnung aus unaufbereiteten Eingangsdaten wiedergewonnen werden, und »Taktgebung« bezeichnet den Ausgang der Taktimpulse, die aus den unaufbereiteten Eingangsdaten wiedergewonnen werden. Dieser Teil ist auch mit »Aus« bezeichnet.
Die unaufbereiteten Daten, die von dem Aufzeichnungsmittel über einen Lesekopf gelesen werden, werden zur Schaltung der Fig. 1 über den Eingangsanschluß Ein gegeben. Ein Signal g zum Starten des monostabilen Multivibrators M über das »Und«-Tor Gl wird von diesen unaufbereiteten Eingangsdaten abgeleitet, jedoch wird hier das Signal g von den unaufbereiteten Eingangsdaten direkt abgeleitet, d. h. ohne Verzögerung, nur wenn der Flip-Flop-Kreis F
sich auf der Rücksteilseite befindet, d. h. wenn das »Und«-Tor Gl offen ist. Wenn sich der Flip-Flop-Kreis Fzuerst auf der Rückstellseite befindet, werden die ersten unaufbereiteten Eingangsdaten Cl (Taktgebersignal) direkt abgenommen, d. h. ohne Verzögerung, wie es durch die erste Wellenform g des WeI-lenformdiagramms 4 der Fig. 2 gezeigt ist. Mit anderen Worten werden, wenn der Flip-Flop-Kreis F sich auf der Rückstellseite befindet, wie dies oben beschrieben ist, die unaufbereiteten Eingangsdaten selbst das Signal g. Dies wird auch bei den Wellenformen g2, g3, g5, gS und g9 angewandt.
Andererseits wird, wenn sich der Flip-Flop-Kreis F auf der Ei;\stellseite befindet, die von den Eingangsdaten um V2 Periode verzögerte Wellenform Dl das Signal g. In diesem Falle werden der Verzögerungskreis Dl und des »Und«-Tor G2 verwendet. Unter Bezugnahme auf das Wellenformdiagramm der Fig. 2 wird der unaufbereitete Eingangsdatenimpuls C4 tatsächlich zu der Zeitstellung von C'4 verzögert, jedoch ist der Datenwert »1« (Wellenform Dl) durch die Bitstellung C3 dargestellt worden, welche den unaufbereiteten Eingangsdaten vorangeht, und deshalb wird in diesem Falle die Wellenform /Ί, die von den unaufbereiteten Eingangsdaten um V2 Periode verzögert ist, als Signal g zum Triggern des monostabilen Multivibrators M verwendet. Es ist darauf hinzuweisen, daß die Wellenform D'l zeitlich etwas vor der Wellenform C'4 ist. Wenn der Datenwert »1« in der vorangehenden Bitstellung vorhanden ist, wie dies oben beschrieben worden ist, wird der Flip-Flop-Kreis F eingestellt. Somit wird die Wellenform gA zum Triggern des monostabilen Multivibrators M gebildet. Nachfolgende Wellenformen g6 und gl können in derselben Weise gebildet werden. Wenn ein Datensignal »1« vorhanden ist, wird im allgemeinen das nächste Taktgebersignal um das Datensignal »1« verzögert, jedoch wird es bei Anwendung der Schaltung nach der Erfindung möglich, den monostabilen Multivibrator M ohne Verzögerung des Taktgebersignals zu triggern.
Das voranstehende wird des weiteren unter Bezugnahme auf die Wellenformdiagramme der Fig. 2 beschrieben. Das Wellenformdiagramm 1 zeigt die idealen unaufbereiteten Daten, jedoch haben die tatsächlich erhältlichen Daten Verzerrungen, wie dies durch das Wellenformdiagramm 2 gezeigt ist, d. h. die Taktgebersignale auf beiden Seiten des Datenwertes »1« sind vorwärts und rückwärts verschoben. Wenn nämlich ein Signal des Datenwertes »1« vorhanden ist, wird das diesen Bit vorangehende Taktgebersignal weiter vorwärts verschoben und das dem Bit folgende Taktgebersignal wird weiter nach rückwärts verschoben. Die Wellenformen 3 werden von den unaufbereiteten Eingangsdaten des Wellenformdiagramms 2 um' I1 Periode verschoben und können über den Kreis Dl erhalten werden. 4 zeigt die Wellenformen g zum Triggern des monostabilen Multivibrators M, und während die Eingangsdaten »0« sind, *ird der Flip-Flop-Kreis F zurückgestellt, und deshalb werden die unaufbereiteten Daten Wellenformen g ohne Verzögerung. Wenn aber die Eingangsdatensignale »1« zugeführt werden, wird der Flip-Flop-Kreis F infolge der Schaltungsoperation, auf die unten Bezug genommen wird, eingestellt und deshalb v/erden die Ausgangssignale des Kreises Dl, die um V2 Periode verzögert sind, die Wellenformen g. Dies ist durch gestrichelte Linien mit Pfeilen dargestellt. Der monostabile Multivibrator M wird durch die Wellenformen g getriggert und arbeitet, wie dies in Fig. 2 bis 5 gezeigt ist. Die Ausgangswellenformen des monostabilen Multivibrators M werden des weiteren durch den Verzögerungskreis D2 um 1Z4 Periode verzögert und werden Wellenformen, wie sie in Fig. 2 bis 6 gezeigt sind. Diese Wellenformen 6 werden als tatsächliche Datenfensterimpulse verwendet. Wenn nämlich das Signal »1« als unaufbereitete Eingangsdaten ankommt, während die DatenfensterweUenform D2 sich im logischen Zustand »1« (hohes Potential) befindet, wird dieses Signal als Datensignal gelesen, d. h. der Datenwert»1« kann gelesen werden. Umgekehrt wird der unverarbeitete Eingangsdatenwert »1«, der ankommt, während sich die DatenfensterweUenform D2 im logischen Zustand »0« (niedriger Pegel) befindet, als ein Taktgebersignal gelesen. Dies zeigen die Torkreise G4 und G3. Das Tor G4 wird geöffnet, wenn die Datenfensterwellenform D2 sich im logischen Zustand »1« befindet, und deshalb wird das Datensignal »1« von dem Tor G4 ausgesandt. Dies ist in dem Wellenformdiagramm 8 der Fig. 2 gezeigt. Umgekehrt wird das Tor G3 geöffnet, wenn sich der Datenfensterimpuls D2 im logischen Zustand »0« befindet.
Dies ist auf den Sperrkreis / zurückzuführen. In diesem Falle wird das Taktgebersignal vom Tor G3 ausgesandt. Deshalb zeigt »Daten« des Ausgangsanschlusses Aus Datenausgangssignale von dem Tor G4 und »Taktgebung« zeigt Taktgeberausgangssignale
vom Tor G3, und diese Signale werden zu der außenseitigen Schaltung ausgesandt. Signale 8 des Datenwertes »1«, die von dem Tor G4 ausgesandt werden, stellen den Flip-Flop-Kreis F ein, wie dies in dem Wellenformdiagramm 9 der Fig. 2 gezeigt ist. FoIglieh wird das Tor G2 geöffnet, wodurch die Dl-WeI-lenformen 3, die von den unaufbereiteten Eingangsdaten um V2 Periode durch den Kreis Dl verzögert worden sind, Wellenformen g zum Triggern des monostabilen Multivibrators M werden.
Wie oben beschrieben worden ist, wird gemäß der Diskriminieranordnung der Erfindung, wenn der Datenwert »0« ist, der Taktgeberimpuls als Datenfensterimpuls zum Trennen der Eingangsdaten verwendet, und wenn ein Datenimpuls vorhanden ist und der Datenwert »1« ist, wird nicht der nächste Taktgeberimpuls, sondern der Datenimpuls als Datenfensterimpuls verwendet.
Fig. 3 zeigt das Wellenformdiagramm bei unterbliebener Taktgebung. Die Auswertmethode kann auch wirksam bei dieser Aufzeichnungsart verwendet werden. Die unterbliebene Taktgebung wird als Adressenmarkierer in einer Plattenstapelvorrichtung verwendet. Ein Adressenmarkierer zeigt den Veizweigungspunkt der Adressen an. Er wird an dem Verzweigungspunkt zwischen einem bestimmten Datenfeld und dem nächsten Datenfeld aufgezeichnet. Ein Adressenmarkierer arbeitet, um den Flip-Flop-Kreis F für eine konstante Zeitperiode kontinuierlich einzustellen, und als Ergebnis einer solchen kontinuierlichen Einstellung kann ein getrennt vorgesehener Auffindungskreis den Adressenmarkierer auffinden. Ein Verzweigungspunkt zwischen Adressen, d. h. aufgezeichneten Feldern, kann durch den Auffindungslceis aufgefunden werden.
In Fig. 4 sind Gl, G2, G3 und G4 transistorisierte »Und«-Tore, Fist ein Flip-Flop-Kreis, Dl und D2 sind Verzögerungskreise, M ist ein transistorisierter monostabiler Multivibratorkreis und / ist ein transi-
O I
storisierter Inverterkreis. Ein ist ein Eingangsanschluß und Aus ist eine Ausgangsleitung. Diese Bezugszeichen entsprechen denen in Fig. 1.
Die unaufbereiteten Daten, die über den Eingangsanschluß Ein zugeführt werden, werden zu dem transistorisierten »Und«-Tor Gl gegeben, von dem ein Signal g zum Starten des monostabilen Multivibrators Λί abgeleitet wird. Das transistorisierte »Und«- Tor Gl ist ein bekannter Kreis mit einem Invertertransistor 11, Formdioden 12, 13, 14, 15, zwei Widerständen 16,19 und einem Kondensator 18. Unter der Annahme, daß sich der Flip-Flop-Kreis F auf der Rückstellseite befindet, ist die Diode 13 gesperrt und der Wechsel des Potentials des unaufbereiteten Datensignals wird direkt zu dem monostabilen Multivibrator M über den Torkreis Gl ausgesandt. Mit anderen Worten wird, wenn das über die Leitung 36 zugeführte unaufbereitete Datensignal hohes Potential hat, der Transistor 11 »ein« und sein Kollektor 20 hat niedriges Potential. Wenn umgekehrt das unaufbereitete Datensignal niederes Potential hat, wird der Transistor 11 »aus« und sein Kollektor 20 hat hohes Potential. Wenn sich der Flip-Flop-Kreis F auf der Einstellseite befindet, wird andererseits die Diode 13 »ein« und deshalb ist die Diode 32 immer »aus« und der Wechsel des Potentials des auf der Leitung 36 auftretenden unaufbereiteten Datensignals erscheint nicht direkt auf der Leitung 20. Dieser Torkreis Gl ist nämlich ein Tor zum Ausführen einer sogenannten logischen NAND-Operation. Die anderen Torkreise G2, G3 und G4 in Fig. 4 sind auch Torkreise zum Ausführen derselben Operation wie Gl, d. h. G2, G3 und G4 führen auch die logische Operation NAND aus.
Wenn sich der Flip-Flop-Kreis F auf der Rückstellseite befindet, wird der Transistor 21 abgeschaltet und der andere Transistor 22 ist im Zustand »1«. Deshalb hat in diesem Rückstellzustand die Leitung 23 ein hohes Potential (logischer Zustand »1«) und die andere Leitung 24 hat das Potential Null (logischer Zustand »0«). Dieser Flip-Flop-Kreis selbst ist ein bekannter Kreis mit Vorspannwiderständen 25, 26, 27, 28, 29, 30 und Beschleunigungskondensatoren 31,32.33 und 34 sind Dioden, die verwendet werden, um diesen Flip-Flop-Kreis vom Rückstellzustand in den Einstellzustand oder umgekehrt umzuschalten. Der Flip-Flop-Kreis wird vom Rückstellzustand in den Einstellzustand umgeschaltet, wenn das Datensignal aufgefunden ist, d. h. wenn die Diode 34 »ein« wird. Wenn die Diode 34 »ein« wird, hat die Basis des Transistors 22 Null-Potential (logischer Zustand »0«) und der Transistor 22 wird abgeschaltet. Umgekehrt wird der Transistor 21 »ein«. Zu dieser Zeit hat die Leitung 23 das Potential Null und veranlaßt die Diode 13 des Tores Gl, »ein« zu werden.
Impulse (logische »1«-Signale), die von dem Eingangsanschluß Ein der unaufbereiteten Daten eintreffen, werden zu dem 1/2-Periodenverzögerungskreis Dl, dem Torkreis Gl, dem Torkreis G4 und dem Torkreis G3 über die Leitungen 35, 36, 37 und 38 gesandt Dieser Impuls (logisches »1«-Signal), das an dem Vz-Periodenverzögerungskreis Dl ankommt, wird zur Basis des Transistors 41 über den Beschleunigungskondensator 39 und den Widerstand 40 gesandt Durch die Ankunft dieses Impulses wird der Transistor 41 »ein« und. folglich wird sein Kollektor 42 schnell von +EV (logischer Zustand »1«) auf OVoIt (logischer Zustand »0«) abgesenkt Dieser niedrigere Zustand wird zur Verzögerungsleitung 43 übertragen und der Impuls wird um V2 Periode verzögert, und dann wird der Ausgang 44 0 Volt. Der Transistor 45, der auf Grund der — Ε-Quelle »ein« gewesen ist, wird »aus«. Folglich nähert sich der Kollektor
46 des Transistors 45 schnell der + E-Speisespannung von 0 Volt und dies wird zum Tor G2 über die Leitung
47 übertragen. Die Diode 48 des Tores G2 empfängt diese + Ε-Speisespannung. Die Diode 48, die »ein«
ίο gewesenist,wird»aus«.DasTor G2wird »ein«, wenn die Leitung 24 die hohe Spannung + E erhält, d. h. wenn der Flip-Flop-Kreis F sich im Einstellzustanid befindet. Wenn die Leitung 24 hohe Spannung + E erhält, d. h. wenn der Flip-Flop-Kreis F sich im Einstellzustand befindet, wird die Diode 49 »aus« und folglich nähert sich, da die Diode 48 »aus« ist, das Potential des Punktes 50 + EV. Dies wird übertragen zur Basis des Transistors 54 über die Dioden 51 und 52 und den Beschleunigungskondensator 53. Das Po-
ao tential der Basis nähert sich + E. Folglich wird der Transistor 54 »ein«, der auf Grund der - E Volt-Speisespannung »aus« gewesen ist. Dieser Einschaltzustand des Transistors 54, d. h. 0 Volt des Kollektors des Transistors 54, wird zu dem monostabilen Multi-
a5 vibrator M über die Leitung, 55 und den Punkt 57 übertragen.
Andererseits veranlaßt der Impuls, der zum Tor G4 über die Leitung 37 übertragen worden ist, die Diode 38, die »ein« gewesen ist, »aus« zu werden. Unter der Annahme, daß die Leitung 39 hohes Potential hat, wird die Diode 40 auch »aus« und deshalb erhält der Punkt 41 hohes Potential + E. Die Basis des Transistors 45 erhält folglich hohes Potential durch die Dioden 42 und 43 und den Kondensator 44. Der Transistör 45, der auf Grund der — Ε-Quelle »aus« gewesen ist, wird somit »ein«. Der Kollektor 46 erhält ungefähr 0 Volt. Als Ergebnis wird der Flip-Flop-Kreis F der nächsten Stufe sofort in den Einstellzustand geschaltet. Die Diode 34 wird nämlich »ein« und folglich wird
der Kollektor 23 des Transistors 21, der + E V gewesen ist, schnell auf 0 Volt abgesenkt. Dieser Wert 0 Volt wird zur Basis des anderen Transistors 22 über den Kondensator 32 und den Widerstand 26 übertragen und veranlaßt die Basis, 0 Volt zu werden. Folglich wird der Transistor 22, der »ein« gewesen ist, abgeschaltet. Der Kollektor des Transistors 22 wechsett von 0 V zu +EV. Folglich nähert sich die Basis des anderen Transistors 21 + £ V über den Widerstand 25 und den Kondensator 31. Der Transistor 21, der »aus« gewesen ist, wird »ein«, d. h. der Transistor wechselt von dem Rückstellzustand in den Einstellnistand. Zu dieser Zeit hat der Kollektor des Transistors 21 vollständig 0 Volt. Dieser Wert 0 Volt wird zur Diode 13 des Tores Gl über die Leitung 23 übertra-
gen. So weit diese Leitung 0 Volt hat, d. h. während der Flip-Flop-Kreis F sich im Einstellzustand befindet, ist das Tor Gl geschlossen. Die Operation des anderen Tores G2 wird geöffnet. Dies ist darauf zurückzuführen, daß die Leitung 24 hohes Pegelpoten-
tial erhält (logischer Zustand »1«) und die Diode 45 des Tores G2 abgeschaltet wird. Wenn somit dei Flip-Flop-Kreis Fsich auf der Rückstellseite befindet wird das am Punkt 57 auftretende Signal g auf Grüne des Ausgangssignals 20 von dem Tor Gl logisch »1< und andererseits wird das Signal g, wenn der Flip Flop-Kreis F sich auf der Einstellseite befindet, au Grund des Ausgangssignals vom Tor G2 logisch »1« Mit anderen Worten ist der Verbindungspunkt 57 eii
2
Kreis zürn Erzeugen von »Oder« des Ausgangssignais des Tores Gl und des Ausgangssignals des Tores Gl. Der monostabile Multivibrator M ist ein bekannter Kreis mit zwei Transistoren 58 und 59, einem Lade- und Entladekondensator 60, Ladewiderständen 63 und 64, einem Beschleunigungskondensator 61 und einem Widerstand 65. Dieser Kreis beginnt zu arbeiten, wenn Eingangsimpulse über den Punkt 57 gegeben werden, und seine Ausgangsleitung 62 erhält den logischen Zustand »1« für eine konstante Zeitperiode. Über den Punkt 57 gesandte Eingangsimpulse haben ein Potential, das dem üblichen Potential entgegengesetzt ist. d. h. die Eingangsimpulse haben das Potential Null. Die Impulse haben üblicherweise hohes Potential (logischer Zustand »ü«), erhalten jedoch das Potential Null (logischer Zustand » 1 «), während impulse vorhanden sind. Diese Impulse triggern den monostabilen Multivibrator M. Wenn somit der Punkt 57 von der + fc-Speisespannungauf das Potential Null abgesenkt wird, wird dies zur Basis des Transistors 59 über den Kondensator 60 übertragen, der sich im Entladezustand befindet, und als Ergebnis wird der Transistor 59 »aus«, der »ein« gewesen ist. Der Kollektor des Transistors 59 wechselt vom Potential Null zum hohen Potential + £"V. Dies wird zur Basis des anderen Transistors 58 über die Diode 61 und den Widerstand 65 übertragen. Folglich wird der Transistor 58 »ein«, der »aus« gewesen ist. Gleichzeitig beginnt der Kondensator 60 entsprechend der Zeitkonstante sich zu laden, die durch die Werte der Widerstände 63 und 64 und des Kondensators 60 bestimmt ist. Der Kollektor des Transistors 58 hält auf Grund des Einschaltzustandes des Transistors 58 Potential Null, auch nachdem der Impuls des Punktes 57 verschwunden ist. Wenn der Kondensator 60 beginnt, sich zu laden, wird das Potential der Eiasis des Transistors 59 allmählich angehoben. Wenn das Basispotential einen konstanten Wert erreicht, wird der Transistor 59 'ein«, der »aus« gewesen ist. Folglich wird der Kollektor des Transistors 59 wieder von der + £-Speisespannung auf das Potential Null abgesenkt. Das Ergebnis wird zur Basis des anderen Transistors 58 über den Widerstand 65 und den Kondensator 61 übertragen. Folglich wird der Transistor 58, der »ein« gewesen ist, wieder abgeschaltet.
Wie oben beschrieben worden ist, wird, wenn der Kondensator 60 für eine konstante Zeitdauer geladen wird, der monostabile Multivibrator M in seinen ursprünglichen bestehenden Zustand zurückgeführt. Während dieser Zeitdauer erhält die Leitung 62 den Zustand hohen Potentials (logischer Zustand »1«). Dieser logische Zustand »1« ist im Wellenformdiagramm 5 der Fig. 2 gezeigt, und diese Impulse haben eine Impulslänge gleich 1Z2 des Intervalls zwischen den Bits. Diese Impulse werden des weiteren um eine 1Z4 Periode durch den Verzögemngskreis Dl verzögert. 63 ist die Verzögerungsleitung zum Ausführen der Verzögerungsoperation. Die so erhaltenen Signale Dl werden zum Tor G4 und zu dem Inverterkreis / über die Leitung 64 gegeben. Das Tor G4 arbeitet,
um die Diode 40 während der Zeitdauer der Impuls länge des auf der Leitung 64 auftretenden Signals Dl d. h. während der Zeitdauer des logischen Zustande >1«. abzuschalten. Während der Zeitdauer der Im pulslänge der 1Z2 Periode befindet sich nämlich de Torkreis G4 im offenen Zustand und nur die Polaritä des unaufbereiteten Datensignals, das über die Ein gangsleitung 37 eintrifft, wird ohne Änderung de Zeitbeziehung umgewandelt, und dann wird das Si gnal vom Punkt 46 ausgesandt. Dies wird zu der (ir der Zeichnung nicht dargestellten) außenliegendei Schaltung von einer der Leitungen Aus als Datensi gnal gesandt.
Andererseits wird das am Inverterkreis / auftre tende Signal Dl durch den Inverterkreis umgekehrt ohne während der Zeitdauer der Impulslänge, die au Leitung 64 erscheint, d. h. während der Zeitdauer dei logischen Zustandes »1«, verzögert zu werden, um wird über die Ausgangsleitung 65 ausgesandt. In be kannter Weise enthält der Inverterkreis einen Transi stör 66 und zwei Widerstände. Während sich die Aus gangsleitung 65 im logischen Zustand »1« befindet d. h. auf hohem Potential, ist die Leitung 64 auf nied rigem Potential, d. h. im logischen Zustand »0«. Zi dieser Zeit läuft der auf der Eingangsleitung 38 auf tretende Impuls über das Tor G3 und wird zur Ausgangsleitung 66 ausgesandt, ohne verzögert zu wer den. Wenn nämlich die Leitung 35 hohes Potentia erhält, während die Leitung 65 sich auf hohem Potential befindet (logischer Zustand »1«), werden beide Dioden 67 und 68 abgeschaltet und das Potential de: Punktes 69 wird hohes Potential. Das Ergebnis wire zum Transistor 73 über die Dioden 70, 71 und der Kondensator 72 übertragen und veranlaßt dieser Transistor, »ein« zu werden. Die Zeitdauer, wahrem der Transistor »ein« ist, ist gleich der Zeitdauer, während der sich die Eingangsleitung 35 im logischen Zustand »1« befindet, d. h. die Zeitperiode der Impulsdauer. Zu dieser Zeit läuft der Taktgeberimpuls de: unaufbereiteten Eingangsdaten über das Tor G3, wc die Polarität des Impulses umgekehrt wird, und dei Impuls wird zur Leitung 66 ausgesandt. Das somi aufgefundene Taktgebersignal wird zu der außenliegenden Schaltung über die Leitung Aus auf der Taktgeberseite getrennt von der Leitung für das Datensignal ausgesandt. Wenn die Taktgebung aufgefunder ist, wird die Diode 33 »ein« und folglich wird dei Flip-Flop-Kreis F vom Einstellzustand in den Rückstellzustand umgeschaltet. Der Flip-Flop-Kreis / wird in seinen Einstellzustand zurückgeführt, wenr das Datensignal als nächstes aufgefunden wird.
Falls die Schaltungsanordnung nach der Erfindunj bei Datenaufzeichnungseinrichtungen, wie magneti sehen Platten- und magnetischen Trommelspeichervorrichtungen, angewendet wird, kann die Zeitverschiebung auf Grund der Verzerrung der von derr Aufzeichnungsträger erhaltenen unaufbereiteten Daten halbiert und damit der Ablesefehler verringer werden, so daß eine Datenverarbeitungsanordnung mit großer Betriebssicherheit aufgebaut werden kann
Hierzu ? Blatt Zeichnungen
609521/19C

Claims (6)

Patentansprüche:
1. Schaltungsanordnung in einer Aufzeichnungseinrichtung zur Wiedergewinnung der Taktimpulse und der Informationsdatenimpulse aus einer in Wechselschrift aufgezeichneten Folge von Eingangsimpulsen,dadurch gekennzeichnet, daß einem Eingang eines ersten UND-Gatterc (Gl) ein nur um eine Taktperiode verzögertes Eingangssignal und seinem zweiten Eingang das Eingangssignal direkt zugeführt werden, daß einem Eingang eines zweiten Gatters (Gl) gleicher Art das durch einen Flip-Flop (F) um eine halbe Taktperiode verzögerte Eingangssignal und dem anderen Eingang das durch ein Verzögerungsglied (Dl) auch um eine halbe Taktperiode verzögerte Eingangssignal zugeführt werden, und daß ein am Ausgang des ersten oder zweiten Gatters (Gl, Gl) auftretendes Signal einem monostabilen Kippkreis (M) zugeführt wird, der nach der Zeit einer halben Taktperiode ein Ausgangssignai abgibt, das einem zweiten Verzögerungsglied (D2) mit der Verzögerung einer V4 Taktperiode zugeführt wird, wobei der Ausgang des zweiten Verzögerungsgliedes (Dl) mit je einem Eingang eines NAND-Gatters (G3) und eines dritten UND-Gatters (G4) verbunden ist, deren zweiten Eingängen das Eingangssignal zugeführt wird, wobei die Ausgänge des NAND-Gatters (G3) und des dritten UND-Gatters (G4) mit dem 5- bzw. R-Eingang des Flip-Flops (F) verbunden sind und wobei die Ausgänge des NAND-Gatters (G3) und des dritten UND-Gatters (G4) die Ausgänge für die Takt- bzw. Datenpulse bilden.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Mittel zum Ableiten der Datenfenstertorsignale die Einstell- und Rückstellsignale eines Flip-Flop-Kreises sind, der zurückgestellt ist, wenn ein Taktgeberimpuls vorhanden ist, und der eingestellt ist, wenn ein Datenimpuls vorhanden ist.
3. Schaltungsanordnung nach Anspruch 2, gekennzeichnet durch einen ersten Torkreis, der auf der Basis des Einstellsignals des Flip-Flop-Kreises gesteuert ist, und durch einen zweiten Torkreis, der auf der Basis des Rückstellsignals gesteuert ist, wobei die Datenimpulse über den ersten Torkreis und die Taktgeberimpulse über den zweiten Torkreis laufen.
4. Schaltungsanordnung nach Anspruch 3, gekennzeichnet durch einen monostabilen Multivibrator zum Empfangen des Ausgangs des ersten Torkreises und des Ausgangs des zweiten Torkreises.
5. Schaltungsanordnung nach Anspruch 4, gekennzeichnet durch einen ersten Torkreis, um die ankommenden unaufbereiteten Daten durchlaufen zu lassen, wenn der logische Ausgangszustand des monostaibilen Multivibrators »1« ist, und durch einen zweiten Torkreis, um die ankommenden unaufbereiteten Daten durchlaufen zu lassen, wenn der logische Ausgangszustand »0« ist, wobei der Ausgang von dem ersten Torkreis zu der außenliegenden Schaltung als Datenimpuls und der Ausgang von dem zweiten Torkreis zu der außenliegenden Schaltung als Taktgeberimpuls ausgesandt werden.
6. Schaltungsanordnung nach Anspruch 2 und 5, gekennzeichnet durch einen Flip-Flop-Kreis, der durch den Ausgang von dem ersten Torkreis eingestellt und durch den Ausgang von dem zweiten Torkreis rückgestellt wird.
DE19691957117 1968-12-04 1969-11-13 Schaltungsanordnung in einer Aufzeichnungseinrichtung zur Wiedergewinnung der Taktimpulse und der Informationsdatenimpulse Expired DE1957117C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP43088785A JPS5040338B1 (de) 1968-12-04 1968-12-04
JP8878568 1968-12-04

Publications (3)

Publication Number Publication Date
DE1957117A1 DE1957117A1 (de) 1970-07-23
DE1957117B2 true DE1957117B2 (de) 1976-05-20
DE1957117C3 DE1957117C3 (de) 1977-01-20

Family

ID=

Also Published As

Publication number Publication date
FR2025246A1 (de) 1970-09-04
US3663883A (en) 1972-05-16
GB1296045A (de) 1972-11-15
DE1957117A1 (de) 1970-07-23
JPS5040338B1 (de) 1975-12-23
NL6917261A (de) 1970-06-08

Similar Documents

Publication Publication Date Title
DE2021943B2 (de) Elektrisches bauelement
DE1956968C3 (de) Schaltung zur Amplituden-Diskriminierung für den Leseteil eines Magnetspeichers
DE1940021C3 (de) Impulsdiskriminatorschaltung
DE1616547A1 (de) Schaltungsanordnung zur Analysierung einer Schwingungsform
DE3051112C2 (de)
DE2537264C3 (de) Schaltungsanordnung zum Erkennen der Null-Durchgänge von Signalen
DE1208528B (de) Schaltung zum Synchronisieren von Taktimpulsen
DE2514529A1 (de) Digitales dekodiersystem
DE1462585B2 (de) Schaltungsanordnung zur Wiedergewin nung der Informations und Taktsignale aus von Speichern ausgelesenen frequenz bzw phasengetasteten binaren Datensignalen
DE1957117B2 (de) Schaltungsanordnung in einer aufzeichnungseinrichtung zur wiedergewinnung der taktimpulse und der informationsdatenimpulse
DE2114733A1 (de) Vorrichtung zum Dekodieren eines Vierpegelsignals
DE1957117C3 (de) Schaltungsanordnung in einer Aufzeichnungseinrichtung zur Wiedergewinnung der Taktimpulse und der Informationsdatenimpulse
DE1963677B2 (de) Dekodierer
DE1157650B (de) Anordnung zur Verzoegerung von Impulsen
DE3751438T2 (de) Schaltung zur Erzeugung eines pulsförmigen Ausgangssignales aus drei binären Eingangssignalen.
DE3608440C2 (de)
DE3937055C2 (de)
DE1499743C (de) Leseschaltung für magnetisch in Richtungs-Taktschrift gespeicherte binär verschlüsselte Daten zur Umwandlung in eine Einfach-JmpuJsschrift
US3790893A (en) Sample and hold circuit for digital signals
DE2034630C3 (de) Schaltglied für digitale Signalverarbeitung
DE1462671B2 (de) Schaltungsanordnung zur längengetreuen Verzögerung von Impulsen
DE1424567C3 (de) Schaltungsanordnung zur Erzeugung von Schreibimpulsen für die magnetische Aufzeichnung von binären Informationssignalen unter Vermeidung von aufeinander folgenden Schreibimpulsen gleicher Polarität bei einer Folge von Informationssignalen gleicher binärer Bedeutung
DE1462671C (de) Schaltungsanordnung zur längengetreuen Verzögerung von Impulsen
DE2029729A1 (de) Zahler
DE1462585C (de) Schaltungsanordnung zur Wiedergewin nung der Informations und Taaktsignale aus von Speichern ausgelesenen trequenz bzw phasengetasteten binaren Datensignalen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)