DE19541808A1 - Taktrückgewinnungsschaltung - Google Patents

Description

Stand der Technik

Die Erfindung geht aus von einer Taktrückgewinnungsschaltung nach der Gattung des Hauptanspruchs. Es ist schon eine Taktrückgewinnungsschaltung bekannt (Hans Ransÿn und Paul O′Connor, "A PLL-Based 2.5-Gb/s GaAs Clock and Data Regenerator IC", IEEE Journal of Solid-State Circuits, Vol. 26, No. 10, October 1991, Seiten 1345 bis 1353, insbesondere Fig. 2) bei der die Funktion eines Entscheidungsschaltkreises durch ein D-Flip-Flop realisiert, dem ein hochverstärkender und begrenzender Verstärker vorgeschaltet und ein Ausgangsverstärker nachgeschaltet ist, der komplementäre 50 Ohm-Ausgänge aufweist. Vor dem D-Flip- Flop zweigt ein Nebenzweig ab, beginnend mit einem Halbbit- Verzögerungsgenerator, dem ein Exklusiv-Oder-Gatter folgt, dessen Ausgangssignale in einen Frequenz- und Phasenregelkreis (frequency- and phase-lock loop, FPLL) münden (E. Herter, W. Lercher, Nachrichtentechnik, 7. Auflagen, Seiten 85 bis 88). Genauigkeit und Stabilität des Halbbit-Verzögerungsgenerators sind wichtig für die korrekte zeitliche Zuordnung von Takt- und Datensignal (D) an den D- Flip-Flop-Eingängen. Obwohl eine feste Verzögerungsleitung außerhalb des Chips, die gewünschte Stabilität gewährleisten würde, müßte für jede Bitrate ein jeweils anderes Trägersubstrat verwendet werden, da die Länge der Verzögerungsleitung der Bitrate angepaßt sein muß. Um diese Schwierigkeit zu umgehen, werden in der bekannten Taktrückgewinnungsschaltung die Verzögerungseigenschaften einer kurzgeschlossenen Stichleitung benutzt. Dabei wird eine chipexterne, kurzgeschlossene Stichleitung verwendet, deren Verzögerung für die jeweiligen Bitrate eingestellt wird, indem man den Kurzschluß auf der Leitung in der passenden Entfernung vom Chip plaziert.

Nachteilig bei der bekannten Schaltungsanordnung ist, daß eine chipexterne Leitung zur Verzögerung um eine halbe Bitdauer benötigt wird (Aufwand zur Realisierung der Leitung auf dem Trägersubstrat, zusätzliche Bonddrähte zum Anschluß der Leitung, Platzbedarf, erhöhte Verlustleistung aufgrund von zusätzlich erforderlichen Pufferstufen, da zur Gewährleistung der Störsicherheit bei Signalen, die vom Chip nach außen gehen, in der Regel höhere Hübe als chipintern verwendet werden). Bei differentieller Schaltungstechnik werden sogar zwei solcher Leitungen benötigt. Außerdem ist die genaue Abstimmung der Laufzeit durch genaues Plazieren des Kurzschlusses unter Umständen recht mühsam.

Vorteile der Erfindung

Die erfindungsgemäße Taktrückgewinnungsschaltung mit den kennzeichnenden Merkmalen des Hauptanspruches hat demgegenüber den Vorteil, daß mindestens eine Laufzeitleitung (insbesondere eine chipexterne) eingespart werden kann. Dabei wird von der Erkenntnis ausgegangen, daß am Ausgang des regenerierenden D-Flip-Flops (das mit dem Takt gesteuert wird, welcher vom Frequenz- und Phasenregelkreis erzeugt wird) im stationären Zustand ein Datensignal vorliegt, das gerade um ein halbes Bit gegenüber dem zu regenerierenden Taktsignal verzögert ist. Dabei ist berücksichtigt, daß die Abtastung des ankommenden Datensignals in der zeitlichen Mitte eines jeden Bits erfolgt. Indem man nun dieses zeitlich regenerierte Datensignal zur Steuerung eines Einganges des Exklusiv-Oder- Gatters verwendet, läßt sich wenigstens ein Laufzeitglied, insbesondere die im Stand der Technik benutzte Laufzeitleitung einsparen.

Zeichnung

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Die einzige Figur zeigt ein Blockschaltbild einer Taktrückgewinnungsschaltung nach der Erfindung.

Beschreibung des Ausführungsbeispiels

Bei der dargestellten Taktrückgewinnungsschaltung sind Eingangs- und Ausgangsverstärker fortgelassen. Am Eingang D der Schaltungsanordnung befindet sich eine Verzweigung in einen ersten und zweiten Pfad. Der erste Pfad enthält ein regenerierendes D-Flip-Flop D-FF, das am Ausgang A die zeitlich regenerierten Daten liefert. Der zweite Pfad führt zunächst zu einem Exklusiv-Oder-Gatter, dessen zweiter Eingang mit dem Ausgang A des D-Flip-Flops im ersten Pfad verbunden ist. Dem Exklusiv-Oder-Gatter folgt als Vorfilter ein Bandpaß, dem ein Oszillatorregelkreis R nachgeschaltet ist. Dieser besteht aus der Reihenschaltung eines Mischers, eines als Schleifenfilter dienenden Tiefpasses, eines Schleifenverstärkers V und eines spannungsgesteuerten Oszillators VCO, dessen Ausgang einerseits über eine Rückführung mit dem Mischer und andererseits mit dem Takteingang des D-Flip-Flops verbunden ist. Die Verbindung zwischen dem Bandpaß und dem Regelkreis R ist über den Mischer vorgesehen.

In dem Regelkreis R hat der Mischer die Funktion eines Phasenvergleichers. Er kann aus einem Multiplizierer bestehen. Der spannungsgesteuerte Oszillator VCO ist um seine Freilauffrequenz herum abstimmbar. Der Mischer liefert eine Spannung, deren hochfrequenter Anteil durch den Tiefpaß unterdrückt wird. Solange die Phase der Schwingung am Ausgang des Bandpasses mit der Phase der Schwingung am Ausgang des spannungsgesteuerten Oszillators übereinstimmt, schwingt der spannungsgesteuerte Oszillator VCO auf derselben Frequenz weiter wie bisher. Er hat demnach dieselbe Frequenz wie die Ausgangsschwingung des Bandpasses und ist - abgesehen von einer konstanten Phasenverschiebung - phasengetreu dazu.

Weicht die Phase der Schwingung am Ausgang des Bandpasses von der Phase am Ausgang des spannungsgesteuerten Oszillators ab, so liefert der Mischer über den Tiefpaß und den Schleifenverstärker V ein Steuersignal an den spannungsgesteuerten Oszillator mit der Folge, daß sich dessen Frequenz ändert. Diese Frequenzänderung führt im Laufe der Zeit zu einer Phasenänderung in dem Sinne, daß der Phasenunterschied zur Ausgangsschwingung des Bandpasses reduziert wird. Dadurch entsteht eine kleinere Steuerspannung am Eingang des spannungsgesteuerten Oszillators, bis es schließlich wieder zu einer Übereinstimmung der Phasen an den Ausgängen des Bandpasses und des spannungsgesteuerten Oszillators kommt.

Das Exklusiv-Oder-Gatter wird außer von den zu regenerierenden Datenbits D von Impulsen 1 gesteuert, die mit den Datenbits D am Eingang der Taktrückgewinnungsschaltung identisch, jedoch gegenüber diesen um eine halbe Bitdauer verzögert sind. Diese Impulse I werden dem Ausgang A des D-Flip-Flops D-FF entnommen.

Dabei wird von der Erkenntnis ausgegangen, daß am Ausgang des regenerierenden D-Flip-Flops, das ja von dem im Regelkreis R erzeugten Takt gesteuert ist, im stationären Zustand ein Datensignal vorliegt, das gerade um eine halbe Bitdauer gegenüber dem zu regenerierenden Datensignal verzögert ist. Indem man dieses zeitlich regenerierte Datensingal zur Steuerung eines Eingangs des Exklusiv-Oder- Gatters verwendet und den Ausgang A mit dem Eingang des Exklusiv-Oder-Gatters unmittelbar auf dem Chip verbindet, läßt sich gegenüber dem Stand der Technik wenigstens ein Laufzeitglied einsparen.

Die Erfindung ist auch bei abweichend gestaltetem Regelkreis R anwendbar.

Claims (3)

1. Taktrückgewinnungsschaltung mit einem D-Flip-Flop (D-FF), das eingehende Datenbits (D) zeitlich regeneriert und vom Ausgangssignal eines Oszillatorregelkreises (R) gesteuert ist, sowie mit nichtlinearer Vorverarbeitung durch ein Exklusiv-Oder-Gatter, das außer von den zu regenerierenden Datenbits (D) von Impulsen (I) gesteuert ist, die mit den Datenbits (D) identisch, jedoch gegenüber diesen um eine halbe Bitdauer verzögert sind, dadurch gekennzeichnet, daß diese Impulse (I) dem Ausgang (A) des D-Flip-Flops (D-FF) entnommen sind.

2. Taktrückgewinnungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß sie auf einem Chip integriert ist, auf welchem auch eine Leitung zwischen dem Ausgang (A) des D- Flip-Flops und einem Eingang des Exklusiv-Oder-Gatters für die Impulse (I) vorgesehen ist.

3. Taktrückgewinnungsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Exklusiv-Oder-Gatter eine Führungsgröße für den Oszillatorregelkreis (R) liefert.