DE19541223A1 - Schaltungsanordnung zur Ableitung von horizontalfrequenten und vertikalfrequenten Impulsen - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Ableitung von horizontal­ frequenten und vertikalfrequenten Impulsen aus einem Fernseh-Synchronsignal unter Zuführung eines Taktsignals.

In videotechnischen Anlagen und Geräten ist es häufig erforderlich, aus einem in der Videotechnik gebräuchlichen Synchronsignal, welches horizontal- und vertikal­ frequente Komponenten enthält, horizontal- und vertikalfrequente Impulse ab­ zuleiten.

Bei bekannten Schaltungsanordnungen (US 4,600,944) werden zur Tren­ nung der Komponenten verschiedene Zeitkonstantenglieder, beispielsweise monosta­ bile Multivibratoren, verwendet. Diese erfordern jedoch einen Abgleich bezüglich der Exemplarstreuung der Zeitkonstante und ggf. eine verschiedene Auslegung für verschiedene Fernsehsysteme, wie z. B. mit 625 Zeilen und 525 Zeilen.

Außerdem ist aus der EP 0 461 897 A2 eine Schaltung zur Abtrennung des horizon­ talfrequenten Synchronanteils aus einem horizontalfrequente und vertikalfrequente Komponenten enthaltenden Synchronsignal bekannt, wobei zur Vermeidung von Störungen im horizontalfrequenten Impulssignal eine digitale Synchronsignalver­ arbeitung mit getaktetem Zähler, Dekoder und weiteren digitalen Bausteinen vorgenommen wird. Hierbei werden zwar Impulsstörungen zwischen den horizonta­ len Synchronimpulsen weitestgehend unterdrückt, jedoch wird innerhalb der Schal­ tung mit nicht taktsynchronen Signalen gearbeitet.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung zur Ableitung zeilen-, bild- und vollbildfrequenter Information aus einem Video-Syn­ chronsignal anzugeben, gut in handelsüblichen FPGA- oder EPLD-Architekturen realisiert werden kann.

Diese Aufgabe wird mit den kennzeichnenden Merkmalen des Hauptanspruches gelöst.

Die erfindungsgemäße Schaltungsanordnung hat den Vorteil, daß sie rein digital arbeitet, wobei alle getakteten Bausteine mit demselben Takt versorgt werden, so daß das Design streng taktsynchron ist. Außerdem ist die erfindungsgemäße Schal­ tungsanordnung bei gleicher Auslegung im einzelnen für Signale nach der 525- oder nach der 625-Zeilennorm geeignet. Weiterhin ist vorteilhaft, daß die Schaltungs­ anordnung auch mit Synchronisationssignalen arbeitet, die nicht streng der Norm gehorchen (wie z. B. VCR oder Computer). Ein weiterer Vorteil ist darin zu sehen, daß sich die Schaltungsanordnung sehr einfach sowohl in programmierbaren Digital­ bausteinen (Kleinserien) als auch in hochintegrierten Schaltungen (Großserien) reali­ sieren läßt. Die Anordnung besitzt dabei ein hohes Maß an Immunität gegenüber Störungen, wobei sich der Grad durch Verändern des Aufwandes beeinflussen läßt.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der im Hauptanspruch angegebenen Erfindung möglich.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild für die erfindungsgemäße Schaltungsanordnung,

Fig. 2 einige der in Fig. 1 vorkommenden Impulssignale.

Der Schaltungsanordnung gemäß Fig. 1 wird über Klemme 1 ein horizontalfrequente und vertikalfrequente Komponenten enthaltendes Synchronsignal gemäß Fig. 2a zugeführt. Da die Phasenlage der abgetrennten H-Impulse (bis auf eine nichtver­ meidbare Laufzeit) der des Eingangs-Synchronsignals entsprechen sollte, darf die aktive Flanke nicht über Register geführt werden. Dieses Eingangs-Synchronsignal wird daher direkt dem einen Eingang einer Logikschaltung 2 (NOR) zugeleitet, an deren anderen Eingang ein zur Steuerung dieser Logikschaltung 2 dienendes Maskierimpulssignal gemäß Fig. 2e anliegt. Am invertierenden Ausgang der Logik­ schaltung 2 ist dann das invertierte horizontalfrequente Impulssignal H gemäß Fig. 2f abnehmbar. Vom Eingang 1 zum Ausgang für die H-Impulse existiert daher ein Pfad mit nur einer kombinatorischen Verknüpfung, beispielsweise einer NOR- Verknüpfung.

Da aus Gründen der Integrierbarkeit der erfindungsgemäßen Schaltungsanordnung weitgehend synchrone Signalverarbeitung anzustreben ist, sind alle weiteren Pfade taktsynchron ausgebildet. Das Eingangs-Synchronsignal wird daher in einem weiteren Pfad mit einem D-Register 3 ins Taktraster gebracht, indem das D-Register 3, an dessen D-Eingang das Synchronsignal anliegt, mit einem Takt­ signal T (beispielsweise 13,5 MHz Taktfrequenz) getaktet wird. Am invertierenden Ausgang des D-Registers 3 ist dann das getaktete und invertierte Synchronsignal gemäß Fig. 2b abnehmbar, welches ein ebenfalls taktsynchrones RS-Flip-Flop 4 mit der von der negativen Flanke des H-Synchronisationssignals abgeleiteten invertier­ ten, also positiven H-Flanke setzt. Das Ausgangssignal des RS-Flip-Flops 4 ist mit dem Eingangs-Synchronsignal über die Logikschaltung 2 NOR-verknüpft, wobei das Ergebnis direkt das horizontalfrequente Impulssignal bildet. Die aktive Flanke des horizontalfrequenten Eingangs-Synchronsignals wird also direkt durchgereicht. Ein bis zwei Taktzyklen später - die genaue Zeit hängt von der Phasenbeziehung zwischen Eingangs-Synchronsignal und Taktsignal T ab - wird der Ausgang des RS- Flip-Flops 4 wieder inaktiv, d. h. die Logikschaltung wird dadurch gesperrt.

Mit der aktiven Flanke des Ausgangssignals des RS-Flip-Flops 4 gemäß Fig. 2c wird gleichzeitig ein Zähler 6 gestartet, welcher ebenfalls mit dem Taktsignal T getaktet ist. Bei einer Taktfrequenz von 13,5 MHz besteht eine Zeile der 525- Zeilen-Norm aus 858 Takten, eine Zeile der 625-Zeilen Norm aus 864 Takten gemäß CCIR Recommendation 656. Somit wird von einem an die Ausgänge des Zählers 6 angeschlossenen Dekoder 7 ein Rücksetzimpuls gemäß Fig. 2d nach ca. 853 Takten, nachdem der Zähler 6 zurückgesetzt wurde, für das RS-Flip-Flop 4 erzeugt. Die Länge des Rücksetzimpulses gem. Fig. 2d ist unkritisch: er muß mindestens so lang sein, daß er vom RS-Flip-Flop 4 sicher übernommen wird (d. h. ca. ein Taktzyklus) und darf höchstens so lang sein, daß er sich im ungünstigsten Fall nicht mit dem Setzimpuls gem. Fig. 2b überschneiden kann. Diese Toleranz kann genutzt werden, um den Schaltungsaufwand des Dekoders 7 zu minimieren.

Der Rücksetzimpuls kann demnach ca. 5 bis 10 Takte dauern und erzeugt am Ausgang des RS-Flip-Flops 4 durch dessen Sperrung einen die NOR-Verknüpfung öffnenden Impuls.

Dieses am Ausgang des RS-Flip-Flops 4 abnehmbare sog. Maskierimpulssignal gemäß Fig. 2e bewirkt mit seiner Sperrzeit von ca. 853 Takten und seiner Öffnungs­ zeit mit ca. 5 bis 10 Takten für die Logikschaltung 2, daß wegen des Rücksetz- Zeitpunktes des RS-Flip-Flops 4 erst kurz vor dem nächsten H-Impuls alle Pegel­ änderungen im Eingangs-Synchronsignal, seien es nun Trabanten- oder Einschnitt­ impulse in der V-Lücke oder Störungen, in dieser Zwischenzeit unterdrückt werden.

In einem normgerechten Synchronsignal mit 525 oder 625 Zeilen gemäß CCIR- Report 624 beginnt der vertikalfrequente Anteil in der ersten oder in der zweiten Hälfte der Zeile, je nachdem, ob es sich um den Beginn des ersten oder zweiten Teilbildes handelt. Um die Vollbildinformation nicht zu verlieren, muß daher in beiden Zeilenhälften nach dem Beginn des vertikalfrequenten Impulses gesucht werden.

Ein von den Ausgängen des (10 Bit-) Zählers 6 gespeister zweiter Dekoder 8 erzeugt auf einem ersten Ausgang jeweils eine Gruppe von drei Impulsen gemäß Fig. 2g sowohl in der ersten als auch in der zweiten Hälfte der Zeile. Auf einem zweiten Ausgang werden jeweils einzelne Impulse gemäß Fig. 2h in den beiden Zeilenhälften erzeugt, die zeitlich nach den Gruppen auf dem ersten Ausgang liegen.

Das vertikalfrequente Ausgangssignal V gemäß Fig. 2i wird mit dem taktsynchronen und invertierten Eingangs-Synchronsignal in einer Logikschaltung 9 EXOR-ver­ knüpft, d. h. haben vertikalfrequentes Ausgangssignal und Eingangs-Synchronsignal den gleichen Pegel, ist das Ergebnis der Verknüpfung 0, sind sie aber ungleich, ist das Ergebnis 1. Das Ergebnis dieser Verknüpfung wird nun mit dem Ausgangssignal gemäß Fig. 2g des ersten Ausgangs des Dekoders 8 in einer Störimpulsunterdrüc­ kungsanordnung 10 vorgesehenen Logikschaltung 11 UND-verknüpft. Stimmen zum Zeitpunkt der Impulsgruppen des Signals gemäß Fig. 2g Eingangs-Synchronsignal und vertikalfrequentes Ausgangssignal im Pegel überein, ist das Ergebnis dieser UND-Verknüpfung 0, d. h. das vertikalfrequente Ausgangssignal behält seinen Zu­ stand bei. Sind die Pegel von Eingangs-Synchronsignal und vertikalfrequentem Aus­ gangssignal aber unterschiedlich - eben zu Beginn oder Ende des vertikalfrequenten Impulses - werden Impulse am Ausgang der Logikschaltung 11 generiert. Diese Impulse sind auf den Clock-Enable-Eingang eines 2-Bit-Zählers 12 geführt, welcher ebenfalls mit dem Taktsignal T versorgt wird. Sind alle drei Impulse angekommen, hat der Zähler den Stand 3 erreicht. Dieser Zustand wird mit einem weiteren UND- Gatter 13 ausdekodiert und dem T-Eingang eines Zähl-Flip-Flops 14 zugeführt, welches ebenfalls mit dem Taktsignal T getaktet wird. Das Zähl-Flip-Flop 14 kippt dabei in die jeweils andere Lage. Gleichzeitig mit dem Umkippen des Zähl-Flip- Flops 14 wird der Zähler 12 durch eine NOR-Verknüpfung über die Logikschaltung 15 mit dem Ausgangssignal gemäß Fig. 2h am zweiten Ausgang des Dekoders 8, wodurch ein Rücksetzimpuls erzeugt wird, wieder in seine Ausgangslage gebracht.

Handelte es sich nun nicht um den vertikalfrequenten Anteil im Eingangs-Synchron­ signal, sondern um eine Störung, dürfte es unwahrscheinlich sein, daß alle drei Impulse des ersten Ausgangs des Dekoders 8 an den Zähler 12 gelangen. In diesem Fall erreicht der Zähler 12 nicht seinen höchsten Stand und das Zähl-Flip-Flop 14 ändert seine Lage nicht. Bevor nun die nächste Gruppe von Impulsen generiert werden kann, wird der Zähler 12 durch den Einzelimpuls am zweiten Ausgang des Dekoders 8 zurückgesetzt.

Die Immunität der Ableitung der V-Impulse gegenüber Störsignalen kann verbessert werden, indem das Signal gemäß Fig. 2g nicht Gruppen von jeweils drei sondern mehr Impulsen hat. Entsprechend muß die Wortbreite des Zählers 12 erhöht, sowie die Verknüpfung 13 geändert werden. Dabei ist es sinnvoll, sich an den Zähler­ ständen, die durch eine bestimmte Wortbreite vorgegeben sind, zu orientieren. So kann der Zähler 12 von zwei Bit auf drei Bit geändert werden. Damit ist es sinnvoll (wenn auch nicht zwingend notwendig), dem Signal gemäß Fig. 2g sieben Impulse zu geben, und die Verknüpfung 13 in ein UND-Gatter mit drei Eingängen zu ändern. Durch diese Maßnahme müssen nun jeweils sieben Abtastwerte das gleiche Ergebnis haben, um einen Wechsel des V-Impulses zu erreichen.

Der vollbildfrequente Impuls 2V kann in einfacher Weise aus dem vertikalfrequenten Impuls V gewonnen werden, indem dieser Impuls in einer Differenzierschaltung 16 so differenziert wird, daß an der Stelle der positiven Flanke des vertikalfrequenten Impulses nur noch ein schmaler Impuls entsteht (Beginn des vertikalfrequenten Impulses) gemäß Fig. 21. Der so gewonnene Impuls wird über eine Logikschaltung 17 mit dem Ausgangssignal eines dritten Dekoders 18 gemäß Fig. 2k UND-ver­ knüpft, wobei ein Signal entsteht, welches nur in der ersten Hälfte der Zeile logisch 1 ist. Liegt der Beginn des vertikalfrequenten Impulses in der ersten Hälfte der Zeile, d. h. handelt es sich um den Beginn des ersten Teilbildes, wird ein vollbildfrequenter Impuls 2V erzeugt, im anderen Fall wird kein Impuls erzeugt.

Claims (6)

1. Schaltungsanordnung zur Ableitung von horizontalfrequenten und vertikal­ frequenten Impulsen aus einem Fernseh-Synchronsignal unter Zuführung eines Taktsignals, gekennzeichnet durch

• - eine Logikschaltung (2), deren ersten Eingang das Fernseh-Synchronsignal zuführbar ist, an deren zweiten Eingang ein vom getakteten Synchronsignal abgeleitetes Maskierimpulssignal anliegt und an deren Ausgang das im Taktraster liegende horizontalfrequente Impulssignal (H) abnehmbar ist,
• - einen getakteten Impulsformer (4), welchem das getaktete Synchronsignal zuführbar ist und an dessen Ausgang das Maskierimpulssignal abnehmbar ist,
• - einen Zähler (6), welchem einerseits das Taktsignal (T) und andererseits ein vom Impulsformer (4) erzeugter horizontalfrequenter Rücksetzimpuls zu­ geführt sind, wodurch der Zähler (6) zu zählen beginnt.
• - einen ersten Dekoder (7), welcher mit den Ausgängen des Zählers (6) verbunden ist und bei einem bestimmten Zählerstand kurz vor Ende jeder Zeile einen Impuls an den Impulsformer (4) abgibt, wodurch das Maskier­ impulssignal einen Zustand einnimmt, welcher die Logikschaltung (2) öffnet,
• - einen an den Ausgängen des Zählers (6) angeschlossenen zweiten Dekoder (8), welcher an seinem ersten Ausgang sowohl in der ersten als auch in der zweiten Hälfte der Zeilendauer jeweils eine Gruppe von Impulsen und an seinem zweiten Ausgang kurzzeitig nach diesen Impulsgruppen jeweils Einzelimpulse abgibt, wobei diese Ausgänge mit Eingängen einer getakteten Störimpuls-Unterdrückungsschaltung (10) verbunden sind,
• - eine weitere Logikschaltung (9), welcher einerseits das getaktete und in­ vertierte Synchronsignal und andererseits das vertikalfrequente Impulssignal zuführbar sind und deren Ausgang mit einem weiteren Eingang der Stör­ impuls-Unterdrückungsschaltung (10) verbunden ist,
• - eine getaktete Zählschaltung (14), welcher das Ausgangssignal der Störim­ puls-Unterdrückungsschaltung (10) zuführbar ist und an deren Ausgang das im Taktraster liegende vertikalfrequente Impulssignal (V) abnehmbar ist,
• - einen an den Ausgängen des Zählers (6) angeschlossenen dritten Dekoder (18), dessen Ausgangssignal mit dem vertikalfrequenten Impulssignal UND- verknüpft ist zur Erzeugung des vollbildfrequenten Impulssignals (2V).

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das getaktete und invertierte Synchronsignal mittels eines mit dem Taktsignal (T) getakteten D-Flip-Flops vom Eingangs-Synchronsignal abgeleitet wird.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Impulsformer (4) ein getaktetes RS-Flip-Flop umfaßt, an dessen Setzeingang das getaktete und invertierte Synchronsignal anliegt, dessen Rücksetzeingang mit dem Ausgang des ersten Dekoders (7) verbunden ist und dessen nichinvertierender Ausgang an den zweiten Eingang der Logikschaltung (2) angeschlossen ist.

4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Störimpuls-Unterdrückungsschaltung einen Zähler (12) enthält, dessen Setzeingang mit dem Ausgang einer UND-Schaltung (11) verbunden ist, an deren Eingängen der erste Ausgang des zweiten Dekoders (8) und der Ausgang der weiteren Logikschaltung (9) angeschlossen sind, dessen Rücksetzeingang mit dem Ausgang einer Logikschaltung (15) verbunden ist, an deren Eingängen der zweite Ausgang des zweiten Dekoders (8) und der Ausgang der Störimpuls-Unterdrüc­ kungsschaltung (10) angeschlossen sind und dessen Ausgänge über eine weitere Logikschaltung (13) mit dem Eingang der getakteten Zählschaltung (14) verbunden ist.

5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgang der getakteten Zählschaltung (14) über eine Differenzierschaltung (16) mit einem Eingang einer Logikschaltung (17) verbunden ist, deren anderer Eingang mit dem Ausgang des dritten Dekoders (18) verbunden ist.

6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen Ausgang des Impulsformers (4) und Rücksetzeingang des Zählers (6) eine weitere Differenzierschaltung (5) vorgesehen ist.