DE19540588A1 - Schaltungsanordnung - Google Patents

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs 1.

Es sind Schaltungen bekannt, die es erlauben zwischen einer Anzahl von ersten Anschlüssen und einem zweiten gemeinsamen Anschluß einen Signalweg auszubilden, und die es ferner erlauben, daß das sich auf diesem Weg ausbreitende Signal einen gewünschten Grad der Dämpfung erfährt.

Fig. 1 zeigt eine solche bekannte Anordnung in der Form eines SPDT-Schalters (einpoliger Umschalter) und weist zwei erste Anschlüsse 11 und 12 und einen zweiten gemeinsamen Anschluß 13 auf. Zwei FETs (Feldeffekttransistoren) 14 und 15 wirken als Anschlußauswahlelemente um, wie erforderlich, einen Signalweg zwischen einem ausgewählten der beiden Anschlüsse 11 und 12 und dem gemeinsamen Anschluß 13 auszubilden. Wenn erforderlich, kann ein weiterer FET 16 einbezogen werden, um einen Parallelzweig für eine erhöhte Isolation des Anschlusses 12 vom gemeinsamen Anschluß 13 zu ermöglichen, wenn der FET 15 in einen nicht leitenden Betriebszustand geschaltet wird. Die Auswahl der Anschlüsse wird durch das Anlegen der Steuersignale C und auf die Steuerelektroden der FETs 14, 15 und 16 erreicht, wobei die FETs 14 und 16 in Gegenphase zum FET 15 betrieben werden. Einer der ersten Anschlüsse 11 enthält im Signalweg eine Dämpfungseinrichtung 17, welche ein Widerstandsnetzwerk 18 und zwei Dämpfungsschaltelemente in der Form der FET-Schalter 19 und 20 aufweist. Die Schalter 19 und 20 werden an ihren Steuerelektroden über die Steuersignale P bzw. in Gegenphase gesteuert, so daß, wenn P 0 Volt ist und z. B. -5 Volt, der FET 19 einen Durchlaßweg geringer Impedanz für das Signal am Anschluß 11 darstellt, während der FET 20 in einen nicht leitenden Zustand geschaltet wird, um jegliche Belastungswirkung des Netzwerks 18 auf das eintreffende Signal zu beseitigen, was insbesondere auf der Downstream-Seite (Abgabeseite) des FET 19 gilt.

Wenn, im Gegensatz dazu, P auf -5 Volt und auf 0 Volt eingestellt wird, so schließt der Signalweg das nunmehr nicht nebengeschlossene Netzwerk 18 ein, und das Signal am Anschluß 11 wird deshalb gedämpft, wenn es den Anschluß 13 erreicht.

Die zwei Funktionen der Dämpfung und der Anschlußauswahl sind in dieser Anordnung völlig unabhängig, so daß jegliche Einstellung der Dämpfungseinrichtung 17 unwirksam gemacht wird, bis zu demjenigen Zeitpunkt, wo der FET 14 in einen leitenden Zustand geschaltet wird. Dies geschieht durch das Anlegen eines 0-Volt-Niveaus an seiner Steuerelektrode (und an der Steuerelektrode des FET 16, falls erforderlich), wobei der FET 15 durch das Anlegen eines -5-Volt-Signals an seiner Steuerelektrode zu derselben Zeit nichtleitend geschaltet wird.

Diese bekannte Anordnung hat den Nachteil, daß, wenn Anschluß 11 ausgewählt und die Dämpfung durch Anlegen eines 0-Volt-Signals an die Steuerelektrode des FET 19 nominell auf 0 eingestellt wird, der Signalweg vom Anschluß 11 zum Anschluß 13 zwei in Serie geschaltete Impedanzen der FETs 19 und 14 enthält, wobei die FETs in den Zustand EIN geschaltet sind, im Gegensatz zu nur einer solchen Impedanz (derjenigen des FET 15) im Signalweg von Anschluß 12 zu Anschluß 13. Dies ergibt einen Anstieg auf einen höheren Absolutwert des Reihenwiderstandes in dem seriellen Zweig als für einen dämpfungslosen Zustand wünschenswert sein kann. Zusätzlich kann ein deutliches Ungleichgewicht zwischen den Amplituden der zwei Signale auftreten, die wahlweise auf den gemeinsamen Anschluß 13 gegeben werden, obwohl dieses auch von der Größe der Verluste abhängt, die irgendwo im Signalweg auftreten können.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Verfügung zu stellen, die die obengenannten Nachteile der bekannten Anordnung überwindet oder abmildert.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale des kennzeichnenden Teils des Anspruchs 1 gelöst.

Erfindungsgemäß wird eine Schaltungsanordnung für das Einrichten irgendeines von mehreren wählbaren Signalwegen zwischen entsprechend mehreren ersten Anschlüssen und einem gemeinsamen Anschluß und für das Verändern der Dämpfung auf wenigstens einem der wählbaren Signalwege zur Verfügung gestellt, wobei jeder Weg, dessen Dämpfung verändert werden soll, ein erstes Schaltelement, im Zweig zwischen dem betreffenden ersten Anschluß und dem gemeinsamen Anschluß, und Dämpfungseinrichtungen aufweist, dadurch gekennzeichnet, daß die Dämpfungseinrichtungen durch weitere Schalteinrichtungen zum ersten Schaltelement parallel schaltbar sind, wobei das erste Schaltelement das einzige serielle Schaltelement in diesem Zweig darstellt.

Durch Anordnen nur eines Schaltelements, das sich als serielles Element im Signalweg befinden soll, wird der Widerstand des Signalweges auf einem Minimum gehalten und kann, abhängig von den Verlusten, die an anderen Punkten entlang jedes Weges in einer praktischen Anwendung der Erfindung auftreten, besser den Widerstand ausgleichen, der dem Zustand EIN zuzuordnen ist, der in anderen, nicht gedämpften Signalwegen der Schaltungsanordnung vorhanden ist.

Die Dämpfungseinrichtungen können aufweisen: ein Widerstandsnetzwerk und ein erstes Schaltelement und weitere Schaltelemente, die so beschaffen sein können, daß sie in dem betreffenden Signalweg einen von mehreren Widerstandszuständen einfügen können, wobei dies in Abhängigkeit von den entsprechenden Schaltzuständen, die an das erste Schaltelement und die weiteren Schaltelemente angelegt sind, geschieht. Die Widerstandzustände können dabei ein nomineller Kurzschluß, ein nomineller Leerlauf oder einer oder mehrere begrenzte Widerstandzustände des Widerstandsnetzwerks sein.

Die weiteren Schaltungseinrichtungen können ein oder mehrere Paare von zweiten Schaltelementen aufweisen, wobei die entsprechende Hälfte des einen oder der mehreren Paare von zweiten Schaltelementen mit den jeweiligen Teilen des Widerstandsnetzwerks und einem Ende des ersten Schaltelements, welches an den jeweiligen ersten Anschluß angeschlossen ist bzw. einem Ende des ersten Schaltelements, welches an den gemeinsamen Anschluß angeschlossen ist, verbunden ist.

Die Schaltungsanordnung kann einen Schaltzustandsgenerator für die Erzeugung von Schaltzuständen, die an die ersten und zweiten Schaltelemente angelegt werden, aufweisen, wobei der Schaltzustandsgenerator in einem ersten Fall so eingestellt wird, daß er das erste Schaltelement und das eine oder die mehreren Paare von zweiten Schaltelementen auf AUS schaltet, so daß der entsprechende Anschluß nicht ausgewählt wird, er in einem zweiten Fall das erste Element auf EIN schaltet, so daß er einen nominellen Kurzschlußwiderstandszustand erzeugt und er in einem dritten Fall das erste Schaltelement auf AUS und ein ausgewähltes des einen oder der mehreren Paare von zweiten Schaltelementen auf EIN schaltet, so daß ein ausgewählter begrenzter Widerstandszustand des Widerstandsnetzwerks zur Verfügung gestellt wird.

Die Schaltungsanordnung kann ein drittes Schaltelement aufweisen, das in Serie mit jeder der entsprechenden Hälften von dem einen oder den mehreren Paaren von zweiten Dämpfungsschaltelementen verbunden ist, welche an das Ende des ersten Schaltelements angeschlossen sind, das auf der Downstream-Seite angeordnet ist, wenn man den Signalfluß entlang des entsprechenden Signalweges betrachtet.

Der Einsatz eines dritten Schaltelements kann erforderlich sein, wenn die erfindungsgemäße Schaltungsanordnung in einem elektronischen Schaltkreis eingesetzt werden soll, wo die Anschlußauswahlfunktion und die Dämpfungsauswahlfunktion weitgehend voneinander unabhängig bleiben sollen.

Die Schaltungsanordnung kann einen Schaltzustandsgenerator für die Erzeugung von Schaltzuständen, die an die ersten, zweiten und dritten Schaltelemente angelegt werden sollen, aufweisen, wobei der Schaltzustandsgenerator in einem ersten Fall so eingestellt wird, daß er das erste Schaltelement und das dritte Schaltelement auf AUS schaltet, so daß die entsprechenden Anschlüsse nicht ausgewählt werden, er in einem zweiten Fall das erste Element auf EIN schaltet, so daß ein nomineller Kurzschlußwiderstand erzeugt wird, und er in einem dritten Fall das erste Schaltelement auf AUS schaltet, er das dritte Schaltelement auf EIN und ein ausgewähltes des einen oder der mehreren Paare von zweiten Schaltelementen auf EIN schaltet, so daß ein ausgewählter begrenzter Widerstandszustand des Widerstandsnetzwerks zur Verfügung gestellt wird.

Die Widerstandsanordnung kann ein Paar von zweiten Schaltelementen und ein drittes Schaltelement aufweisen, wobei das eine Paar von zweiten Schaltelementen in Gegenphase zum ersten Schaltelement schaltbar ist.

Das Widerstandsnetzwerk kann ein Pi-Netzwerk oder alternativ ein T-Netzwerk sein.

Die ersten, zweiten und dritten Schaltelemente können FETs sein.

Im folgenden werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein Schaltbild einer bekannten SPDT-Schaltungsanordnung, die eine wahlweise Dämpfung vorsieht;

Fig. 2 ein Schaltbild einer ersten erfindungsgemäßen Ausführungsform einer Schaltungsanordnung;

Fig. 3 ein Schaltbild einer zweiten erfindungsgemäßen Ausführungsform einer Schaltungsanordnung;

Fig. 4 ein Schaltbild, das einen Weg veranschaulicht, auf dem der nicht genutzte Zustand, der in der Funktionstabelle für Fig. 3 gezeigt ist, verhindert werden kann, und

Fig. 5 ein Schaltbild einer dritten erfindungsgemäßen Ausführungsform einer Schaltungsanordnung.

Es sei jetzt verwiesen auf Fig. 2, wo eine SPDT- Schaltungsanordnung nach einer Ausführungsform der Erfindung, die zwei Funktionen der Anschlußauswahl und der Signaldämpfung in eine Stufe 30 integriert. Das serielle Dämpfungsschaltelement, das in Fig. 1 zu sehen ist, wird beibehalten als erstes Schaltelement FET 19, für die Parallelschaltung des Widerstandsnetzwerks 18, jedoch, wird diesmal der FET 20 in Fig. 1 durch ein Paar von zweiten Schaltelementen FET 31 und 32, die zwischen die jeweiligen Enden des Widerstandsnetzwerks 18 und die jeweiligen Enden des ersten Schaltelements FET 19 geschaltet werden, ersetzt. In dieser Ausführungsform wird angenommen, daß der andere Zweig der Schaltungsanordnung, d. h. Anschluß 12, keine Dämpfungseinrichtung enthält, sondern lediglich durch den seriell geschalteten FET 15 und den parallel geschalteten FET 16 bestimmt wird, wie in Fig. 1.

Die Funktionstabelle für diese Anordnung ist im folgenden gezeigt:

Somit kann man sehen, daß die Rolle, die in Fig. 1 der FET 14 spielt, nun durch die Dämpfungsschaltungsstufe 30 übernommen wird, insbesondere, wenn sowohl der erste Schalt-FET 19 als auch das Paar von zweiten Schalt-FETs 31 und 32 auf AUS geschaltet sind. Andere Schaltzustände der drei FETs 19, 31 und 32 liefern entweder einen nominellen Kurzschluß (keine Dämpfung) oder eine hohe Impedanz (mit Dämpfung) entlang dem Signalweg. Es wird darauf verwiesen, daß der, dem Zustand EIN entsprechende Widerstand, der verschiedenen FETs, die in der Schaltungsanordnung verwendet werden, nicht 0 Ohm sein wird, sondern in Abhängigkeit von den eingesetzten Bauelementen etwas größer sein wird (z. B. 10 Ohm). Deshalb bezieht man sich auf einen nominellen Kurzschluß und analog auf einen nominellen Leerlauf.

Die obige Ausführungsform der Erfindung setzt eine Situation voraus, bei der sowohl P₁ als auch P₂ denselben Wert von z. B. -5 Volt annehmen können. Bei vielen Anwendungen ist es jedoch wünschenswert P₁ und P₂ als komplementären Wert des anderen zu nehmen, d. h. z. B. P₂=₁ zu haben. Dies könnte der Fall sein, wenn die Schaltelemente von vorhandenen Treiberschaltungen getrieben werden, die komplementäre Ausgänge zur Verfügung haben. Unter diesen Umständen kann die Ausführungsform der Erfindung, die in Fig. 2 gezeigt ist, durch die Einbeziehung eines dritten Schaltelements, des FET 33, in Serie mit dem vorhandenen FET 32, modifiziert werden. Dies wird in Fig. 3 veranschaulicht. Jetzt dürfen die Treibersignale an den Steuerelektroden der FETs 31 und 32 den Wert "high" haben (FETs 31 und 32 leitend), während das Treibersignal an der Steuerelektrode des FET 19 als "low" (FET 19 nicht leitend) zur Verfügung gestellt wird, um den Anschluß 11 zu isolieren, wobei das zusätzliche dritte Schaltelement, FET 33, durch einen Wert "low" an seiner Steuerelektrode (Signal C = -5 Volt) auf AUS geschaltet wird. Dies wird der Fall sein, weil, wenn Anschluß 11 nicht zum gemeinsamen Anschluß 13 durchgeschaltet ist, Anschluß 12 durchgeschaltet sein wird (d. h. wird den Wert "high", haben (0 Volt)).

Die Funktionstabelle für diese zweite Ausführungsform der Erfindung wird im folgenden gezeigt:

Es ist offensichtlich, daß der letzte Zustand in der obigen Funktionstabelle nicht erlaubt ist, weil, wäre der FET 19 leitend gemacht, während das dritte Schaltelement FET 33 auf AUS geschaltet wäre, so würde dies eine Übersteuerung der normalen Anschlußauswahlfunktion der Schaltung, die auf dem Weg über den FET 33 und 15 ausgeführt wird, zur Folge haben.

Ein Weg, der sichert, daß dieser nicht erlaubte Zustand nicht auftritt, wird in Fig. 4 gezeigt. In Fig. 4 liefert eine Schaltungssignalgeneratorstufe 40 die verschiedenen Schaltsignale C, , P, für den Schaltkreis, jedoch, sie beinhaltet auch eine Sperrschaltung in Form eines Widerstands 41 und einer Diode 42. Wenn jetzt das Signal den Wert "low" hat (-5 Volt), wird die Linie P durch die Diode 42 ebenfalls auf dem Wert "low" gehalten, wodurch der Zustand AUS des FET 19 ebenfalls erhalten bleibt. Sobald jedoch das Signal den Wert "high" annimmt (0 Volt), kann das Signal P einen seiner zwei üblichen Werte, nämlich -5 Volt oder 0 Volt, annehmen, wobei der Wert davon abhängt, ob eine Dämpfung erforderlich ist oder nicht.

Obwohl die Erfindung bisher im Sinne ihrer Ausführungsform als SPDT-Schalter beschrieben wurde, kann die Erfindung nichtsdestoweniger in jeder Art von Schalteranordnung eingesetzt werden, unabhängig davon, wieviele Pole oder Umschaltungen es gibt. Es ist klar, daß, wenn mehr als zwei Umschaltungen einbezogen sind, die Schaltsignale an den Steuerelektroden des dritten Schaltelements (gezeigt als Transistoren 33 und 15 in der Doppelumschaltanordnung der Fig. 3) so eingerichtet werden, daß nur der gewünschte Anschluß mit dem gemeinsamen Anschluß 13 verbunden wird. Nur jedes dritte Schaltelement wird normalerweise auf EIN stehen, der Rest wird nicht leitend gemacht, um diejenigen Anschlüsse, die nicht erforderlich sind, zu isolieren. Wenn mehr als ein Pol eingesetzt wird, ist es einfach eine Frage der Vervielfältigung der grundlegenden Dämpfungs-/Auswahl-Schaltungsanordnung, die in Fig. 2 oder Fig. 3 gezeigt ist, für die anderen eingesetzten Pole.

Zusätzlich ist es möglich, für das Widerstandsnetzwerk 18 und die ersten und zweiten Schaltelemente (gezeigt als FETs 19, 31 und 32 in den Fig. 2 und 3) mehr als zwei Dämpfungszustände im Signalweg zur Verfügung zu stellen. Solch eine Anordnung wird als dritte Ausführungsform der Erfindung in Fig. 5 gezeigt, wobei das Widerstandsnetzwerk als ein T-Netzwerk 50 ausgeführt ist und zwei Paare von seriellen Elementen 51 und 54, und 52 und 53, und ein Parallelelement 55 aufweist. Das erste Schaltelement 19 wird wie zuvor beibehalten, jedoch werden jetzt zwei Paare von zweiten Schaltelementen in der Form der FETs 61 und 64 und FETs 62 und 63 zur Verfügung gestellt. Das Widerstandspaar 51 und 54 wird über das Transistorenpaar 61 und 64 zu den jeweiligen Enden des ersten Schaltelements geführt, und das Widerstandspaar 52 und 53 wird über das Transistorenpaar 62 und 63 zu den jeweiligen Enden des ersten Schaltelements 19 geführt.

Zwei dritte Schaltelemente, FETs 73 bzw. 74 werden entsprechend der zweiten Ausführungsform, die in Fig. 3 gezeigt ist, in Serie mit den FETs 63 und 64 geschaltet. Diese werden durch ein Signal C an ihrer Steuerelektrode parallel getrieben. Die FET-Paare 61 und 64, und 62 und 63 werden von den Signalen P₃ bzw. P₂ gleichfalls parallel getrieben. Signal P₃ schaltet mittels der jeweiligen FETs 58, 59 auch ein Paar von Anpassungswiderständen 56, 57 ein. Der FET 19 wird durch ein Steuersignal P₁ getrieben.

Im Betrieb wird nur eines der Signale P₁, P₃ mit dem Wert "high" betrieben, um eine spezielle Netzwerksimpedanz auf dem Signalweg darzustellen. Der Betrieb der restlichen Schaltung erfolgt, wie für die Ausführungsform von Fig. 3 beschrieben.

Während die Schaltungselemente in der Form von FETs angenommen wurden, können in der Praxis beliebige passende Formen von Schaltelementen eingesetzt werden, wobei die Erfindung den größten Wert hat, wenn der Widerstandswert der Bauelemente für den Zustand EIN erheblich ist.

Obwohl die Schaltungsanordnungen der Fig. 2 und 3 eine SPDT- Anordnung angenommen haben, in welcher ein Signal von einem der zwei Anschlüsse 11 und 12 (die Eingabeanschlüsse) zum gemeinsamen Anschluß 13 (dem Ausgabeanschluß) durchgeschaltet wird, ist es möglich, daß, wo Schaltelemente mit zweidimensionalen Bauelementen z. B. JFETs eingesetzt werden, eine umgekehrte Anordnung zu haben, in welcher das Signal von dem gemeinsamen Anschluß 13 zu einem der anderen Anschlüsse 11, 12 durchgeschaltet wird. Der Signalfluß erfolgt dann von rechts nach links, und es ist in einem solchen Fall notwendig, das dritte Schaltelement 33 (Fig. 3) oder die entsprechenden Elemente 73 und 74 (Fig. 5) auf die Downstream-Seite des Signalflusses zu verlagern, d. h. auf die linke Seite des ersten Schaltelements 19.

Mit der Schaltungsanordnung, die in Fig. 2 gezeigt ist, ist es möglich, einen nicht gedämpften Verlust (d. h. der Paralleltransistor 19 ist auf EIN geschaltet, FETs 31 und 32 sind auf AUS geschaltet, FET 14 ist auf EIN geschaltet) von nur 0,25 dB, verglichen mit etwa 1 dB für die bekannte Anordnung von Fig. 1, zu erreichen.

Claims (11)

1. Schaltungsanordnung für die Ausbildung eines von mehreren wählbaren Signalwegen zwischen mehreren entsprechenden ersten Anschlüssen (11, 12) und einem gemeinsamen Anschluß (13) und für die Veränderung der Dämpfung auf wenigstens einem der wählbaren Signalwege, wobei jeder Signalweg, dessen Dämpfung verändert werden soll, ein erstes Schaltelement (19) auf einem Signalweg zwischen dem betreffenden ersten Anschluß und dem gemeinsamen Anschluß und eine Dämpfungseinrichtung (18) aufweist, dadurch gekennzeichnet, daß die Dämpfungseinrichtung (18) über weitere Schaltelemente (31, 32) parallel mit dem ersten Schaltelement (19) verbunden ist, wobei das erste Schaltelement das einzige serielle Schaltelement auf diesem Signalweg darstellt.

2. Eine Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Dämpfungseinrichtung aufweist: ein Widerstandsnetzwerk (18) und das erste Schaltelement (19) und die weiteren Schaltelemente (31, 32), welche so angeordnet sind, daß sie in den entsprechenden Signalweg einen von mehreren Widerstandszuständen einfügen können, wobei dies in Abhängigkeit von den entsprechenden Schaltzuständen, die an das erste Schaltelement und die weiteren Schaltelemente angelegt sind, geschieht.

3. Eine Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß mehrere Widerstandszustände einen nominellen Kurzschluß, einen nominellen Leerlauf oder einen oder mehrere begrenzte Widerstandszustände des Widerstandsnetzwerks (18) umfassen.

4. Eine Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die weiteren Schalteinrichtungen ein oder mehrere Paare von zweiten Schaltelementen (31, 32) aufweisen, wobei die entsprechenden Hälften von einem oder mehreren Paaren der zweiten Schaltelemente zwischen die jeweiligen Teile des Widerstandsnetzwerks (18) und einem Ende des ersten Schaltelements (19), welches mit dem betreffenden ersten Anschluß (11) bzw. einem Ende des ersten Schaltelements, welches mit dem gemeinsamen Anschluß (13) verbunden ist, geschaltet sind.

5. Eine Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß sie einen Schaltzustandsgenerator (40) für die Erzeugung der Schaltzustände, die an die ersten und zweiten Schaltelemente angelegt werden, aufweist, wobei der Schaltzustandsgenerator in einem ersten Fall so angelegt ist, das erste Schaltelement (19) und ein oder mehrere Paare von zweiten Schaltelementen (61, 64; 62, 63) auf AUS zu schalten, so daß der betreffende Anschluß (11) nicht ausgewählt wird, in einem zweiten Fall das erste Schaltelement (19) auf EIN zu schalten, so daß ein nomineller Kurzschlußwiderstandszustand zur Verfügung gestellt wird, und in einem dritten Fall das erste Schaltelement (19) auf AUS und ein ausgewähltes des einen oder der mehreren Paare von zweiten Schaltelementen (61, 64; 62, 63) auf EIN zu schalten, so daß ein ausgewählter begrenzter Widerstandszustand des Widerstandsnetzwerks zur Verfügung gestellt wird.

6. Eine Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß sie ein drittes Schaltelement (73, 74) aufweist, welches in Serie mit jeder der entsprechenden Hälften (63, 64) des einen oder der mehreren Paare von zweiten Dämpfungsschaltelementen (61, 64; 62, 63) geschaltet ist, die mit dem ersten Ende des ersten Schaltelements (19), welches auf der Downstream-Seite im Sinne des Signalflusses entlang dem betreffenden Signalweg angeordnet ist, verbunden sind.

7. Eine Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß sie einen Schaltzustandsgenerator (40) für die Erzeugung der Schaltzustände, die an die ersten (19), die zweiten (61, 64; 62, 63) und die dritten (73, 74) Schaltelemente angelegt werden, aufweist, wobei der Schaltzustandsgenerator (40) in einem ersten Fall so angelegt ist, daß er das erste Schaltelement (19) und das dritte Schaltelement (73, 74) auf AUS schaltet, so daß der entsprechende Anschluß nicht ausgewählt wird, in einem zweiten Fall das erste Schaltelement (19) auf EIN schaltet, so daß der nominelle Kurzschlußwiderstandszustand zur Verfügung gestellt wird, und in einem dritten Fall das erste Schaltelement (19) auf AUS, das dritte Schaltelement (73, 74) auf EIN und ein ausgewähltes des einen oder der mehreren Paare von zweiten Schaltelementen (61, 64; 62, 63) auf EIN schaltet, so daß ein ausgewählter, begrenzter Widerstandszustand des Widerstandsnetzwerks zur Verfügung gestellt wird.

8. Eine Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß sie ein Paar von zweiten Schaltelementen (31, 32) und ein drittes Schaltelement (33) aufweist, wobei das Paar von zweiten Schaltelementen (31, 32) in Gegenphase zum ersten Schaltelement (19) zu schalten ist.

9. Eine Schaltungsanordnung nach einem der Ansprüche 2 bis 8, dadurch gekennzeichnet, daß das Widerstandsnetzwerk (18) ein Pi-Netzwerk ist.

10. Eine Schaltungsanordnung nach einem der Ansprüche 2 bis 8, dadurch gekennzeichnet, daß das Widerstandsnetzwerk (18) ein T-Netzwerk ist.

11. Eine Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die verschiedenen Schaltelemente FETs (Feldeffekttransistoren) sind.