JPH08256038A - 切り換え装置 - Google Patents
切り換え装置Info
- Publication number
- JPH08256038A JPH08256038A JP7300785A JP30078595A JPH08256038A JP H08256038 A JPH08256038 A JP H08256038A JP 7300785 A JP7300785 A JP 7300785A JP 30078595 A JP30078595 A JP 30078595A JP H08256038 A JPH08256038 A JP H08256038A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- switching element
- port
- elements
- switching device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
- H03H11/245—Frequency-independent attenuators using field-effect transistor
Landscapes
- Electronic Switches (AREA)
- Networks Using Active Elements (AREA)
- Attenuators (AREA)
Abstract
(57)【要約】
【課題】 信号経路内において多数の可選択減衰状態の
いずれをも提供し、その際その経路に複数の切り換え素
子抵抗を課さない減衰器切り換え装置を提供する。 【解決手段】 切り換え装置は、各減衰可能ポートの信
号経路内に第１の切り換え素子および第１の切り換え素
子の反対側の更なる切り換え手段により接続可能な減衰
手段（１７）を有し、第１の切り換え素子はその経路内
の全ての直列素子を構成する。減衰手段は抵抗網（１
８）を有し、更なる切り換え手段は多数の抵抗状態の１
つを信号経路内に導入するために、第１の切り換え素子
の各端および抵抗網の各点に接続された第２の切り換え
素子を有する。関連のポートは、第１および第２の切り
換え素子をオフ、または第１の素子および第２の切り換
え素子と信号フロー路の下流に位置する第１の切り換え
素子の端との間に直列に接続された第３の切り換え素子
をオフにすることにより分離される。切り換え素子はＦ
ＥＴで、切り換え回路については単極、双投式（ＳＰＤ
Ｔ）切り換え、または様々な数の「極」、「スロー」を
もつ切り換えの形態をとることができる。
いずれをも提供し、その際その経路に複数の切り換え素
子抵抗を課さない減衰器切り換え装置を提供する。 【解決手段】 切り換え装置は、各減衰可能ポートの信
号経路内に第１の切り換え素子および第１の切り換え素
子の反対側の更なる切り換え手段により接続可能な減衰
手段（１７）を有し、第１の切り換え素子はその経路内
の全ての直列素子を構成する。減衰手段は抵抗網（１
８）を有し、更なる切り換え手段は多数の抵抗状態の１
つを信号経路内に導入するために、第１の切り換え素子
の各端および抵抗網の各点に接続された第２の切り換え
素子を有する。関連のポートは、第１および第２の切り
換え素子をオフ、または第１の素子および第２の切り換
え素子と信号フロー路の下流に位置する第１の切り換え
素子の端との間に直列に接続された第３の切り換え素子
をオフにすることにより分離される。切り換え素子はＦ
ＥＴで、切り換え回路については単極、双投式（ＳＰＤ
Ｔ）切り換え、または様々な数の「極」、「スロー」を
もつ切り換えの形態をとることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の可選択信号
経路のいずれかを対応する複数の第１のポートと共通ポ
ート間に確立し、少なくとも１つの可選択信号経路の減
衰を変化させる切り換え装置に関する。
経路のいずれかを対応する複数の第１のポートと共通ポ
ート間に確立し、少なくとも１つの可選択信号経路の減
衰を変化させる切り換え装置に関する。
【０００２】
【従来の技術】多数ある第１のポートのいずれかと第２
の共通ポート間に信号経路を確立し、その経路に沿った
信号フローを行って所望の減衰度を得る回路は周知であ
る。
の共通ポート間に信号経路を確立し、その経路に沿った
信号フローを行って所望の減衰度を得る回路は周知であ
る。
【０００３】図５は、ＳＰＤＴ（単極双投式）切り換え
形態の既知装置で、２つの第１のポート１１と１２およ
び第２の共通ポート１３を有する。２つのＦＥＴ１４と
１５は、要求通りにポート１１と１２の内の選択された
一方と共通ポート１３間に信号経路を確立するためのポ
ート選択素子として動作する。必要なら、ＦＥＴ１５が
非導電モードに切り換えられたときに、共通ポート１３
からポート１２を強化分離するための分岐経路を提供す
るため、更なるＦＥＴ１６が含まれてもよい。
形態の既知装置で、２つの第１のポート１１と１２およ
び第２の共通ポート１３を有する。２つのＦＥＴ１４と
１５は、要求通りにポート１１と１２の内の選択された
一方と共通ポート１３間に信号経路を確立するためのポ
ート選択素子として動作する。必要なら、ＦＥＴ１５が
非導電モードに切り換えられたときに、共通ポート１３
からポート１２を強化分離するための分岐経路を提供す
るため、更なるＦＥＴ１６が含まれてもよい。
【外１】 選択が行われ、その際ＦＥＴ１４および１６はＦＥＴ１
５とは逆相で駆動される。第１のポートの１つである１
１は、抵抗網１８およびＦＥＴ切り換え１９と２０の形
をとる２つの減衰切り換え素子を有する減衰手段１７を
信号経路内に含む
５とは逆相で駆動される。第１のポートの１つである１
１は、抵抗網１８およびＦＥＴ切り換え１９と２０の形
をとる２つの減衰切り換え素子を有する減衰手段１７を
信号経路内に含む
【外２】
【外３】 に対して低インピーダンスの通し経路を形成し、一方で
ＦＥＴ２０は、入力信号にかかる回路網１８の負荷効果
の全て、特にＦＥＴ１９の下流端におけるものを除去す
るために非導電状態に切り換えられる。
ＦＥＴ２０は、入力信号にかかる回路網１８の負荷効果
の全て、特にＦＥＴ１９の下流端におけるものを除去す
るために非導電状態に切り換えられる。
【０００４】
【外４】 分岐網１８が含まれ、従って、ポート１１上の信号はポ
ート１３に到達すると減衰される。
ート１３に到達すると減衰される。
【０００５】ＦＥＴ１４が導電状態に切り換えられるま
で減衰手段１７の全ての設定が無効であるように、減衰
およびポート選択の２つの機能はこの回路においては完
全に独立している。この切り換えは、ＦＥＴ１４のゲー
トへの零ボルトの適用（そして所望によりＦＥＴ１６の
ゲートへの適用）により起こり、それと同時にＦＥＴ１
５は−５ボルトの信号がゲートに適用されることにより
非導電となる。
で減衰手段１７の全ての設定が無効であるように、減衰
およびポート選択の２つの機能はこの回路においては完
全に独立している。この切り換えは、ＦＥＴ１４のゲー
トへの零ボルトの適用（そして所望によりＦＥＴ１６の
ゲートへの適用）により起こり、それと同時にＦＥＴ１
５は−５ボルトの信号がゲートに適用されることにより
非導電となる。
【０００６】
【発明が解決しようとする課題】上記既知装置の欠点
は、ポート１１が選択され、ＦＥＴ１９のゲートへの零
ボルト信号の適用により減衰が公称零に設定されると
き、ポート１１から共通ポート１３までの信号経路には
ＦＥＴ１９と１４に伴う２つの直列接続ＦＥＴオン・イ
ンピーダンスが含まれるということで、これに対してポ
ート１２からポート１３までの信号経路にはそのような
インピーダンス（ＦＥＴ１５に伴う）が１つしか含まれ
ない。その結果、直列経路の直列抵抗の高絶対値は、
「零減衰」状態で所望されるよりもより上昇することに
なる。さらに、これは信号経路内のどこかで発生する振
幅損失によるものであるが、共通ポート１３に選択的に
供給される２つの信号の振幅間にかなりの不均衡も起こ
り得る。
は、ポート１１が選択され、ＦＥＴ１９のゲートへの零
ボルト信号の適用により減衰が公称零に設定されると
き、ポート１１から共通ポート１３までの信号経路には
ＦＥＴ１９と１４に伴う２つの直列接続ＦＥＴオン・イ
ンピーダンスが含まれるということで、これに対してポ
ート１２からポート１３までの信号経路にはそのような
インピーダンス（ＦＥＴ１５に伴う）が１つしか含まれ
ない。その結果、直列経路の直列抵抗の高絶対値は、
「零減衰」状態で所望されるよりもより上昇することに
なる。さらに、これは信号経路内のどこかで発生する振
幅損失によるものであるが、共通ポート１３に選択的に
供給される２つの信号の振幅間にかなりの不均衡も起こ
り得る。
【０００７】本発明は、既知装置の上記欠点を克服、ま
たは軽減する切り換え装置を提供することを目的とす
る。
たは軽減する切り換え装置を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明によれば、複数の
可選択信号経路のいずれかを対応する複数の第１のポー
トと共通ポート間に確立し、前記可選択信号経路の少な
くとも１つの減衰を変化させる切り換え装置において、
減衰が変化される各経路は、その経路内の前記関連の第
１のポートと前記共通ポート間に第１の切り換え素子、
および前記第１の切り換え素子の反対側の更なる切り換
え手段により接続可能な減衰手段を有し、前記第１の切
り換え素子は、前記経路内の全ての直列切り換え素子を
構成する切り換え装置が提供される。
可選択信号経路のいずれかを対応する複数の第１のポー
トと共通ポート間に確立し、前記可選択信号経路の少な
くとも１つの減衰を変化させる切り換え装置において、
減衰が変化される各経路は、その経路内の前記関連の第
１のポートと前記共通ポート間に第１の切り換え素子、
および前記第１の切り換え素子の反対側の更なる切り換
え手段により接続可能な減衰手段を有し、前記第１の切
り換え素子は、前記経路内の全ての直列切り換え素子を
構成する切り換え装置が提供される。
【０００９】信号経路内に直列素子として配置される切
り換え素子を１つだけ調整することによりその信号経路
の抵抗は最小限に保たれ、また、本発明の実質適用にお
いて各経路に沿った他点で発生する損失に従って、切り
換え装置内の他の減衰不可能な信号経路に存在するオン
抵抗はより平均化されることになる。
り換え素子を１つだけ調整することによりその信号経路
の抵抗は最小限に保たれ、また、本発明の実質適用にお
いて各経路に沿った他点で発生する損失に従って、切り
換え装置内の他の減衰不可能な信号経路に存在するオン
抵抗はより平均化されることになる。
【００１０】前記減衰手段は抵抗網、および前記第１の
切り換え素子を有し、前記更なる切り換え手段は、前記
第１の切り換え素子および前記更なる切り換え手段に適
用される対応の切り換え状態に基づいて、前記関連の信
号経路内に複数の抵抗状態の１つを導入できるように構
成されてもよい。前記抵抗状態は、公称短絡回路、およ
び公称開回路または前記抵抗網の１つ以上の有限抵抗状
態であってもよい。
切り換え素子を有し、前記更なる切り換え手段は、前記
第１の切り換え素子および前記更なる切り換え手段に適
用される対応の切り換え状態に基づいて、前記関連の信
号経路内に複数の抵抗状態の１つを導入できるように構
成されてもよい。前記抵抗状態は、公称短絡回路、およ
び公称開回路または前記抵抗網の１つ以上の有限抵抗状
態であってもよい。
【００１１】前記更なる切り換え手段は第２の切り換え
素子対を１つ以上有し、前記１つ以上の第２の切り換え
素子対の対応するハーフは、前記抵抗網の各部分と、前
記関連の第１のポートに接続された前記第１の切り換え
素子の端および前記共通ポートに接続された前記第１の
切り換え素子の端との間に接続されてもよい。
素子対を１つ以上有し、前記１つ以上の第２の切り換え
素子対の対応するハーフは、前記抵抗網の各部分と、前
記関連の第１のポートに接続された前記第１の切り換え
素子の端および前記共通ポートに接続された前記第１の
切り換え素子の端との間に接続されてもよい。
【００１２】切り換え装置は、前記第１および第２の切
り換え素子に適用される前記切り換え状態を生成する切
り換え状態発生器を有し、前記切り換え状態発生器は、
第１のケースに調整されて前記切り換え素子および前記
１つ以上の第２の切り換え素子対をオフにして関連ポー
トを選択、第２のケースに調整されて第１の切り換え素
子をオンにして公称短絡回路抵抗状態を提供、第３のケ
ースに調整されて第１の切り換え素子をオフ、および前
記１つ以上の第２の切り換え素子対で選択された１つを
オンして前記抵抗網の選択有限抵抗状態を提供してもよ
い。
り換え素子に適用される前記切り換え状態を生成する切
り換え状態発生器を有し、前記切り換え状態発生器は、
第１のケースに調整されて前記切り換え素子および前記
１つ以上の第２の切り換え素子対をオフにして関連ポー
トを選択、第２のケースに調整されて第１の切り換え素
子をオンにして公称短絡回路抵抗状態を提供、第３のケ
ースに調整されて第１の切り換え素子をオフ、および前
記１つ以上の第２の切り換え素子対で選択された１つを
オンして前記抵抗網の選択有限抵抗状態を提供してもよ
い。
【００１３】切り換え装置は、前記関連の信号経路に沿
った信号フローの下流に位置する前記第１の切り換え素
子の端に接続された前記１つ以上の第２の減衰切り換え
素子対の対応ハーフのそれぞれと直列に接続された第３
の切り換え素子を有してもよい。
った信号フローの下流に位置する前記第１の切り換え素
子の端に接続された前記１つ以上の第２の減衰切り換え
素子対の対応ハーフのそれぞれと直列に接続された第３
の切り換え素子を有してもよい。
【００１４】上記のような第３の切り換え素子の使用
は、本発明の切り換え装置がポート選択機能および減衰
選択機能が大きく分離される電子回路で使用される場合
において必要とされる。
は、本発明の切り換え装置がポート選択機能および減衰
選択機能が大きく分離される電子回路で使用される場合
において必要とされる。
【００１５】切り換え装置は、前記第１、第２および第
３の切り換え素子に適用される前記切り換え状態を生成
する切り換え状態発生器を有し、前記切り換え状態発生
器は、第１のケースに調整されて前記切り換え素子およ
び前記第３の切り換え素子をオフにして関連ポートを選
択、第２のケースに調整されて第１の切り換え素子をオ
ンにして公称短絡回路抵抗状態を提供、第３のケースに
調整されて第１の切り換え素子をオフ、前記第３の切り
換え素子をオン、および前記１つ以上の第２の切り換え
素子対で選択された１つをオンにして前記抵抗網の選択
有限抵抗状態を提供してもよい。
３の切り換え素子に適用される前記切り換え状態を生成
する切り換え状態発生器を有し、前記切り換え状態発生
器は、第１のケースに調整されて前記切り換え素子およ
び前記第３の切り換え素子をオフにして関連ポートを選
択、第２のケースに調整されて第１の切り換え素子をオ
ンにして公称短絡回路抵抗状態を提供、第３のケースに
調整されて第１の切り換え素子をオフ、前記第３の切り
換え素子をオン、および前記１つ以上の第２の切り換え
素子対で選択された１つをオンにして前記抵抗網の選択
有限抵抗状態を提供してもよい。
【００１６】切り換え装置は、第２の切り換え素子１対
と、第３の切り換え素子１つとを有し、前記第２の切り
換え素子１対は前記第１の切り換え素子と逆相に切り換
え可能としてもよい。
と、第３の切り換え素子１つとを有し、前記第２の切り
換え素子１対は前記第１の切り換え素子と逆相に切り換
え可能としてもよい。
【００１７】抵抗網は、ｐｉ回路網またはＴ回路網であ
ってもよい。
ってもよい。
【００１８】第１、第２および第３の切り換え素子はＦ
ＥＴであってもよい。
ＥＴであってもよい。
【００１９】
【実施例】次に、本発明について図面を参照しながら実
施例に基づいて説明する。
施例に基づいて説明する。
【００２０】図１を参照すると、本発明によるＳＰＤＴ
切り換え装置は、図１においてポート選択および信号減
衰という２つの機能を１つのステージ３０に有効的に組
み込んでいる。図５の直列減衰切り換え素子は、抵抗網
１８の分岐用に第１の切り換え素子ＦＥＴ１９として保
たれるが、ここでは図５のＦＥＴ２０は、抵抗網１８の
各端と第１の切り換え素子ＦＥＴ１９の各端との間にそ
れぞれ接続された第２の切り換え素子対ＦＥＴ３１と３
２により置き換えられる。この実施例では、切り換え装
置のもう一方の端、すなわちポート１２は減衰手段を含
まないと思われるが、図５のように、直列接続されたＦ
ＥＴ１５および分巻接続されたＦＥＴ１６により完全に
制御されている。
切り換え装置は、図１においてポート選択および信号減
衰という２つの機能を１つのステージ３０に有効的に組
み込んでいる。図５の直列減衰切り換え素子は、抵抗網
１８の分岐用に第１の切り換え素子ＦＥＴ１９として保
たれるが、ここでは図５のＦＥＴ２０は、抵抗網１８の
各端と第１の切り換え素子ＦＥＴ１９の各端との間にそ
れぞれ接続された第２の切り換え素子対ＦＥＴ３１と３
２により置き換えられる。この実施例では、切り換え装
置のもう一方の端、すなわちポート１２は減衰手段を含
まないと思われるが、図５のように、直列接続されたＦ
ＥＴ１５および分巻接続されたＦＥＴ１６により完全に
制御されている。
【００２１】この回路の真理値表を下記に示す。
【００２２】
【表１】
【００２３】図５でＦＥＴ１４が果たしていた役割は、
減衰器切り換え部３０に取って代わられていることが分
かる。そしてこれは特に、第１の切り換えＦＥＴおよび
第２の切り換え対ＦＥＴ３１と３２の両方がオフになっ
ているときである。３つのＦＥＴ１９，３１および３２
が他の切り換え状態にあるときは、信号経路に沿って公
称短絡回路（減衰なし）または高インピーダンス（減衰
あり）のどちらかが提供される。切り換え装置で使用さ
れる様々なＦＥＴのオン状態での抵抗は零オームではな
く、使用機器によりそれよりも多少大きい（例えば１０
オーム）と認識される。従って、「公称」短絡回路、お
よび同様に「公称」開回路を参照することとなる。
減衰器切り換え部３０に取って代わられていることが分
かる。そしてこれは特に、第１の切り換えＦＥＴおよび
第２の切り換え対ＦＥＴ３１と３２の両方がオフになっ
ているときである。３つのＦＥＴ１９，３１および３２
が他の切り換え状態にあるときは、信号経路に沿って公
称短絡回路（減衰なし）または高インピーダンス（減衰
あり）のどちらかが提供される。切り換え装置で使用さ
れる様々なＦＥＴのオン状態での抵抗は零オームではな
く、使用機器によりそれよりも多少大きい（例えば１０
オーム）と認識される。従って、「公称」短絡回路、お
よび同様に「公称」開回路を参照することとなる。
【００２４】上記実施例は、Ｐ1およびＰ2の両方が同じ
値、すなわち−５Ｖとなり得る状況を前提とする。しか
し多くの適用において、Ｐ1とＰ2は相互の補体、すなわ
値、すなわち−５Ｖとなり得る状況を前提とする。しか
し多くの適用において、Ｐ1とＰ2は相互の補体、すなわ
【外５】 補体をもつ現存の駆動装置から駆動される場合において
そうである。このような状況のもと、図１に示される実
施例は、現存のＦＥＴ３２に第３の切り換え素子ＦＥＴ
３３を直列に接続して包含させることで変えることがで
きる。これは図２に示される。ここで、ＦＥＴ３１と３
２のゲート上の駆動信号は高くなり（ＦＥＴ３１、３２
導電）、一方でＦＥＴ１９のゲート上の駆動信号は低く
提供され（ＦＥＴ１９非導電）、ポート１１を分離する
ため、付加された第３の切り換え素子ＦＥＴ３３はその
ゲート上の低信号（信号Ｃ＝−５Ｖ）によりオフとな
る。これがまさにそうである。なぜなら、ポート１１の
共通ポート１３への切り換えが
そうである。このような状況のもと、図１に示される実
施例は、現存のＦＥＴ３２に第３の切り換え素子ＦＥＴ
３３を直列に接続して包含させることで変えることがで
きる。これは図２に示される。ここで、ＦＥＴ３１と３
２のゲート上の駆動信号は高くなり（ＦＥＴ３１、３２
導電）、一方でＦＥＴ１９のゲート上の駆動信号は低く
提供され（ＦＥＴ１９非導電）、ポート１１を分離する
ため、付加された第３の切り換え素子ＦＥＴ３３はその
ゲート上の低信号（信号Ｃ＝−５Ｖ）によりオフとな
る。これがまさにそうである。なぜなら、ポート１１の
共通ポート１３への切り換えが
【外６】 高くなる（０Ｖ））。
【００２５】上記第２の実施例の真理値表を下記に示
す。
す。
【００２６】
【表２】
【００２７】上記真理値表の最終ステージについては、
第３の切り換え素子ＦＥＴ３３がオフの間ＦＥＴ１９が
導電する場合、ＦＥＴ３３および１５により実行される
回路の通常のポート選択機能は無効となるため、許可さ
れないことは明白である。
第３の切り換え素子ＦＥＴ３３がオフの間ＦＥＴ１９が
導電する場合、ＦＥＴ３３および１５により実行される
回路の通常のポート選択機能は無効となるため、許可さ
れないことは明白である。
【００２８】この無効状態が起きないことを確実にする
１つの方法が図３に示される。図３において、切り換え
信号発生器段４０は切り換え装置に様々な切り換え信号
Ｃ、
１つの方法が図３に示される。図３において、切り換え
信号発生器段４０は切り換え装置に様々な切り換え信号
Ｃ、
【外７】
【外８】
【外９】 が高くなる（０Ｖ）やいなや、信号Ｐは減衰が要求され
ているかどうかによりその２つの通常値のどちらか、す
なわち−５Ｖまたは０Ｖをとることができる。
ているかどうかによりその２つの通常値のどちらか、す
なわち−５Ｖまたは０Ｖをとることができる。
【００２９】これまで本発明はＳＰＤＴ切り換えとして
の実施例に関して説明されてきたが、「極」または「ス
ロー」の数にかかわらず、あらゆる種類の切り換え構成
に用いることができる。「スロー」が３つ以上ある場
合、第３の切り換え素子（図２の双投式構成でトランジ
スタ３３および１５として示される）のゲート上の切り
換え信号は、所望のポートのみ共通ポート１３に結合さ
れるように配置されることは明らかである。従って、通
常切り換え素子の１／３のみオンとなり、残りは必要で
ないポートを分離するために非導電となる。複数の
「極」が用いられる場合は、他の極の使われる図１また
は図２に示される基本減衰・選択切り換え装置を単純に
２重にすればよい。
の実施例に関して説明されてきたが、「極」または「ス
ロー」の数にかかわらず、あらゆる種類の切り換え構成
に用いることができる。「スロー」が３つ以上ある場
合、第３の切り換え素子（図２の双投式構成でトランジ
スタ３３および１５として示される）のゲート上の切り
換え信号は、所望のポートのみ共通ポート１３に結合さ
れるように配置されることは明らかである。従って、通
常切り換え素子の１／３のみオンとなり、残りは必要で
ないポートを分離するために非導電となる。複数の
「極」が用いられる場合は、他の極の使われる図１また
は図２に示される基本減衰・選択切り換え装置を単純に
２重にすればよい。
【００３０】さらに、抵抗網１８および第１と第２の切
り換え素子（図１および図２のＦＥＴ１９、３１および
３２で示す）を調整して、関連の信号経路に減衰状態を
３つ以上提供することも可能である。この配列は、本発
明の第３の実施例として図４に示され、ここで抵抗網は
２対の直列素子５１と５４、５２と５３、および分巻素
子５５を有するＴ回路網５０として構成される。第１の
切り換え素子１９については前と同じだが、ここではＦ
ＥＴ６１と６４、およびＦＥＴ６２と６３の形をとる２
対の第２の切り換え素子が提供されている。抵抗器対５
１と５４はトランジスタ対６１と６４を通って第１の切
り換え素子１９の各端に到達し、抵抗器対５２と５３は
トランジスタ対６２と６３を通って第１の切り換え素子
１９の各端に到達する。図２に示す第２の実施例に従
い、ＦＥＴ６３と６４には、２／３切り換え素子ＦＥＴ
７３と７４がそれぞれ直列に接続される。これらは、ゲ
ート上の信号Ｃにより並列に駆動される。同様に、ＦＥ
Ｔ対６１と６４、および６２と６３は、信号Ｐ３および
Ｐ２によりそれぞれ並列に駆動される。信号Ｐ３はま
た、各ＦＥＴ５８、５９により対応する抵抗器対５６、
５７を切り換えてオンにする。ＦＥＴ１９は、制御信号
Ｐ１により駆動される。
り換え素子（図１および図２のＦＥＴ１９、３１および
３２で示す）を調整して、関連の信号経路に減衰状態を
３つ以上提供することも可能である。この配列は、本発
明の第３の実施例として図４に示され、ここで抵抗網は
２対の直列素子５１と５４、５２と５３、および分巻素
子５５を有するＴ回路網５０として構成される。第１の
切り換え素子１９については前と同じだが、ここではＦ
ＥＴ６１と６４、およびＦＥＴ６２と６３の形をとる２
対の第２の切り換え素子が提供されている。抵抗器対５
１と５４はトランジスタ対６１と６４を通って第１の切
り換え素子１９の各端に到達し、抵抗器対５２と５３は
トランジスタ対６２と６３を通って第１の切り換え素子
１９の各端に到達する。図２に示す第２の実施例に従
い、ＦＥＴ６３と６４には、２／３切り換え素子ＦＥＴ
７３と７４がそれぞれ直列に接続される。これらは、ゲ
ート上の信号Ｃにより並列に駆動される。同様に、ＦＥ
Ｔ対６１と６４、および６２と６３は、信号Ｐ３および
Ｐ２によりそれぞれ並列に駆動される。信号Ｐ３はま
た、各ＦＥＴ５８、５９により対応する抵抗器対５６、
５７を切り換えてオンにする。ＦＥＴ１９は、制御信号
Ｐ１により駆動される。
【００３１】動作においては、信号Ｐ１〜Ｐ３の内１つ
が高駆動されて信号経路に特定の網インピーダンスを提
供する。回路の残りの部分の動作については、図２の実
施例で説明した通りである。
が高駆動されて信号経路に特定の網インピーダンスを提
供する。回路の残りの部分の動作については、図２の実
施例で説明した通りである。
【００３２】切り換え素子はＦＥＴの形態をとるとされ
る一方で、実際、適切な形態の切り換え機器は全て使用
できる。その際、関連機器のオン抵抗値が認識できる場
合において本発明は最も有効となる。
る一方で、実際、適切な形態の切り換え機器は全て使用
できる。その際、関連機器のオン抵抗値が認識できる場
合において本発明は最も有効となる。
【００３３】また、図１および図２の切り換え装置は、
２つのポート１１と１２（「入力」ポート）の内の１つ
における信号が共通ポート１３（「出力」ポート）へ切
り換えられるＳＰＤＴ回路を想定しているが、切り換え
素子が例えばＪＦＥＴ等の２方向機器である場合、共通
ポート１３上の信号がポート１１、１２の内の他方へ切
り換えられる逆の配列も可能である。この場合、信号フ
ローは右から左へ流れ、また、第３の切り換え素子３３
（図２）または対応する素子７３と７４（図４）を信号
フローの下流、すなわち第１の切り換え素子１９の左に
配置することが必要となる。
２つのポート１１と１２（「入力」ポート）の内の１つ
における信号が共通ポート１３（「出力」ポート）へ切
り換えられるＳＰＤＴ回路を想定しているが、切り換え
素子が例えばＪＦＥＴ等の２方向機器である場合、共通
ポート１３上の信号がポート１１、１２の内の他方へ切
り換えられる逆の配列も可能である。この場合、信号フ
ローは右から左へ流れ、また、第３の切り換え素子３３
（図２）または対応する素子７３と７４（図４）を信号
フローの下流、すなわち第１の切り換え素子１９の左に
配置することが必要となる。
【００３４】図５の既知配列における約１ｄＢと比較し
て、図１に示される切り換え装置ではたった０．２５ｄ
Ｂの非減衰損失（すなわち、分巻トランジスタ１９オ
ン、ＦＥＴ３１と３２オフ、ＦＥＴ１４オン）を得るこ
とが可能となる。
て、図１に示される切り換え装置ではたった０．２５ｄ
Ｂの非減衰損失（すなわち、分巻トランジスタ１９オ
ン、ＦＥＴ３１と３２オフ、ＦＥＴ１４オン）を得るこ
とが可能となる。
【００３５】
【発明の効果】本発明によれば、信号経路内において多
数の可選択減衰状態のいずれをも提供し、その際その経
路に複数の切り換え素子抵抗を課さない減衰器切り換え
装置が提供される。
数の可選択減衰状態のいずれをも提供し、その際その経
路に複数の切り換え素子抵抗を課さない減衰器切り換え
装置が提供される。
【図１】本発明による切り換え装置の第１の実施例を示
す回路図である。
す回路図である。
【図２】本発明による切り換え装置の第２の実施例を示
す回路図である。
す回路図である。
【図３】図２の真理値表に示す非使用状態を防止する一
方法を示す回路図である。
方法を示す回路図である。
【図４】本発明による切り換え装置の第３の実施例を示
す回路図である。
す回路図である。
【図５】選択的な減衰を内蔵する既知のＳＰＤＴ切り換
え装置の回路図である。
え装置の回路図である。
１１、１２ 第１のポート １３ 第２のポート １４〜１６、１９、２０、３１〜３３、５８、５９、６
１〜６４、７３、７４ 電界効果トランジスタ １７ 減衰手段 １８ 抵抗網 ３０ 減衰器切り換え部 ４０ 切り換え信号発生器 ４１、５６、５７ 抵抗器 ４２ ダイオード ５０ Ｔ回路網 ５１〜５４ 直列素子 ５５ 分巻素子
１〜６４、７３、７４ 電界効果トランジスタ １７ 減衰手段 １８ 抵抗網 ３０ 減衰器切り換え部 ４０ 切り換え信号発生器 ４１、５６、５７ 抵抗器 ４２ ダイオード ５０ Ｔ回路網 ５１〜５４ 直列素子 ５５ 分巻素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ブライアン ジェフリイ バック イギリス エヌエヌ７ ４キュウエス，ノ ーザムプトンシア，ウィードン，ニュー ストリート ２
Claims (11)
- 【請求項１】 複数の可選択信号経路のいずれかを対応
する複数の第１のポートと共通ポート間に確立し、前記
可選択信号経路の少なくとも１つの減衰を変化させる切
り換え装置において、 減衰が変化される各経路は、その経路内の前記関連の第
１のポートと前記共通ポート間に第１の切り換え素子、
および前記第１の切り換え素子の反対側の更なる切り換
え手段により接続可能な減衰手段を有し、 前記第１の切り換え素子は、前記経路内の全ての直列切
り換え素子を構成する切り換え装置。 - 【請求項２】 前記減衰手段は抵抗網、および前記第１
の切り換え素子を有し、 前記更なる切り換え手段は、前記第１の切り換え素子お
よび前記更なる切り換え手段に適用される対応の切り換
え状態に基づいて、前記関連の信号経路内に複数の抵抗
状態の１つを導入できるように構成される請求項１記載
の切り換え装置。 - 【請求項３】 前記複数の抵抗状態は、公称短絡回路、
および公称開回路または前記抵抗網の１つ以上の有限抵
抗状態を有する請求項２記載の切り換え装置。 - 【請求項４】 前記更なる切り換え手段は第２の切り換
え素子対を１つ以上有し、 前記１つ以上の第２の切り換え素子対の対応するハーフ
は、前記抵抗網の各部分と、前記関連の第１のポートに
接続された前記第１の切り換え素子の端および前記共通
ポートに接続された前記第１の切り換え素子の端との間
に接続される請求項３記載の切り換え装置。 - 【請求項５】 前記第１および第２の切り換え素子に適
用される前記切り換え状態を生成する切り換え状態発生
器を有し、 前記切り換え状態発生器は、第１のケースに調整されて
前記切り換え素子および前記１つ以上の第２の切り換え
素子対をオフにして関連ポートを選択、第２のケースに
調整されて第１の切り換え素子をオンにして公称短絡回
路抵抗状態を提供、第３のケースに調整されて第１の切
り換え素子をオフ、および前記１つ以上の第２の切り換
え素子対で選択された１つをオンして前記抵抗網の選択
有限抵抗状態を提供する請求項４記載の切り換え装置。 - 【請求項６】 前記関連の信号経路に沿った信号フロー
の下流に位置する前記第１の切り換え素子の端に接続さ
れた前記１つ以上の第２の減衰切り換え素子対の対応ハ
ーフのそれぞれと直列に接続された第３の切り換え素子
を有する請求項４記載の切り換え装置。 - 【請求項７】 前記第１、第２および第３の切り換え素
子に適用される前記切り換え状態を生成する切り換え状
態発生器を有し、 前記切り換え状態発生器は、第１のケースに調整されて
前記切り換え素子および前記第３の切り換え素子をオフ
にして関連ポートを選択、第２のケースに調整されて第
１の切り換え素子をオンにして公称短絡回路抵抗状態を
提供、第３のケースに調整されて第１の切り換え素子を
オフ、前記第３の切り換え素子をオン、および前記１つ
以上の第２の切り換え素子対で選択された１つをオンに
して前記抵抗網の選択有限抵抗状態を提供する請求項６
記載の切り換え装置。 - 【請求項８】 第２の切り換え素子１対と、 第３の切り換え素子１つとを有し、 前記第２の切り換え素子１対は前記第１の切り換え素子
と逆相に切り換え可能な請求項７記載の切り換え装置。 - 【請求項９】 前記抵抗網はｐｉ回路網である請求項２
から８のいずれかに記載の切り換え装置。 - 【請求項１０】 前記抵抗網はＴ回路網である請求項２
から８のいずれかに記載の切り換え装置。 - 【請求項１１】 各種切り換え素子はＦＥＴである請求
項１から１０のいずれかに記載の切り換え装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9422186.8 | 1994-11-03 | ||
| GB9422186A GB2294831B (en) | 1994-11-03 | 1994-11-03 | Switching arrangement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08256038A true JPH08256038A (ja) | 1996-10-01 |
Family
ID=10763832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7300785A Pending JPH08256038A (ja) | 1994-11-03 | 1995-10-25 | 切り換え装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5648740A (ja) |
| JP (1) | JPH08256038A (ja) |
| KR (1) | KR960019984A (ja) |
| DE (1) | DE19540588A1 (ja) |
| FR (1) | FR2726707B3 (ja) |
| GB (1) | GB2294831B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3702189B2 (ja) * | 2001-02-27 | 2005-10-05 | 三洋電機株式会社 | 化合物半導体スイッチ回路装置 |
| US6737933B2 (en) | 2002-01-15 | 2004-05-18 | Nokia Corporation | Circuit topology for attenuator and switch circuits |
| USD697726S1 (en) | 2012-09-20 | 2014-01-21 | Steelcase Inc. | Chair |
| US11304528B2 (en) | 2012-09-20 | 2022-04-19 | Steelcase Inc. | Chair assembly with upholstery covering |
| US9548522B2 (en) * | 2013-11-22 | 2017-01-17 | Skyworks Solutions, Inc. | Systems, circuits and methods related to low-loss bypass of a radio-frequency filter or diplexer |
| US9991933B2 (en) * | 2015-05-18 | 2018-06-05 | Rohde & Schwarz Gmbh & Co. Kg | Attenuator and signal generator for stepwise attenuating a radio frequency signal |
| US20230283268A1 (en) * | 2022-03-01 | 2023-09-07 | Qualcomm Incorporated | Current-mode radio frequency attenuators |
| EP4344060A1 (en) * | 2022-09-21 | 2024-03-27 | Nxp B.V. | Digital, inductive step attenuator with capacitive phase-gain compensation and incorporation into quarter-wave tx / rx switch |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6246332Y2 (ja) * | 1979-12-10 | 1987-12-14 | ||
| US4787686A (en) * | 1985-12-20 | 1988-11-29 | Raytheon Company | Monolithic programmable attenuator |
| US4837530A (en) * | 1987-12-11 | 1989-06-06 | Hewlett-Packard Company | Wideband (DC-50 GHz) MMIC FET variable matched attenuator |
| US4875023A (en) * | 1988-05-10 | 1989-10-17 | Grumman Aerospace Corporation | Variable attenuator having voltage variable FET resistor with chosen resistance-voltage relationship |
| US4978932A (en) * | 1988-07-07 | 1990-12-18 | Communications Satellite Corporation | Microwave digitally controlled solid-state attenuator having parallel switched paths |
| US4959873A (en) * | 1988-07-08 | 1990-09-25 | The Marconi Company Limited | Transmission line switch |
| EP0360916A1 (de) * | 1988-09-30 | 1990-04-04 | Siemens Aktiengesellschaft | Monolithisch integrierbares Mirkowellen-Dämpfungsglied |
| US5006735A (en) * | 1990-01-23 | 1991-04-09 | Triquint Semiconductor, Inc. | Method and apparatus for compensating a solid state attenuator |
| US5309048A (en) * | 1992-09-24 | 1994-05-03 | Itt Corporation | Distributed digital attenuator |
| US5281928A (en) * | 1992-10-26 | 1994-01-25 | M/A-Com, Inc. | Electronic attenuator |
| US5345123A (en) * | 1993-07-07 | 1994-09-06 | Motorola, Inc. | Attenuator circuit operating with single point control |
| JP3362931B2 (ja) * | 1993-09-30 | 2003-01-07 | ソニー株式会社 | アツテネータ回路 |
-
1994
- 1994-11-03 GB GB9422186A patent/GB2294831B/en not_active Expired - Fee Related
-
1995
- 1995-10-05 US US08/538,968 patent/US5648740A/en not_active Expired - Fee Related
- 1995-10-25 JP JP7300785A patent/JPH08256038A/ja active Pending
- 1995-10-31 DE DE19540588A patent/DE19540588A1/de not_active Withdrawn
- 1995-11-02 KR KR1019950039330A patent/KR960019984A/ko active IP Right Grant
- 1995-11-02 FR FR9512934A patent/FR2726707B3/fr not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5648740A (en) | 1997-07-15 |
| GB2294831A (en) | 1996-05-08 |
| FR2726707B3 (fr) | 1997-01-17 |
| DE19540588A1 (de) | 1996-05-09 |
| KR960019984A (ko) | 1996-06-17 |
| GB9422186D0 (en) | 1994-12-21 |
| FR2726707A1 (fr) | 1996-05-10 |
| GB2294831B (en) | 1998-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1273063A (en) | Adjustable impedance driver network | |
| US4654610A (en) | PIN diode switched RF signal attenuator | |
| CA1157124A (en) | Hybrid circuit including capacitive charge-transfer means | |
| CA2425056C (en) | Digitally controlled impedance for i/o of an integrated circuit device | |
| US5563557A (en) | Attenuator having a plurality of current source circuits | |
| JPH08256038A (ja) | 切り換え装置 | |
| EP2464007A1 (en) | Control-voltage of pass-gate follows signal | |
| JP2002314373A (ja) | 可変減衰器 | |
| JPS6028449B2 (ja) | 可変減衰器 | |
| KR20070110554A (ko) | 다수의 기저대역 ｒｆ 소스를 결합하는 스위칭 멀티플렉서방법 | |
| WO2009055449A1 (en) | Integrated digitally controlled linear-in-decibels attenuator | |
| DE60104601T2 (de) | Skalierbare N x M Schaltmatrixarchitectur für Radiofrequenzübertragung | |
| US4363934A (en) | Volume control device | |
| JP3040687B2 (ja) | １入力多出力スイッチ及び多入力１出力スイッチ | |
| GB2460313A (en) | Four-state three-terminal digital attenuator having two-bit control interface | |
| WO2014197217A1 (en) | Low loss multiple output switch with integrated distributed attenuation | |
| WO2009105764A1 (en) | A transmit/receive unit, and methods and apparatus for transmitting signals between transmit/receive units | |
| CN111294700B (zh) | Pop噪声抑制装置、功率放大器和电子设备 | |
| US5504745A (en) | Switching cell transmission device employing dual gate FET's as one-way RF switching element | |
| US4060699A (en) | Line connection reversing circuits | |
| JPH0832395A (ja) | 可変減衰器 | |
| JP4071201B2 (ja) | スイッチマトリックス | |
| JP4040600B2 (ja) | ２×２スイッチおよび４×４スイッチ | |
| JP2743938B2 (ja) | マイクロ波移相器 | |
| US4760363A (en) | High frequency signal switching system |