DE19532755C1 - Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls - Google Patents

Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls

Info

Publication number
DE19532755C1
DE19532755C1 DE19532755A DE19532755A DE19532755C1 DE 19532755 C1 DE19532755 C1 DE 19532755C1 DE 19532755 A DE19532755 A DE 19532755A DE 19532755 A DE19532755 A DE 19532755A DE 19532755 C1 DE19532755 C1 DE 19532755C1
Authority
DE
Germany
Prior art keywords
chip
module according
connections
contacts
metal structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19532755A
Other languages
English (en)
Inventor
Hans-Juergen Dipl Ing Hacke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19532755A priority Critical patent/DE19532755C1/de
Application granted granted Critical
Publication of DE19532755C1 publication Critical patent/DE19532755C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

Chipkarten, die häufig auch als Wertkarten bezeichnet werden und beispielsweise als Telefonkarten oder Identifikationskar­ ten dienen, bestehen aus einem Kartenkörper und einem in den Kartenkörper eingebrachten Chipmodul. Zur Bildung des Chipmo­ duls wird der eigentliche Chip auf ein Verdrahtungselement kontaktiert, welches meist vergoldete und relativ großflä­ chige Kontaktflächen besitzt. Das Chipmodul wird dann so in den Kartenkörper eingebaut, daß die Kontaktflächen auf einer Oberfläche der Chipkarte liegen und dadurch eine externe Kontaktierung des implantierten Chips ermöglichen.
Für die Kontaktierung des Chips auf das Verdrahtungselement werden im wesentlichen die TAB-Technik (Tape Automated Bon­ ding) und die Draht-Bond-Technik angewandt (vergleiche Hand­ buch der Chipkarten, 1995, Carl Hanser Verlag München Wien, Seiten 31, 32).
Bei der TAB-Technik werden zunächst auf die Anschlußflächen der Chips metallische Höcker galvanisch aufgebracht. Als Verdrahtungselement dient hier der sogenannte Spider, dessen über einen Trägerfilm überstehende Leiterbahnen durch Löten oder Thermokompression mit den zugeordneten Höckern des Chips verbunden werden. Die aktive Fläche des Chips wird dann noch durch eine Abdeckung mit Kunststoff gegen Umwelteinflüsse geschützt. Der Vorteil des TAB-Verfahrens liegt in der hohen mechanischen Belastbarkeit der Chipanschlüsse und in der geringen Bauhöhe des Chipmoduls. Andererseits ergeben sich durch die aufwendige Höckererzeugung auf dem Chip höhere Kosten als bei den in Draht-Bond-Technik hergestellten Chip­ modulen.
Bei der am weitesten verbreiten Draht-Bond-Technik dient als Verdrahtungselement wieder eine Kunststoffolie, auf deren Vorderseite die für eine externe Kontaktierung vorgesehenen Kontaktflächen galvanisch aufgebracht sind. Zur Aufnahme des Chips und der Drahtverbindungen sind Löcher aus dem Träger­ film ausgestanzt. Der Chip wird nun in die vorgesehene Aus­ stanzung von der Rückseite auf der Leiterbahn befestigt. An­ schließend werden die Chipanschlüsse mit dünnen Drähten mit der Rückseite der Kontakte verbunden. Zum Schluß werden der Chip und die Bond-Drähte durch eine Abdeckung mit Kunststoff gegen Umwelteinflüsse geschützt. Der Vorteil des Draht-Bond- Verfahrens liegt darin, daß es sich weitgehend an das in der Halbleiterindustrie übliche Verfahren zur Verpackung von Chips in Standardgehäusen anlehnt und preisgünstiger ist als das TAB-Verfahren.
Weitere Anwendungsformen der TAB-Technik gehen aus der CH 654 143 A5 und der FR 2 584 235 A1 hervor. Weitere Anwendungsfor­ men der Draht-Bond-Technik gehen aus der JP 3-51196 A2 (Abstract) und der JP 63-258050 A2 (Abstract) hervor.
In der CH 661 816 A5 ist ein Verdrahtungselement beschrieben, bei welchem auf einem Filmstreifen mehrere Leiterbahnen ange­ ordnet sind, die auf einer Seite in ebene Kontaktflächen für eine externe Kontaktierung münden. Die anderen Enden der Lei­ terbahnen werden entweder direkt durch Löten oder Kleben oder mittels Drahtkontaktierung mit den zugeordneten Anschlüssen eines Chips verbunden. Bei dem aus der FR 2 584 235 A1 be­ kannten (Flip-Chip)-Verfahren liegen die Kontaktstellen für die Chip-Montage jeweils innerhalb des Bereichs der zugeordneten Kontaktfläche für die externe Kontaktierung.
Aus der JP 55-26613 A2 (Abstract) ist ein beidseitig mit ei­ ner Transportperforation versehenes Trägerband für Chips be­ kannt, bei welchem die Leiterstrukturen und die Perforation durch beidseitiges Ätzen aus einer Metallfolie herausgebildet werden. In der Umgebung der Chipkontakte des Trägerbandes wird die Metallfolie durch einseitigen Ätzangriff auf die halbe Stärke reduziert, so daß die Chipkontakte höckerförmig hervorstehen. Nach dem Verzinnen der gesamten Metallfolie entsteht durch den Verzicht auf Folien aus organischem Mate­ rial ein gegen Einwirkung von Hitze unempfindliches Träger­ band für Chips.
Der in den Ansprüchen 1 und 21 angegebenen Erfindung liegt das Problem zugrunde, ein für den Einbau in Chipkarten geeigne­ tes Chipmodul zu schaffen, das im Vergleich zur TAB-Technik und insbesondere im Vergleich zur Draht-Bond-Technik kosten­ günstig hergestellt werden kann und genügend stabil ist, um die Weiterverarbeitung zur fertigen Chipkarte und die spätere Gebrauchsbelastung schadlos zu überstehen.
Der Erfindung liegt die Erkenntnis zugrunde, daß aus einem Metallblech mit geringem Aufwand eine Metallstruktur heraus­ geätzt werden kann, die auf der Vorderseite ein großflächiges Kontaktfeld für die spätere externe Kontaktierung trägt und auf der Rückseite höckerförmig hervorstehende Chipkontakte für die Kontaktierung des Chips aufweist. Voraussetzung für Chip- und Kontaktlayout ist dabei lediglich, daß jeder Chip­ kontakt innerhalb des zugehörigen großflächigen Kontaktes liegt. Ausgangsmaterial für die Metallstruktur ist ein Me­ tallblech, das nur ätzbar und metallisierbar sein muß und im übrigen hinsichtlich der Materialart und der Härte optimal auf den Anwendungsfall abgestimmt werden kann. Die Dicke des Metallblechs kann beispielsweise bei 200 µ Metern liegen. Zur Kontaktierung kann die Metallstruktur im Nutzen oder im Bandformat gefertigt werden.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unter­ ansprüchen angegeben.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben.
Es zeigen
Fig. 1 eine Draufsicht auf die externen Kontaktflächen eines für den Einbau in Telefonkarten geeigneten Chipmoduls,
Fig. 2 einen Schnitt gemäß der Linie II-II der Fig. 1,
Fig. 3 die Herstellung einer erfindungsgemäßen Metallstruk­ tur aus einem Metallblech vor dem Ätzen,
Fig. 4 die in Fig. 3 dargestellte Anordnung nach dem Ätzen und nach dem Entschichten der Metallstruktur,
Fig. 5 die Metallstruktur gemäß Fig. 4 nach dem Auflaminie­ ren auf eine Klebefolie,
Fig. 6 das Aufbringen eines Klebers auf die in Fig. 5 dar­ gestellte Struktur,
Fig. 7 die Struktur gemäß Fig. 6 nach dem Aufbringen eines Chips mittels Flipchip-Klebens,
Fig. 8 die Metallstruktur gemäß Fig. 4 nach dem Aufbringen eines Chips mittels Flipchip-Lötens,
Fig. 9 die Anordnung gemäß Fig. 8 nach dem Hinterfüllen der Zwischenräume mit einem Gießharz,
Fig. 10 eine Variante der in Fig. 4 dargestellten Metall­ struktur nach der Drahtkontaktierung eines auf die Rückseite aufgeklebten Chips,
Fig. 11 eine Anordnung gemäß Fig. 10 nach dem Schutz der Drähte durch eine Abdeckung,
Fig. 12 eine durch Aufpressen einer Kunststoffschicht auf die in Fig. 4 dargestellte Metallstruktur gebildete Platte,
Fig. 13 die Platte gemäß Fig. 12 nach dem Galvanisieren der freiliegenden Metallflächen,
Fig. 14 eine Platte gemäß Fig. 13 nach dem Aufbringen eines Chips mittels Flipchip-Klebens,
Fig. 15 die Platte gemäß Fig. 13 nach dem Aufbringen eines Chips mittels Flipchip-Lötens und
Fig. 16 eine Platte ähnlich Fig. 13 nach der Drahtkontak­ tierung und Abdeckung eines auf die Rückseite aufge­ brachten Chips.
Die Fig. 1 und 2 zeigen in der Draufsicht bzw. im Quer­ schnitt ein Chipmodul, bei welchem sich das Chip- und Kon­ taktlayout am Layout einer heutigen Telefonkarte orientiert. Insbesondere im Querschnitt gemäß Fig. 2 ist eine Metall­ struktur MS1 zu erkennen, welche auf der Vorderseite ebene Kontaktflächen KF für eine externe Kontaktierung und auf der Rückseite höckerförmig hervorstehende Chipkontakte CK1 be­ sitzt. In der schematischen Darstellung gemäß Fig. 1 sind zur Verdeutlichung des Chip- und Kontaktlayouts die Umrißli­ nien eines Chips C1 und die den Chipkontakten CK1 zugeordne­ ten Chipanschlüsse CA1 des Chips C1 sichtbar, d. h. durch ausgezogene Linien dargestellt. Es ist zu erkennen, daß jeder Chipkontakt CK1 bzw. Chipanschluß CA1 innerhalb des Bereichs einer zugeordneten Kontaktfläche KF liegt, d. h. die Chipkon­ takte CK1 befinden sich jeweils auf der Rückseite der zuge­ ordneten, wesentlich größeren Kontaktflächen KF. Fig. 2 zeigt auch noch, daß der Chip C1 mittels Flipchip-Kleben mit der Metallstruktur MS1 verbunden ist, wobei der Kleber mit K bezeichnet ist. Weitere Einzelheiten des Flipchip-Klebens werden an späterer Stelle anhand der Fig. 6 und 7 näher erläutert.
Bei der Herstellung einer erfindungsgemäßen Metallstruktur MS1 wird von einem Metallblech MB ausgegangen, das beispiels­ weise 200 µ Meter dick ist und aus ätz- und metallisierbarem Material bestehen muß. Seine Materialart und Härte kann im übrigen optimal im Hinblick auf den Anwendungsfall bzw. im Hinblick auf die geforderte Stabilität und die Kosten ausge­ wählt werden. Das Metallblech MB wird beidseitig mit einem Fotolack oder mit einer Fotofolie beschichtet und anschlie­ ßend beidseitig belichtet; auf der einen Seite mit dem Muster der Kontaktflächen KF und auf der anderen Seite mit dem Muster der Chipkontakte CK1. Nach dem Entwickeln verbleibt gemäß Fig. 3 auf beiden Seiten des Metallblechs MB ein Ätzresist AR, welches auf der in Fig. 3 unten dargestellten Vorderseite das Muster der Kontaktflächen KF und auf der gegenüberliegenden Rückseite das Muster der Chipkontakte CK1 besitzt. Als nächster Schritt erfolgt ein beidseitiges Ätzen, wobei die Ätztiefe je nach Wunsch von beiden Seiten gleich oder unterschiedlich sein kann. Nach dem Entfernen des Ätzre­ sist AR verbleibt die in Fig. 4 dargestellte Metallstruktur MS1 mit den Kontaktflächen KF auf der hier unten liegenden Vorderseite und den höckerförmig hervorstehenden Chipkontak­ ten CK1 auf der Rückseite. Die Metallstruktur MS1 ist über in der Zeichnung nicht dargestellte Stege an den großen Flächen mit einem ebenfalls nicht dargestellten Hilfsrahmen verbunden und wird dadurch zusammengehalten.
Als nächster Schritt erfolgt das Galvanisieren der Metall­ struktur MS1 mit der gewünschten, in der Fig. 4 nicht er­ kennbaren Kontaktoberfläche. Als Kontaktoberfläche ist bei­ spielsweise eine Nickel/Gold-Schicht geeignet.
Gemäß Fig. 5 wird anschließend die Metallstruktur MS1 tempo­ rär auf eine insgesamt mit KFO bezeichnete Klebefolie aufka­ schiert. In diesem Stadium ist das dargestellte Gebilde bereit für die Chipkontaktierung, die besonders vorteilhaft in Flipchip-Technik durchgeführt wird, einer Montageart, bei der eine Direktkontaktierung der Chipanschlüsse CA1 mit den Chipkontakten CK1 der Metallstruktur MS1 stattfindet.
Von Bedeutung für eine Anwendung der Flipchip-Technik ist eine Veredelung der Chipanschlüsse CA1, für die es heute, im Vergleich zu bisher, einfache Verfahren gibt. Sie arbeiten mit stromloser Metallabscheidung und benötigen keine teuren vakuum- und fototechnischen Prozesse. Eine derartige Padver­ edelung versieht die Chipanschlüsse CA1 zum Beispiel mit einer Nickel/Gold-Schicht von gewünschter Dicke, die sowohl für eine Klebverbindung, als auch für eine Lötung geeignet ist.
Beim Flipchip-Kleben wird zunächst gemäß Fig. 6 aus einer oberhalb der Metallstruktur MS1 angeordneten Düse D ein Klebstoff K auf die hier oben liegende Rückseite der Metall­ struktur MS1 aufgetragen. Der Kleber K breitet sich dabei in alle Zwischenräume aus, wobei ein Fließen auf die Kontaktflä­ chen KF durch die Klebefolie KFO verhindert wird. Im nächsten Schritt erfolgt das Positionieren eines Chips C1 auf den Einbauplatz und eine Aushärtung des Klebstoffs K unter Druck und Temperatur. Je nach Topfzeit und Härtebedingungen des Klebstoffs K können kostengünstige Vielfachbehandlungen im Nutzen, zum Beispiel bei Auftrag und Endhärtung, angewandt werden. Durch die Schrumpfkräfte des ausgehärteten Klebstoffs K entsteht eine feste mechanische Verbindung von Chip C1 und Metallstruktur MS1 mit elektrischen Andruckkontakten zwischen den Chipanschlüssen CA1 und den zugeordneten Chipkontakten CK1. Diese elektrischen Andruckkontakte zeichnen sich durch niedrige Übergangswiderstände aus.
Anschließend erfolgen die Entfernung der Klebefolie KFO das Ausstanzen aus dem Nutzen und eine elektrische Prüfung. Das fertige Chipmodul ist in Fig. 7 dargestellt. Der Aufbau bedarf keiner weiteren Abdeckung und ist wegen seiner Flach­ heit und Stabilität für den Einbau in Chipkarten besonders gut geeignet.
Als Alternative zu dem vorstehend geschilderten Flipchip- Kleben kann auch das Flipchip-Löten angewandt werden. In diesem Fall muß jedoch entweder auf den Chipkontakten CK1 oder auf den Chipanschlüssen CA1 für ein Lotdepot gesorgt werden. Im geschilderten Ausführungsbeispiel wurde eine Tauchbelotung der veredelten Chipanschlüsse CA1 vorgenommen.
In den Fig. 8 und 9 ist für das Flipchip-Löten die Mög­ lichkeit dargestellt, den Chip C1 zu kontaktieren, bevor die Metallstruktur MS1 auf eine Klebefolie aufkaschiert wird. Statt dessen wird nach der Kontaktierung die Chiprückseite auf eine Klebefolie aufgeklebt und der Verguß vorgenommen.
Gemäß Fig. 7 wird der Chip C1 in Face-down Lage auf der Metallstruktur MS1 derart positioniert, daß seine beloteten Chipanschlüsse CA1 mit den Chipkontakten CK1 zur Deckung kommen. Das Löten erfolgt dann unter Druck und Temperatur.
Nach dem Löten erfolgt das Hinterfüllen der Zwischenräume mit einem Gießharz G. Das Gießharz G wird dabei im Überschuß aufgebracht, um eine Komplettumfüllung zu erreichen.
Nach der Applikation des Gießharzes G erfolgen die Entfernung der Klebefolie, das Ausstanzen aus dem Nutzen und eine elek­ trische Prüfung. Das fertige durch Flipchip-Löten herge­ stellte Chipmodul ist in Fig. 9 dargestellt.
Die Fig. 10 und 11 zeigen als weitere Alternative eine Drahtkontaktierung. In diesem Fall liegen bei der hier mit MS2 bezeichnete Metallstruktur die höckerförmig hervorstehen­ den Chipkontakte CK2 außerhalb des Chipumfangs. Das Layout entspricht also im wesentlichen dem bei der Draht-Bond-Tech­ nik gebräuchlichen.
Gemäß Fig. 10 wird die Metallstruktur MS2 nach dem Galvani­ sieren zunächst wieder mit ihrer Vorderseite auf eine Klebe­ folie KFO aufkaschiert. Danach wird der hier mit C2 bezeich­ nete Chip mit seiner Rückseite unter Verwendung eines nicht näher bezeichneten Klebers, beispielsweise eines Leitklebers, auf die Mitteninsel M1 der Metallstruktur MS2 aufgeklebt. Anschließend erfolgt in bekannter Weise die Drahtkontaktie­ rung, wobei die Chipanschlüsse CA2 über dünne Drähte D mit den zugehörigen Chipkontakten CK2 verbunden werden. Die Drahtverbindungen können beispielsweise über 25 µ Meter starke Aluminiumdrähte im "US-Wedge-Verfahren" vorgenommen werden.
Nach der Drahtkontaktierung werden die dünnen Drähte D durch eine Abdeckung AD aus Kunststoff geschützt. Anschließend erfolgen die Entfernung der Kunststoffolie KFO, das Ausstan­ zen aus dem Nutzen und eine elektrische Prüfung. Das fertige, durch Drahtkontaktierung hergestellte Chipmodul ist in Fig. 11 dargestellt.
Abweichend von den vorstehend geschilderten Ausführungsbei­ spielen kann es auch wünschenswert sein, die Metallstruktur nicht erst bei der Chipmontage mit Klebstoff zu füllen und zu verbinden, z. B. weil andere Forderungen an den Kunststoff gestellt werden, als sie der Klebstoff erfüllen kann. In diesem Fall wird nach dem Ätzen und Entschichten des Metall­ formteils (vergleiche Fig. 4) wie folgt vorgegangen: Gemäß Fig. 12 wird auf die Metallstruktur MS1 eine Kleb­ stoffschicht aufgepreßt, wobei dieses Aufpressen durch Pfeile PF angedeutet ist. Alle Zwischenräume der Metallstruktur MS1 werden dabei durch den mit KS bezeichneten Kunststoff form­ schlüssig ausgefüllt, so daß eine Platte P1 mit zwei paralle­ len Flächen entsteht. Die Erzeugung der Platte P1 kann sowohl mit einer halbausgehärteten Epoxidfolie oder Duroplasten geschehen, als auch mit Thermoplasten, Flüssigharz oder ähnlichen Werkstoffen. Wichtig ist dabei nur, daß alle Zwi­ schenräume der Metallstruktur MS1 in dem Kunststoff KS form­ schlüssig ausgefüllt werden.
Anschließend erfolgt das Entfernen von Trennmittel und eines eventuellen Harzrests auf den Kontaktflächen durch einen mechanischen Schleifvorgang. Danach werden die freiliegenden Metallflächen der Platte P1 durch galvanische Metallabschei­ dung mit der gewünschten Kontaktoberfläche, beispielsweise mit Nickel/Gold beschichtet. Die nach dem Galvanisieren der freiliegenden Metallflächen mit einer derartigen Kontaktober­ fläche KO versehene Platte P1 ist in Fig. 13 dargestellt.
Fig. 14 zeigt die Platte P1 gemäß Fig. 13 nach dem Aufbrin­ gen eines Chips C1 mittels Flipchip-Kleben. Auch hier wird prinzipiell wieder wie bei dem anhand der Fig. 6 und 7 beschriebenen Ausführungsbeispiel vorgegangen, so daß durch die Schrumpfkräfte des ausgehärteten Klebstoffs K eine feste mechanische Verbindung zwischen Chip C1 und Platte P1 mit entsprechenden elektrischen Andruckkontakten entsteht.
Fig. 15 zeigt die Platte P1 gemäß Fig. 13 nach dem Aufbrin­ gen eines Chips C1 mittels Flipchip-Lötens und dem Füllen des Freiraums unter dem Chip C1 mit einem Gießharz G. Im übrigen wird auch hier wieder wie bei dem anhand der Fig. 8 und 9 beschriebenen Ausführungsbeispiel vorgegangen.
Fig. 16 zeigt schließlich eine Variante mit einer aus der Metallstruktur MS2 und dem Kunststoff KS gebildeten Platte P2. Entsprechend dem anhand der Fig. 10 und 11 beschriebe­ nen Ausführungsbeispiel wird auf die Rückseite der Platte P2 ein Chip C2 aufgeklebt und mit Hilfe von dünnen Drähten D kontaktiert. Nach der Drahtkontaktierung erfolgt auch hier wieder ein Schutz der Drähte D durch eine Abdeckung AD aus Kunststoff.

Claims (24)

1. Chipmodul, insbesondere für den Einbau in Chipkarten, bestehend aus
  • - einer aus einem Metallblech (MB) herausgeätzten Metall­ struktur (MS1; MS2), welche auf der Vorderseite ebene Kon­ taktflächen (KF) für eine externe Kontaktierung und auf der Rückseite höckerförmig hervorstehende Chipkontakte (CK1; CK2) besitzt, und aus
  • - einem auf der Rückseite der Metallstruktur (MS1; MS2) befestigten Chip (C1, C2), dessen Chipanschlüsse (CA1; CA2) mit zugeordneten Chipkontakten (CK1; CK2) der Metallstruktur (MS1; MS2) elektrisch leitend verbunden sind, wobei
  • - jeder Chipkontakt (CK1; CK2) innerhalb des Bereichs einer zugeordneten Kontaktfläche (KF) liegt.
2. Chipmodul nach Anspruch 1, dadurch gekennzeichnet, daß die Chipanschlüsse (CA1) mittels Flipchip-Kontaktierung direkt mit den zugeordneten Chipkontakten (CK1) verbunden sind.
3. Chipmodul nach Anspruch 2, dadurch gekennzeichnet, daß die Chipanschlüsse (CA1) mittels Flipchip-Klebens mit den zugeordneten Chipkontakten (CK1) verbunden sind.
4. Chipmodul nach Anspruch 3, gekennzeichnet durch Andruckverbindungen zwischen den Chipanschlüssen (CA1) und den zugeordneten Chipkontakten (CK1) durch die Schrumpfkräfte eines ausgehärteten Klebers (K).
5. Chipmodul nach Anspruch 2, dadurch gekennzeichnet, daß die Chipanschlüsse (CA1) mittels Flipchip-Lötens mit den zugeordneten Chipkontakten (CK1) verbunden sind.
6. Chipmodul nach Anspruch 5, dadurch gekennzeichnet, daß zumindest die Zwischenräume zwischen der Metallstruktur (MS1) und dem Chip (C1) mit einem Gießharz (G) ausgefüllt sind.
7. Chipmodul nach Anspruch 1, dadurch gekennzeichnet, daß der Chip (C2) mit seiner den Chipanschlüssen (CA2) gegen­ überliegenden Seite auf der Rückseite der Metallstruktur (MS2) angeordnet ist und daß die Chipanschlüsse (CA2) mittels Drahtkontaktierung mit den zugeordneten Chipkontakten (CK2) verbunden sind.
8. Chipmodul nach Anspruch 7, dadurch gekennzeichnet, daß der Chip (C2) auf einer zugeordneten Mitteninsel (M1) der Metallstruktur (MS2) angeordnet ist.
9. Chipmodul nach Anspruch 8, dadurch gekennzeichnet, daß der Chip (C2) auf die Mitteninsel (M1) aufgeklebt ist.
10. Chipmodul nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß die Drähte (D) der Drahtkontaktierung durch eine Ab­ deckung (AD) geschützt sind.
11. Chipmodul nach Anspruch 1, dadurch gekennzeichnet, daß die aus dem Metallblech (MB) herausgeätzten Zwischenräume der Metallstruktur (MS1; MS2) zur Bildung einer Platte (P1; P2) mit zwei parallelen Flächen mit einem Kunststoff (KS) form­ schlüssig ausgefüllt sind.
12. Chipmodul nach Anspruch 11, dadurch gekennzeichnet, daß auf die freiliegenden Metallflächen der Platte (P1) durch galvanische Metallabscheidung eine Kontaktoberfläche (KO) aufgebracht ist.
13. Chipmodul nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß die Chipanschlüsse (CA1) mittels Flipchip-Kontaktierung direkt mit den zugeordneten Chipkontakten (CK1) der Platte (P1) verbunden sind.
14. Chipmodul nach Anspruch 13, dadurch gekennzeichnet, daß die Chipanschlüsse (CA1) mittels Flipchip-Klebens mit den zugeordneten Chipkontakten (CK1) der Platte (P1) verbunden sind.
15. Chipmodul nach Anspruch 14, gekennzeichnet durch Andruckverbindungen zwischen den Chipanschlüssen (CA1) und den zugeordneten Chipkontakten (CK1) durch die Schrumpfkräfte eines ausgehärteten Klebers (K).
16. Chipmodul nach Anspruch 13, dadurch gekennzeichnet, daß die Chipanschlüsse (CA1) mittels Flipchip-Lötens mit den zugeordneten Chipkontakten (CK1) der Platte (P1) verbunden sind.
17. Chipmodul nach Anspruch 16, dadurch gekennzeichnet, daß zumindest die Zwischenräume zwischen der Platte (P1) und dem Chip (C1) mit einem Gießharz (G) ausgefüllt sind.
18. Chipmodul nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß der Chip (C2) mit seiner den Chipanschlüssen (CA2) gegen­ überliegenden Seite auf der Rückseite der Platte (P2) ange­ ordnet ist, und daß die Chipanschlüsse (CA2) mittels Draht­ kontaktierung mit den zugeordneten Chipkontakten (CK2) ver­ bunden sind.
19. Chipmodul nach Anspruch 18, dadurch gekennzeichnet, daß der Chip (C2) auf die Platte (P2) aufgeklebt ist.
20. Chipmodul nach Anspruch 18 oder 19, dadurch gekennzeichnet, daß die Drähte (D) der Drahtkontaktierung durch eine Ab­ deckung (AD) geschützt sind.
21. Verfahren zur Herstellung eines Chipmoduls, insbesondere für den Einbau in Chipkarten, mit folgenden Schritten:
  • - Auf beide Seiten eines Metallblechs (MB) wird ein Ätzresist (AR) aufgebracht, welcher auf der Vorderseite das Muster von Kontaktflächen (KF) und auf der Rückseite das Muster von Chipkontakten (CK1; CK2) besitzt;
  • - aus dem Metallblech (MB) wird durch beidseitiges Ätzen eine Metallstruktur (MS1, MS2) herausgebildet, welche auf der Vorder­ seite ebene Kontaktflächen (KF) für eine externe Kontaktie­ rung und auf der Rückseite höckerförmig hervorstehende Chipkontakte (CK1; CK2) besitzt, wobei jeder Chipkontakt innerhalb des Bereichs einer zugeordneten Kontaktfläche (KF) liegt;
  • - der Ätzresist (AR) wird entfernt;
  • - auf die Rückseite der Metallstruktur (MS1, MS2) wird ein Chip (C1) befestigt;
  • - die Chipanschlüsse (CA1) des Chips (C1, C2) werden mit den zugeordneten Chipkontakten (CK1; CK2) der Metallstruktur (MS1, MS2) elektrisch leitend verbunden.
22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß die Metallstruktur (MS1, MS2) nach der Entfernung des Ätzresi­ sts (AR) mit ihrer Vorderseite temporär auf eine Klebefolie (KFO) aufkaschiert wird.
23. Verfahren nach Anspruch 21 oder 22, dadurch gekennzeichnet, daß mehrere Metallstrukturen (MS1, MS2) aus einem Metallblech (MB) derart herausgeätzt werden, daß die den Kontaktflächen (KF) entsprechenden Einzelteile über Stege mit einem Hilfsrahmen verbunden sind und dadurch zusammengehalten werden.
24. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß die aus dem Metallblech (MB) herausgeätzten Zwischenräume der Metallstruktur (MS1, MS2) zur Bildung einer Platte (P1, P2) mit zwei parallelen Flächen mit einem Kunststoff (KS) form­ schlüssig ausgefüllt werden.
DE19532755A 1995-09-05 1995-09-05 Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls Expired - Fee Related DE19532755C1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19532755A DE19532755C1 (de) 1995-09-05 1995-09-05 Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19532755A DE19532755C1 (de) 1995-09-05 1995-09-05 Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls

Publications (1)

Publication Number Publication Date
DE19532755C1 true DE19532755C1 (de) 1997-02-20

Family

ID=7771319

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19532755A Expired - Fee Related DE19532755C1 (de) 1995-09-05 1995-09-05 Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls

Country Status (1)

Country Link
DE (1) DE19532755C1 (de)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19708617A1 (de) * 1997-03-03 1998-09-10 Siemens Ag Chipkartenmodul und diesen umfassende Chipkarte
DE19745648A1 (de) * 1997-10-15 1998-11-26 Siemens Ag Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten
DE19844966A1 (de) * 1998-09-30 2000-01-13 Siemens Ag Halbleiterbauteil sowie dieses umfassender Chipkartenmodul
WO2001016875A1 (de) * 1999-08-26 2001-03-08 Infineon Technologies Ag Chipkartenmodul und diesen umfassende chipkarte, sowie verfahren zur herstellung des chipkartenmoduls
DE19955537A1 (de) * 1999-11-18 2001-05-31 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelements für einen IC-Baustein
EP1187205A2 (de) * 2000-09-06 2002-03-13 Sanyo Electric Co., Ltd. Halbleitervorrichtung in Chip-Grösse mit einer thermisch und elektrisch leitenden Kontaktfläche und Verfahren zu Ihrer Herstellung
EP1199746A2 (de) * 2000-10-05 2002-04-24 SANYO ELECTRIC Co., Ltd. Halbleiteranordnung aus vergossenem Kunststoff und mit Anschlüssen zur Wärmestrahlung
WO2002042996A1 (de) * 2000-11-27 2002-05-30 Smart Pac Gmbh Technology Services Chipmodul sowie chipkartenmodul zur herstellung einer chipkarte
DE10114231A1 (de) * 2001-03-22 2002-10-10 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein
DE10151941A1 (de) * 2001-10-22 2003-01-02 Infineon Technologies Ag Chipmodul und Chipkarte oder Speicherkarte
DE10147890A1 (de) * 2001-09-28 2003-04-30 Eupec Gmbh & Co Kg Verfahren zur Herstellung eines Substrats aus Keramikmaterial mit einer strukturierten Metallschicht und derartiges Substrat
DE10210841A1 (de) * 2002-03-12 2003-10-16 Martin Michalk Modul und Verfahren zur Herstellung von elektrischen Schaltungen und Modulen
DE10341186A1 (de) * 2003-09-06 2005-03-31 Martin Michalk Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips
EP1655691A1 (de) * 2004-11-08 2006-05-10 Axalto SA Methode zur Herstellung eines Chipkarten-Moduls
DE10047135B4 (de) * 2000-09-22 2006-08-24 Infineon Technologies Ag Verfahren zum Herstellen eines Kunststoff umhüllten Bauelementes und Kunststoff umhülltes Bauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH654143A5 (de) * 1980-12-08 1986-01-31 Gao Ges Automation Org Traegerelement mit einem ic-baustein und ausweiskarte.
FR2584235A1 (fr) * 1985-06-26 1987-01-02 Bull Sa Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
CH661816A5 (de) * 1980-11-21 1987-08-14 Gao Ges Automation Org Traeger mit einem ic-baustein.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH661816A5 (de) * 1980-11-21 1987-08-14 Gao Ges Automation Org Traeger mit einem ic-baustein.
CH654143A5 (de) * 1980-12-08 1986-01-31 Gao Ges Automation Org Traegerelement mit einem ic-baustein und ausweiskarte.
FR2584235A1 (fr) * 1985-06-26 1987-01-02 Bull Sa Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP 3-51196 A2 In: Patent Abstracts of Japan, M-1114, 20.05.1991, Vol. 15, No. 194 *
JP 55-26613 A2 In: Patent Abstracts of Japan, E-8, 25.04.1980, Vol. 4, No. 56 *
JP 63-258050 A2 In: Patent Abstracts of Japan, E-718, 22.02.1989, Vol. 13, No. 78 *
RANKL, W. und EFFING, W.: Handbuch der Chipkarten,Aufbau-Funktionsweise-Einsatz, Carl Hanser Verlag München, Wien 1995, S. 31-32 *

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19708617C2 (de) * 1997-03-03 1999-02-04 Siemens Ag Chipkartenmodul und Verfahren zu seiner Herstellung sowie diesen umfassende Chipkarte
US6191951B1 (en) 1997-03-03 2001-02-20 Infineon Technologies Ag Smart card module and smart card including a smart card module
DE19708617A1 (de) * 1997-03-03 1998-09-10 Siemens Ag Chipkartenmodul und diesen umfassende Chipkarte
US6719205B1 (en) 1997-10-15 2004-04-13 Infineon Technologies Ag Carrier element for a semiconductor chip for incorporation into smart cards
DE19745648A1 (de) * 1997-10-15 1998-11-26 Siemens Ag Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten
DE19844966A1 (de) * 1998-09-30 2000-01-13 Siemens Ag Halbleiterbauteil sowie dieses umfassender Chipkartenmodul
WO2001016875A1 (de) * 1999-08-26 2001-03-08 Infineon Technologies Ag Chipkartenmodul und diesen umfassende chipkarte, sowie verfahren zur herstellung des chipkartenmoduls
DE19955537A1 (de) * 1999-11-18 2001-05-31 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelements für einen IC-Baustein
DE19955537B4 (de) * 1999-11-18 2006-04-13 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein
US6963126B2 (en) 2000-09-06 2005-11-08 Sanyo Electric Co., Ltd. Semiconductor device with under-fill material below a surface of a semiconductor chip
EP1187205A3 (de) * 2000-09-06 2004-06-23 Sanyo Electric Co., Ltd. Halbleitervorrichtung in Chip-Grösse mit einer thermisch und elektrisch leitenden Kontaktfläche und Verfahren zu Ihrer Herstellung
EP1187205A2 (de) * 2000-09-06 2002-03-13 Sanyo Electric Co., Ltd. Halbleitervorrichtung in Chip-Grösse mit einer thermisch und elektrisch leitenden Kontaktfläche und Verfahren zu Ihrer Herstellung
DE10047135B4 (de) * 2000-09-22 2006-08-24 Infineon Technologies Ag Verfahren zum Herstellen eines Kunststoff umhüllten Bauelementes und Kunststoff umhülltes Bauelement
US6967401B2 (en) 2000-10-05 2005-11-22 Sanyo Electric Co., Ltd. Semiconductor device, semiconductor module and hard disk
EP1199746A3 (de) * 2000-10-05 2004-04-21 SANYO ELECTRIC Co., Ltd. Halbleiteranordnung aus vergossenem Kunststoff und mit Anschlüssen zur Wärmestrahlung
EP1199746A2 (de) * 2000-10-05 2002-04-24 SANYO ELECTRIC Co., Ltd. Halbleiteranordnung aus vergossenem Kunststoff und mit Anschlüssen zur Wärmestrahlung
WO2002042996A1 (de) * 2000-11-27 2002-05-30 Smart Pac Gmbh Technology Services Chipmodul sowie chipkartenmodul zur herstellung einer chipkarte
DE10114231A1 (de) * 2001-03-22 2002-10-10 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein
DE10147890A1 (de) * 2001-09-28 2003-04-30 Eupec Gmbh & Co Kg Verfahren zur Herstellung eines Substrats aus Keramikmaterial mit einer strukturierten Metallschicht und derartiges Substrat
DE10147890B4 (de) * 2001-09-28 2006-09-28 Infineon Technologies Ag Verfahren zur Herstellung eines Substrats aus Keramikmaterial mit einer strukturierten Metallschicht und derartiges Substrat
DE10151941A1 (de) * 2001-10-22 2003-01-02 Infineon Technologies Ag Chipmodul und Chipkarte oder Speicherkarte
DE10210841A1 (de) * 2002-03-12 2003-10-16 Martin Michalk Modul und Verfahren zur Herstellung von elektrischen Schaltungen und Modulen
DE10210841B4 (de) * 2002-03-12 2007-02-08 Assa Abloy Identification Technology Group Ab Modul und Verfahren zur Herstellung von elektrischen Schaltungen und Modulen
DE10341186A1 (de) * 2003-09-06 2005-03-31 Martin Michalk Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips
EP1655691A1 (de) * 2004-11-08 2006-05-10 Axalto SA Methode zur Herstellung eines Chipkarten-Moduls

Similar Documents

Publication Publication Date Title
DE2554965C2 (de)
EP1271399B1 (de) Datenträger mit integriertem Schaltkreis
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE68910385T3 (de) Herstellungsverfahren einer elektronischen Speicherkarte und elektronische Speicherkarte, die nach diesem Verfahren hergestellt ist.
DE19518753B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP0978093B1 (de) Chipkarte, verfahren zur herstellung einer chipkarte und halbleiterchip zur verwendung in einer chipkarte
DE68923512T2 (de) Gitterartige Steckerstift-Anordnung für einen paketförmigen integrierten Schaltkreis.
EP1028462A1 (de) Elektronikmodul in Flachbauweise
DE69824679T2 (de) Kontaktlose elektronische Karte und Verfahren zur Herstellung einer solchen Karte
DE102005041451A1 (de) Elektronische Steckeinheit
DE19651566A1 (de) Chip-Modul sowie Verfahren zu dessen Herstellung
EP0493738B1 (de) Datenträger mit integriertem Schaltkreis
DE102004010633A1 (de) Elektronisches Baulelement zum Verkleben einer Mehrzahl von Elektroden und Verfahren zum Montieren desselben
DE10014620A1 (de) Verfahren zur Herstellung eines Trägerbandes mit einer Vielzahl von elektrischen Einheiten, jeweils aufweisend einen Chip und Kontaktelemente
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE69722661T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102013100339B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements und flexible Schichtstruktur
EP0649719B1 (de) Verfahren zur Herstellung von Chipkarten mittels Spritzgiessen
DE19752195A1 (de) Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
EP0071311A2 (de) Verfahhren zur Herstellung von auf AnschluBflächen eines integrierten Bausteins aufgesetzten Kontaktelementen
DE602004004647T2 (de) Verfahren zum zusammenbauen eines elektronischen komponent auf einem substrat
EP0009610A1 (de) Verfahren zur Herstellung prüfbarer Halbleiter-Miniaturgehäuse in Bandform
DE19940564C2 (de) Chipkartenmodul und diesen umfassende Chipkarte, sowie Verfahren zur Herstellung des Chipkartenmoduls
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee