DE19520685A1 - Verfahren zur Decodierung von mit einem RDS-Empfänger empfangenen Datenblöcken - Google Patents
Verfahren zur Decodierung von mit einem RDS-Empfänger empfangenen DatenblöckenInfo
- Publication number
- DE19520685A1 DE19520685A1 DE19520685A DE19520685A DE19520685A1 DE 19520685 A1 DE19520685 A1 DE 19520685A1 DE 19520685 A DE19520685 A DE 19520685A DE 19520685 A DE19520685 A DE 19520685A DE 19520685 A1 DE19520685 A1 DE 19520685A1
- Authority
- DE
- Germany
- Prior art keywords
- stage
- output
- register
- bits
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H60/00—Arrangements for broadcast applications with a direct linking to broadcast information or broadcast space-time; Broadcast-related systems
- H04H60/27—Arrangements for recording or accumulating broadcast information or broadcast-related information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H2201/00—Aspects of broadcast communication
- H04H2201/10—Aspects of broadcast communication characterised by the type of broadcast system
- H04H2201/13—Aspects of broadcast communication characterised by the type of broadcast system radio data system/radio broadcast data system [RDS/RBDS]
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
Description
Gegenstand des Schutzrechts ist ein Verfahren zur Decodierung von mit
einem RDS-Empfänger empfangenen Datenblöcken gemäß dem Oberbegriff des
Anspruchs 1 und eine zur Durchführung dieses Verfahrens geeignete Schal
tungsanordnung gemäß dem Oberbegriff des Anspruchs 3.
Empfänger für das Radio-Daten-System (RDS) sind in der DIN EN 50 067
definiert. In der Unterlage dieser Norm ist auf Seite 5 im Bild 2 die
Struktur eines an den MPX-Ausgang eines üblichen Rundfunkempfängers
angeschlossenen RDS-Empfängers als Blockschaltbild gezeigt und auf
Seite 34 im Bild B4 ein Ausführungsbeispiel eines Decoders in dem Daten
prozessor des RDS-Empfängers dargestellt und dessen Arbeitsweise erläutert.
Von der Arbeitsweise des bekannten auch fehlerkorrigierenden Decoders, die
in dem Oberbegriff des Hauptanspruchs erfaßt ist, unterscheidet sich das
erfindungsgemäße Verfahren durch die im Kennzeichen des Hauptanspruchs
genannten Merkmale
Das neue Verfahren bietet den Vorteil höherer Sicherheit, da bei der
Fehlerkorrektur auch die Prüfbits erfaßt werden, d. h. erst ein nicht
korrigierbarer Fehler - auch in den Prüfbits - führt zur Verwerfung der
Daten.
Zum besseren Verständnis der Erfindung werden zunächst einige Begriffe aus
der DIN EN 50 067 und die Arbeitsweise des bekannten Decoders erläutert
und danach anhand der Zeichnung der erfindungsgemäße Verfahrensablauf in
dem abgewandelten Decoder dargelegt. In der Zeichnung zeigt
Fig. 1 das Blockschaltbild eines neuen Decoders,
Fig. 2 das Blockschaltbild einer Takteinheit in der Steuereinheit für
diesen Decoder.
Nach der DIN EN 50 067 wird auf der Senderseite dem im Empfänger an sich
interessierenden Informationswort, das aus sechzehn Bits besteht, ein
Prüfwort angehängt, das aus zehn Bits besteht, und diesem eines von sechs
definierten Offsetworten überlagert, das ebenfalls aus zehn Bits besteht.
Auf dem Weg vom Sender zum Empfänger können in den zu übertragenen Bits
Fehler entstehen.
Im Empfänger muß der bekannte Decoder aus dem empfangenen unendlichen
Bitstrom das Informationswort zurückgewinnen. Er ist dazu derart ausge
legt, daß er das ihm im synchronisierten Zustand bekannte Offsetwort in
einer X-OR-Stufe von dem Prüfwort trennt und das Informationswort und das
Prüfwort einem Syndromregister zur Fehlerprüfung zuführt und die Bits des
Informationswortes derweilen zwischenspeichert. Nach der Fehlerprüfung
wird das gegebenenfalls in einer weiteren X-OR-Stufe korrigierte Informati
onswort ausgegeben.
In dem Syndromregister sind die Speicherzellen zur Syndromberechnung
derart miteinander verknüpft, daß bei fehlerfreiem Empfang eines Codewor
tes das Syndrom am Blockende zu Null berechnet wird. Danach werden in der
dem letzten Bit des jeweiligen Blocks zugehörigen Periode die sechzehn
Informationsbit mit schnellem Takt aus dem Zwischenspeicher ausgelesen.
Zugleich wird der Inhalt des Syndromregisters in diesem zum Umlauf ge
bracht, bei dem die Verknüpfungen zwischen den Speicherzellen wirksam
bleiben. Werden dabei in die ersten fünf Zellen des Syndromregisters
Nullen eingeschrieben, so wird der Umlauf des Inhalts im Syndromregister
unterbrochen und danach der Inhalt des Syndromregisters Bit für Bit
aus gelesen und zu dem Datenstrom aus dem Zwischenspeicher addiert. Dabei
ergibt sich gegebenenfalls eine Fehlerkorrektur.
Wird der Inhalt der ersten fünf Zellen nicht Null bevor der Zwischenspei
cher aus gelesen ist, so ist entweder ein nichtkorrigierbarer Fehler
aufgetreten oder der Fehler liegt in den Prüfbits. Mit Beginn des nächsten
Blocks wird das Syndromregister wieder auf Null gesetzt.
Im Unterschied hierzu werden in dem Verfahren nach der Erfindung die von
dem RDS-Empfänger 1 über einen Datenumschalter 2 in dessen Stellung I
seriell empfangenen Bits in ein 26-Bit-Schieberegister 3 eingelesen. Am
Ende eines Blocks, wenn alle sechsundzwanzig Bits, die zu einem durch das
Offsetwort verschlüsselten Codewort gehören, im Schieberegister 3 gespei
chert sind, wird der Inhalt des Schieberegisters 3, gesteuert von Ver
schiebetakten V, aus gelesen, nachdem der Datenumschalter 2 in seine
Stellung II geschaltet ist, in welcher der Ausgang des Schieberegisters 3
mit seinem Eingang verbunden ist, so daß der Inhalt auch im
Schieberegister 3 rotiert.
Zur Erkennung eines Blockendes werden die von dem RDS-Empfänger regenerier
ten Bittakte T in einem Bitzähler 4 gezählt, an dessen Überlauf sich nach
sechsundzwanzig Bittakten der Blocktakt B abnehmen läßt. Bei der weiteren
Beschreibung des Verfahrens wird von einem synchronisierten Zustand des
Decoders ausgegangen.
Der Ausgang des Schieberegisters 3 ist mit dem ersten Eingang einer ersten
X-OR-Stufe 5 verbunden, deren zweiter Eingang an den Ausgang eines
Offsetwortgenerators 6 angeschlossen ist. Dieser Offsetwortgenerator 6
erzeugt während der Dauer des Auslesens der letzten zehn Bits des im
Schieberegister 3 gespeicherten Blocks die zehn Bits des zu dem Block
gehörenden Offsetwortes.
Über eine beim ersten Auslesen geöffnete Sperrstufe 7 werden die Bits am
Ausgang der ersten X-OR-Stufe 5 in ein Syndromregister 8 eingelesen, in
dem das zu dem Codewort gehörende Syndrom berechnet wird. Die genaue
Beschaltung des Syndromregisters mit den Elementen einer Verknüpfungs
schleife 19 für die Syndromberechnung und für eine eventuelle Fehlerkorrek
tur ist in der DIN EN 50 067 ausführlich erläutert und begründet, so daß
sie hier als bekannt vorausgesetzt wird und daher auf ihre nähere Darle
gung verzichtet werden kann.
Der Ausgang der ersten X-OR-Stufe 5 ist parallel zum Eingang der Sperr
stufe 7 mit dem einen Eingang einer zweiten X-OR-Stufe 9 verbunden, deren
zweiter Eingang an den Ausgang des Syndromregisters 8 angeschlossen ist,
in dem eine Torschaltung 10 liegt, die von einer NOR-Torschaltung 11
freigegeben werden kann. An dem Ausgang der zweiten X-OR-Stufe 9 lassen
sich beim zweiten Auslesen des Schieberegisters 3 die Bits des fehlerfrei
en Informationswortes abnehmen.
Bei dem hier beschriebenen Ausführungsbeispiel des erfindungsgemäßen
Verfahrens ersetzt das 26-Bit-Schiebetegister 3 vor der ersten
X-OR-Stufe 5 den im bekannten Decoder hinter der ersten X-OR-Stufe vorgese
henen 16-Bit-Zwischenspeicher für das Informationswort.
Das zweimalige Auslesen der Bits aus dem Schieberegister 3 und die übrigen
Vorgänge, wie die Sperrung der Sperrstufe 7, wird durch eine Steuereinheit
12 bewirkt, für deren Takteinheit ein Ausführungsbeispiel in Fig. 2
dargestellt ist. Anhand der Fig. 2 wird die Takteinheit näher erläutert.
Für die Steuerung der Vorgänge werden jeweils zwei Pakete von sechsund
zwanzig Takten innerhalb der letzten Bitperiode eines Blocks benötigt, die
erkennbar voneinander getrennt sind. Dazu ist an den Eingang der Taktein
heit ein 114-kHz-Generator 13 angeschlossen. Seine Impulse takten einen
4-Bit-Zähler 14, dessen Überlauf wiederum einen 2-Bit-Zähler 15 taktet.
Beide Zähler werden durch einen am Reset-Eingang angelegten Reset-Impuls
eines 2,37-kHz-Generators 16 gelöscht. Die Takteinheit ist derart aufge
baut, daß der 4-Bit-Zähler 14 abwechselnd bis zehn oder bis sechzehn
zählt. Die Steuerung der Zählweise erfolgte durch den Ausgang einer
dritten X-OR-Stufe 17 im Ausgang des 2-Bit-Zählers 15.
In dem ersten Zustand (0.0) des 2-Bit-Zählers 15 zählt der 4-Bit-Zähler 14
bis zehn. Sein Überlauf schaltet den 2-Bit-Zähler 15 in dessen zweiten
Zustand (1.0). In diesem Zustand des 2-Bit-Zählers 15 zählt der
4-Bit-Zähler 14 bis sechzehn. Während dieses Zustands (1.0) und des
dritten Zustands (1.1) des 2-Bit-Zählers 15, - in welchem der
4-Bit-Zähler 14 wieder bis zehn zählt - ist eine Torschaltung 18 geöffnet,
an der insgesamt sechsundzwanzig Verschiebetakte V (sechzehn plus zehn)
mit einer Frequenz von 114 kHz auf der Verschiebetaktleitung V erscheinen.
Diese Verschiebetakte V steuern das Auslesen des Schieberegisters 3 und
das Syndromregister 8. Die in dem dritten Zustand (1.1) des
2-Bit-Zählers 15 abgegebenen zehn Verschiebetakte V steuern auch die
Ausgabe des Offsetwortes aus dem Offsetwortgenerator 6.
Bei dem zwölften Zählimpuls des 4-Bit-Zählers 14 im vierten Zustand (0.1)
des 2-Bit-Zählers 15 ist eine 2,37-kHz-Periode abgelaufen. Damit erscheint
ein Reset-Impuls aus dem 2,37-kHz-Generator 16 am Reset-Eingang und beide
Zähler 14 und 15 werden gelöscht. Dabei wird ein Impuls auf die
Wiederholungsleitung W gegeben. Danach beginnt der zweite Zyklus der
Takteinheit.
Die Torschaltungen 21 und 22 im Eingang und im Reseteingang der Taktein
heit werden jeweils erst durch den Blocktakt B geöffnet, den der
Bitzähler 4 liefert. Sie vermeiden eine Decodierung vor der letzten
Bitperiode eines Blocks.
Die Steuereinheit 12 ist derart programmiert, daß nach dem Einlesen des
letzten Bits eines Blocks in das Schieberegister 3, wenn der Blocktakt B
erscheint, der Eingang des Schieberegisters 3 von dem RDS-Empfänger 1
getrennt und mit dem Ausgang des Schieberegisters 3 verbunden wird und das
Syndrom-Register 8 gelöscht wird; z. B. wenn der 4-Bit-Zähler 14 im ersten
Zustand des 2-Bit-Zählers 15 bis vier gezählt hat. Danach wird mit dem
ersten Paket von 26 Verschiebetakten V der Inhalt des Schieberegisters 3
erstmals ausgelesen. Zugleich rotiert der Inhalt im Schieberegister 3.
Während des Auslesevorganges wird der ausgelesene Block in der ersten
X-OR-Stufe 5 mit dem aus dem Offsetwort-Generator 6 taktgleich ausgelese
nen Offsetwort verknüpft und dabei das Codewort von dem überlagerten
Offsetwort befreit. Das Codewort wird über die offene Sperrstufe 7 in das
zuvor gelöschte Syndromregister 8 eingelesen. In dem Syndromregister 8
wird das zugehörige Syndrom durch die Verknüpfung der Zellen in der
bekannten Weise errechnet und dabei eine eventuelle Fehlerkorrektur
vorbereitet.
An den ersten Auslesevorgang schließt sich eine zweiter Auslesevorgang des
Schieberegisters während des zweiten Zyklus der Takteinheit an. Zu Beginn
des zweiten Zyklus wird, beispielsweise wenn der 4-Bit-Zähler 14 im ersten
zustand des 2-Bit-Zählers 15 bis zwei gezählt hat, die Sperrstufe 7 über
die Wiederholungsleitung W gesperrt und die zweite X-OR-Stufe 9 zur
Ausgabe des Codewortes freigegeben. Die Löschung des Syndromregisters 8
und eine Umschaltung des Datenumschalters 2 bei dem vierten Zähltakt wird
im zweiten Zählzyklus unterdrückt. Die Sperrung der Sperrstufe 7 verhin
dert, daß bei dem zweiten Paket von sechsundzwanzig Verschiebetakten
erneut Bits in das Syndromregister 8 eingelesen werden. Nur die
Verknüpfungsschleife 19 in dem Syndromregister bleibt geschlossen, so
lange das Schleifentor 20 geöffnet ist.
Sobald in den ersten fünf Zellen des Syndromregisters 8 eine Null steht,
wird die Torschaltung 10 im Ausgang des Syndromregisters 8 über die
NOR-Torschaltung 11 freigegeben und zugleich die Verknüpfungsschleife 19
im Syndromregister durch Sperrung des Schleifentores 20 unterbrochen. Nach
der Freigabe des Syndromregisterausganges werden diejenigen Bits, welche
anschließend die erste X-OR-Stufe 5 verlassen, bitweise mit den aus dem
Syndromregister 8 ausgelesenen Bits in der zweiten X-OR-Stufe 9 verknüpft.
Bei dem fehlerfreien Empfang eines Codewortes ergibt schon die Syndrombe
rechnung bei dem ersten Auslesen den Wert Null, d. h., daß in allen Zellen
des Syndromregisters eine Null steht und somit auch in deren ersten fünf
Zellen. Dann ist die Torschaltung 10 im Ausgang des Syndromregisters
bereits zu Beginn des zweiten Pakets von sechsundzwanzig Taktimpulsen
durch die NOR-Torschaltung 11 freigegeben und das Schleifentor 20 ge
sperrt.
Bei fehlerhaftem Empfang eines Codewortes ist eine Korrektur immer dann
möglich, wenn spätestens bis zum zweiten Auslesen des fünftletzten Bits
aus dem Schieberegister die Torschaltung 10 freigegeben ist.
Die hier nur angedeuteten Vorgänge zur Fehlerkorrektur sind an sich aus
dem Anhang der bereits angezogenen DIN-Norm bekannt. Mit dem erfindungsge
mäßen Verfahren wird jedoch im Gegensatz zum Stand der Technik erreicht,
daß zur Fehlerkorrektur auch die Prüfbits im Codewort mit herangezogen
werden, was zu der eingangs erwähnten höheren Sicherheit führt, weil bei
korrigierbaren Fehlern in den Prüfbits die Datenbits nicht verworfen zu
werden brauchen.
Nach der Datenausgabe wird bis zum Beginn des nächsten Blocktakts die
Takteinheit in der Steuereinheit 12 stillgesetzt.
Das erfindungsgemäße Verfahren ist nicht auf dem Ausführungsbeispiel
angegebene Generatorfrequenzen beschränkt, diese können durchaus auch
wesentlich höher gewählt werden, wenn das Programm des Datenprozessors in
dem Decoder dies erfordert.
Claims (3)
1. Verfahren zur Decodierung von mit einem RDS-Empfänger empfangenen
Datenblöcken, bei dem die dem Prüfwort im einzelnen Datenblock
zugeordneten Bits in einer ersten X-OR-Stufe mit den Bits des zu dem
Datenblock gehörenden Offsetwort verknüpft werden und danach der
fehlerfreie Empfang des Datenblocks in einem Syndromregister geprüft
und dabei gegebenenfalls eine Fehlerkorrektur vorbereitet wird, für
welche die dem Informationswort zugeordneten Bits zur Ausgabe über
eine zweite X-OR-Stufe zwischengespeichert werden,
dadurch gekennzeichnet,
daß alle empfangenen Bits des Datenblocks zunächst in einem der
ersten X-OR-Stufe (5) vorgeschalteten Zwischenspeicher (3) eingelesen
werden, nach Speicherung eines vollständigen Datenblocks aus dem
Zwischenspeicher (3) während der letzten Bitperiode des Datenblocks
zweimal aus gelesen werden und bei dem ersten Auslesen über die erste
X-OR-Stufe (5) in das Syndromregister (8) eingelesen werden, daß beim
zweiten Auslesen der Eingang des Syndromregisters (8) durch eine
Sperrstufe (7) gesperrt ist und daß das in der ersten X-OR-Stufe (5)
vom überlagerten Offsetwort befreite Codewort über die dem Ausgang
der ersten X-OR-Stufe (5) direkt nachgeschaltete zweite
X-OR-Stufe (9) ausgegeben wird.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß die empfangenen Bits nacheinander in einem
26-Bit-Schieberegister (3) zwischengespeichert werden und beim ersten
Auslesen des Schieberegisters (3) auch zum Eingang des
Schieberegisters (3) zurückgeführt werden.
3. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1
oder 2 mit einer dem RDS-Empfänger (1) nachgeschalteten ersten
X-OR-Stufe (5), die im Eingang eines Syndromregisters (8) liegt, mit
einer zweiten X-OR-Stufe (9), deren zweiter Eingang über eine
Torschaltung (10) mit dem Ausgang des Syndromregisters verbunden ist,
und mit einer Steuereinheit,
gekennzeichnet
durch ein zwischen dem Ausgang des RDS-Empfängers (1) und der ersten
X-OR-Stufe (5) eingefügten 26-Bit-Schieberegister (3), durch eine von
der Steuereinheit (12) steuerbare Sperrstufe (7) zwischen dem Ausgang
der ersten X-OR-Stufe (5) und dem Eingang des Syndromregisters (8)
und durch eine Verbindungsleitung zwischen dem Ausgang der ersten
X-OR-Stufe (5) und dem ersten Eingang der zweiten X-OR-Stufe (9).
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19520685A DE19520685A1 (de) | 1995-06-07 | 1995-06-07 | Verfahren zur Decodierung von mit einem RDS-Empfänger empfangenen Datenblöcken |
DE59607920T DE59607920D1 (de) | 1995-06-07 | 1996-04-19 | Verfahren zur Decodierung von mit einem RDS-Empfänger empfangenen Datenblöcken |
EP96106156A EP0748055B1 (de) | 1995-06-07 | 1996-04-19 | Verfahren zur Decodierung von mit einem RDS-Empfänger empfangenen Datenblöcken |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19520685A DE19520685A1 (de) | 1995-06-07 | 1995-06-07 | Verfahren zur Decodierung von mit einem RDS-Empfänger empfangenen Datenblöcken |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19520685A1 true DE19520685A1 (de) | 1996-12-12 |
Family
ID=7763770
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19520685A Withdrawn DE19520685A1 (de) | 1995-06-07 | 1995-06-07 | Verfahren zur Decodierung von mit einem RDS-Empfänger empfangenen Datenblöcken |
DE59607920T Expired - Lifetime DE59607920D1 (de) | 1995-06-07 | 1996-04-19 | Verfahren zur Decodierung von mit einem RDS-Empfänger empfangenen Datenblöcken |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE59607920T Expired - Lifetime DE59607920D1 (de) | 1995-06-07 | 1996-04-19 | Verfahren zur Decodierung von mit einem RDS-Empfänger empfangenen Datenblöcken |
Country Status (2)
Country | Link |
---|---|
EP (1) | EP0748055B1 (de) |
DE (2) | DE19520685A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6169773B1 (en) | 1995-07-20 | 2001-01-02 | Blaupunkt-Werke Gmbh | System for synchronizing a block counter in a radio-data-system (RDS) receiver |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10058433B4 (de) * | 2000-11-24 | 2006-03-09 | Audi Ag | System und Verfahren zur Verwaltung von Navigationsdaten |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2591834B1 (fr) * | 1985-12-13 | 1988-02-19 | Radiotechnique | Procede de decodage de donnees radiodiffusees et dispositif de mise en oeuvre |
DE4214015C2 (de) * | 1992-04-29 | 1996-12-19 | Blaupunkt Werke Gmbh | RDS-Empfänger |
-
1995
- 1995-06-07 DE DE19520685A patent/DE19520685A1/de not_active Withdrawn
-
1996
- 1996-04-19 EP EP96106156A patent/EP0748055B1/de not_active Expired - Lifetime
- 1996-04-19 DE DE59607920T patent/DE59607920D1/de not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6169773B1 (en) | 1995-07-20 | 2001-01-02 | Blaupunkt-Werke Gmbh | System for synchronizing a block counter in a radio-data-system (RDS) receiver |
Also Published As
Publication number | Publication date |
---|---|
EP0748055B1 (de) | 2001-10-17 |
DE59607920D1 (de) | 2001-11-22 |
EP0748055A3 (de) | 1998-06-10 |
EP0748055A2 (de) | 1996-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10133595B4 (de) | Pufferschaltung, Speicherzugriffsverfahren und Reed-Solomon-Decoder | |
DE2015345C3 (de) | Datenübertragungseinrichtung mit Fehlererkennung und Fehlerkorrektur | |
DE3927580C2 (de) | ||
DE2914515A1 (de) | Verfahren und vorrichtung fuer ein wirksames fehlerentdeckungs- und korrektursystem | |
DE2460979A1 (de) | Verfahren und schaltungsanordnung zur kompensation von impulsverschiebungen bei der magnetischen signalaufzeichnung | |
DE10238841B4 (de) | Parallelverarbeitung der Decodierung und der zyklischen Redundanzüberprüfung beim Empfang von Mobilfunksignalen | |
DE2357168A1 (de) | Speichermodul fuer eine datenverarbeitungseinheit | |
DE3045609A1 (de) | Verfahren und schaltungsanordnung zur abgabe einer korrigierten datengruppe an eine bestimmungsschaltung | |
DE3719404C2 (de) | ||
DE2047868A1 (de) | Schaltung zur Korrektur von Einzel fehlern in den Wortern eines zyklischen (n, k) Codes | |
DE3122763C2 (de) | ||
DE3131062C2 (de) | ||
EP0748055B1 (de) | Verfahren zur Decodierung von mit einem RDS-Empfänger empfangenen Datenblöcken | |
DE69910705T2 (de) | Verfahren zur Faltungskodierung und Uebertragung von digitalen Datenpaketen, Gerät und Verfahren zur entsprechenden Dekodierung | |
DE2163105C3 (de) | Verfahren und Schaltungsanordnung zum Dekodieren und Korrigieren eines sogenannten nichtsystematischen Convolutional-Code | |
DE3104762A1 (de) | System zur binaeren datenuebertragung | |
EP0029216B1 (de) | Datenübertragungseinrichtung mit Pufferspeicher und Einrichtungen zur Sicherung der Daten | |
EP0839416B1 (de) | Einrichtung zur synchronisierung des blockzählers in einem rds-empfänger | |
EP0280913A2 (de) | Gerät zum Empfang von Daten | |
DE10253949B3 (de) | Verfahren zur Bestimmung einer Restfehlerwahrscheinlichkeit bei der Übertragung von Daten | |
DE2445508A1 (de) | Verfahren zur gesicherten uebertragung von in digitaler form vorliegender signale | |
DE3737730A1 (de) | Verfahren und anordnung zur ableitung von synchronsignalen | |
DE2407285B1 (de) | Verfahren und Einrichtung zur Wortsynchronisation bei der digitalen,seriellen Datenuebertragung | |
DE2026516C3 (de) | Anordnung zur Verarbeitung der Lesesignale, die von einem mehrspurigen Magnetband abgelesen werden | |
DE2203414B2 (de) | Verfahren und Schaltungsanordnung zum Herstellen des Gleichlaufs von Sende- und Empfangseinrichtungen bei der Übertragung von Datenblöcken |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8139 | Disposal/non-payment of the annual fee |