DE1942239A1 - Flaechentransistor und Verfahren zur Herstellung desselben - Google Patents

Flaechentransistor und Verfahren zur Herstellung desselben

Info

Publication number
DE1942239A1
DE1942239A1 DE19691942239 DE1942239A DE1942239A1 DE 1942239 A1 DE1942239 A1 DE 1942239A1 DE 19691942239 DE19691942239 DE 19691942239 DE 1942239 A DE1942239 A DE 1942239A DE 1942239 A1 DE1942239 A1 DE 1942239A1
Authority
DE
Germany
Prior art keywords
area
areas
emitter
collector
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691942239
Other languages
English (en)
Other versions
DE1942239C2 (de
Inventor
David V Talbert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE1942239A1 publication Critical patent/DE1942239A1/de
Application granted granted Critical
Publication of DE1942239C2 publication Critical patent/DE1942239C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

National Semiconductor Corporation, Santa Clara, Kalif. (V. St.A.)
!Flächentransistor und Verfahren zur Herstellung
desselben.
Pur diese Anmeldung wird die Priorität aus der entsprechenden U.S. Anmeldung Serial No. 758 340 vom 9. September 1968 in Anspruch genommen.
Die Erfindung bezieht sich auf die Herstellung von Halbleitervorrichtungen und insbesondere auf ein Verfahren zur Herstellung eines Flächentransistors mit überdurchschnittlich hohen Stromverstärkungseigenschaften im Vergleich zu bekannten Vorrichtungen ähnlichen Aufbaues.
Bekannte Ausführungen von Flächentransistoren (lateral transistors) des pnp-Iyps, deren Durchschlagsspannung über 30 Volt liegt, haben typischerweise eine innerhalb eines Bereiches von 1 bis 5 liegende Stromverstärkung (ß). Derartige Transistoren werden normalerweise dadurch hergestellt, daß in eine η-Unterlage zwei Gebiete aus p-Eremd atomen diffundiert werden, die jeweils mit der sie trennenden und als Basisbereich dienenden unterlage einen Emitter- und einen Kollektorbereich bilden. Sobald der Diffusionsvorgang in den Bereichen beendet ist, in denen ein Ohmscher Kontakt hergestellt werden <
009816/1226
Τ9Λ2 2 39
. .' '. '. '. ■ ■'. - - 2 - ■■■-■.■'■.■ ■■.;■· /
soll, werden unter Verwendung einer lichtempfindlichen Schicht (photo-resist) oder vermittels eines anderen geeigneten Verfahrens Öffnungen in dem auf der Unterlage befindlichen Oxid, dem Emitter- und dem Kollektorbereich ausgeschnitten.
Anschließend wird das Plättchen gereinigt und in eine Vakuumsverdampfungsanlage eingelegt, in welcher ein dünner Film aus metallischem Aluminium auf die ganze Oberfläche des Plättchens einschließlich der durch den Oxidüberzug ausgeschnittenen Kontaktbereiche aufgebracht wird., Dann wird das Plättchen aus der Bedampfungsanlage herausgenommen und der größte Teil des aufgedampften Aluminiums wird durch Ätzen entfernt, so daß nur schmale Streifen übrigbleiben, die als Zuleitungen zur Basis und zu den Emitter- und den Kollektorbereichen dienen. Das auf diese Weise vorbereitete Plättchen wird dann in einen Ofen eingelegt und bei einer vorbestimmten Temperatur während eines vorbestimmten Zeitintervalles erhitzt, so daß die metallischen Leiterstreifen an den Stellen, an welchen der gewünschte Ohmsehe Kontakt erhalten werden soll, in die Plättchenoberfläche legiert oder mit dieser verschmolzen werden« Dabei isoliert die Oxidschicht die Streifen gegenüber den übrigen Gebieten« Nach Beendigung des Legierungsvorganges ist der Traneistoraufbau beendet und der Transistor ist verwendungsbereit·
Wie bereits erwähnt, weist eine Halbleitervorrichtung des beschriebenen Type eine typische Verstärkung ß zwischen
009816/122«
1 und 5 auf, Wenn es jedoch möglich wäre, den ß-Bereich zu vergrößern, würde dadurch der Anwendungsbereich der Vorrichtung sehr erweitert werden können und die Vorrichtung ließe sich auch für Zwecke einsetzen, für die sie seither nicht brauchbar war.
Die Erfindung bezweckt daher in erster Linie ein verbessertes Verfahren zur Herstellung von Halbleiterelementen zu schaffen, durch welches Elemente erhalten werden, die wesentlich höhere Stromverstärkungseigenschaften als ähnliche, nach bekannten Verfahren hergestellte Elemente aufweisen. Insbesondere soll ein verbessertes Verfahren zur Herstellung von Flächentransistoren des pnp-Typs angegeben werden, die eine wesentlich höhere Stromverstärkung ß als ähnliche V nach bekannten Verfahren hergestellte Vorrichtungen aufweisen«, Weiterhin soll das Arbeitsverfahren zur Herstellung integrierter Schaltungskomponenten, die bestimmte, seither nicht erreichbare Eigenschaften aufweisen, verbessert werden.
Erfindungsgemäß wird ein n-Siliziumplättchen hergestellt, ein p-Emitterbereich und ein p-Kollektorbereich werden in das n-3?lättehen diffundiert, wobei diese Bereiche durch einen Abschnitt des Plättchens getrennt sind, der einen n-Basisbereich bildet, Öffnungen in dem über den Bereichen ausgebildeten Oxidüberzug ausgebildet werden, welche die Herstellung Ohmscher Kontakte jeweils mit dem Basis-, dem Emitter- und dem Kollektorbereich gestatten, dann wird ein metallischer
009816/1226
1942233
Belag auf den Oxidüberzug und auf die in diesem "befindlichen Öffnungen aufgebracht, das Plättchen und der metallische Belag werden während einer vorbestimmten Zeitspanne auf eine vorbestimmte Temperatur erhitzt und schließlich werden bestimmte, unerwünschte Gebiete des metallischen Belages unter Belassung wenigstens drei leitfähiger Streifen, die als Zuleitungen zu dem Basis-, dem Emitter- und dem Kollektorbereich dienen, durch Ätzen entfernt.
Die Erfindung wird anhand der Zeichnungen näher erläutert.
Pig. 1 zeigt einen nach bekannten Verfahren hergestellten Halbleiteraufbau.
Pig. 2 ist ein Querschnitt durch den Aufbau der Fig. 1.
]fig. 3 ist ein Fertigungsplan und zeigt bestimmte, bei bekannten Verfahren zur Herstellung des in den Figuren 1 und 2 dargestellten Aufbaues erforderliche Verfahrensschritte.
Fig. 4 zeigt einen nach dem Verfahren der Erfindung hergestellten Halbleiteraufbau,
Fig. 5 ist ein Querschnitt durch den Aufbau der FIg8 4„
Fig. 6 ist ein^Fertigungsplan und zeigt bestimmte Verfahrensschritte bei der Herstellung von Halbleitern nach der Erfindung, und
Figuren 7A und 7B zeigen die Kennlinien von Transistoren* die jeweils nach bekannten Verfahren bzw. nach dem erfindungsgemäßen Verfahren hergestellt worden öindV 009816/1228
In den Figuren 1 und 2 der Zeichnungen ist ein typischer Hälbleiteraufbau "bekannter Ausführung dargestellt und Fig. stellt einen Fertigungsplan zur Herstellung dieses Aufbaues nach bekannten Verfahren dar. Auf die bei bekannten Verfahren erforderlichen Verfahrensschritte ist bereits in der Einleitung eingegangen worden, so daß sich eine Wiederholung an dieser Stelle erübrigt.
In den Figuren 4 und 5 ist eine bevorzugte Ausführungsform eines Halbleiteraufbaues dargestellt, der nach dem erfindungsgemäßen Verfahren hergestellt ist und eine Stromverstärkung ß im Bereich von 5 bis 500 aufweist. Der neuartige Aufbau entspricht im allgemeinen dem der in den Figuren 1 und 2 dargestellten bekannten Ausführung, indem er ein mit n-Fremdatomen dotiertes Siliziumplättchen 10 aufweist, in welches ein erster, allgemein ringförmiger Bereich 12 von p-Fremdatomen und ein zweiter, kreisförmiger Bereich 14 ebenfalls von p-Fremdatomen diffundiert sind. Auf der oberen Oberfläche des Plättchens 10 befindet sich ein dünner Oxidbelag (SiOp), in welchen im allgemeinen durch Ätzen öffnungen 16, 18 und 20 eingeschnitten sind, welche zur Ausbildung der Ohmschen Kontakte 22, 24 und 26 dienen·
Auf die Öffnungen 16, 18 und 20 wird ein Aluminiumfilm aufgedampft und jeweils in die n-, p~ und p-Bereiche legiert, um Ohmsehe Kontakte mit den entsprechenden Bereichen zu bilden. Die Kontakte und ihre leitfähigen Gebiete 22, 24 und 26 werden anschließend durch ein Ätaverfahren
getrennt, welches das unerwünschte Material entfernt. Der auf diese Weise hergestellte Aufbau bildet ein integriertes Schaltungsglied in der Form eines pnp-Transistors, in welchem der Bereich 10 den Basisbereich, der Bereich 12 den Kollektorbereich und der Bereich 14 den Emitterberreich'darstellt.
Wie aus der Zeichnung ersichtlich, ist das Kontaktelement 24 in der dargestellten Ausführungsform so groß-
■ ■ . · ■■■ .
flächig bemessen, daß es den ringförmigen Bereich 11 der Basis 10, welche den Emitterbereich 14 von dem Kollektor— bereich 12 trennt, im wesentlichen vollständig bedeckt. Diese Eigenschaft ist für das fertige Erzeugnis nicht unbedingt erforderlieh, spielt jedoch eine wichtige Rolle während des nachstehend beschriebenen Herstellungsverfahrens. Obwohl der Emitter- und der Kollektorbereich in der Darstellung eine allgemein kreisförmige Form aufweisen, können sie eine beliebige Formgebung haben, die sich für die Ausführung einer guten integrierten Schaltung eignet.
Das Verfahren zur Herstellung eines integrierten Schaltungselementes, welches erfindungsgemäß zur Herstellung des in den Figuren 4 und 5 der Zeichnungen dargestellten Transistors verwendet wird, ist in den ersten Verfahrensschritten ähnlich den bekannten Verfahren. Die Siliziumunterlage wird zunächst mit n-Material
0Ö9816/122S
dotiert oder gedopt, um ein n-Siliziumplättchen 10 herzustellen. Dann werden der Kollektorbereich 12 und der Emitterbereich 14 in das Plättchen 10 diffundiert, um pnp-Übergänge , zu bilden, welche den Flächentransistor (lateral transistor) darstellen.
Während des Diffusionsverfahrens wird ein Oxidüberzug auf der oberen Oberfläche des Plättchens ausgebildet, der typischerweise aus Siliziumdioxid (SiOp) besteht und dazu dient, die p- und n-Bereiche gegenüber den von außen her ι
angelegten Spannungen elektrisch zu isolieren. Wenn Ohmsche Kontakte ausgebildet werden sollen, muß der Oxidüberzug entfernt werden. Das erfolgt üblicherweise vermittels eines bekannten Verfahrens unter Verwendung einer lichtempfindlichen Schicht (photo-resist), wodurch das Oxid in den gewünschten Gebieten entfernt wird, ohne daß dabei das Plättchen selbst in Mitleidenschaft gezogen wird.
Da die unmittelbare Verbindung von Drähten mit dem
Siliziumplättchen unzweckmäßig ist, wird in nahezu allen i
Fällen zwischen Draht und Plättchen ein Metallfilm verwendet..Die für diesen Film erforderlichen Eigenschaften sind, daß er in der Lage ist, einen guten Ohmschen Kontakt mit dem Halbleiter zu bilden, daß er ein ausgezeichneter Leiter ist und daß sich seine metallurgischen Eigenschaften zur Verbindung äußerer Drähte eignen. Die im allgemeinen verwendeten Metalle sind Gold, Aluminium, Titan, Platin, Nickel, Silber und Chrom.
009816/122 6
* '.-- β - ■-■■-.'■■ / .
Sobald das Oxid in den gewünschten Kontaktbereichen entfernt worden ist, wird ein Film aus dem ausgewählten Metall auf die gesamte obere Oberfläche des Plättchens aufgedampft, um in den gewünschten Gebieten einen guten Ohmschen Kontakt zu gewährleisten. Bis zu diesem Verfahrensschritt unterscheidet sich das erfindungsgemäße Verfahren nicht von bekannten Verfahren. Während jedoch bei bekannten Verfahren der nächste Verfahrensschritt darin besteht, die unerwünschten Gebiete des Metallfilms durch Ätzen zu entfernen und nur schmale Leiterstreifen zu belassen, die zur Stromleitung zwischen den Leiteranschlußpunkten und den Ohmschen Kontaktpunkten der Basis, des Emitters und des Kollektors dienen, besteht der nächste Verfahrensschritt des erfindungsgemäßen .Verfahrens nach dem Aufdampfen des Metallfilms darinj den Film und das Plättchen während einer ausreichend langen Zeitspanne auf eine unterhalb der eutektischen !Temperatur des Films und des Halbleiters liegende Temperatur zu erhitzen, um bei der ausgewählten Temperatur die gewünschte Reaktion herbeizuführen. Beispielsweise können das Plättchen und der Film während fünfzehn Minuten auf 570° C erhitzt werden.
Nach dem Erhitzen, das dazu ausreichen oder auch nicht ausreichen kann, um eine Legierung des Metallfilms mit dem Plättchen herbeizuführen, wird das unerwünschte Metallmaterial von der Oberfläche des Plättchens durch Ätzen ent-
009816/1226
fernt, so daß nur die gewünschten Leiterstrelfen übrigbleiben, mit welchen ein äußerer Anschluß erfolgen kann. In einigen Fällen kann es in dieser Verfahrensstufe vorzuziehen sein, das Plättchen auf eine !Temperatur zu erhitzen, die geringer ist als die !Temperatur, welche zur Legierung des Metallfilms in das Plättchen erforderlich ist. In diesem Falle folgt die Legierungsstufe typischerweise dem letzten Ätzvorgang. Während dieser anschließenden Legierungsstufe werden dann gute Ohmsehe Kontakte zwischen dem Metallfilm und den Halbleiterkomponenten ausgebildet. Andererseits kann im Rahmen des erfindungsgemäßen Verfahrens der Ätzvorgang auch vor dem Erhitzen ausgeführt werden, so daß ein metallisches Oberflächengebiet entsteht, das die ganze Basisfläche 11 im wesentlichen bedeckt, welche den Emitterbereich in der bei 28 dargestellten Weise von dem Kollektorbereich trennt.
Dadurch, daß das Oxid über dem n-Bereieh die beiden * p-Bereiche während des Legierungsvorganges trennt, werden die Stromverstärkungseigenschaften (ß) des verfahrene« gemäß hergestellten Halbleiteraufbaues im Vergleich zu Halbleitervorrichtungen, die nach einem bekannten Verfahren hergestellt sind und keine derartig große Fläche aufweisen, die während des Erhitzens mit Metall bedeckt ist, wesentlich verbessert. In Fig. 7A sind beispielsweise die Stromverstärkungskennlinien eines nach einem bekannten Verfahren hergestellten Aufbaues dargestellt. Im Gegensatz
0 0 9 816/1226
dazu entsprechen die Stromverstärkungskennlinien eines gleichartigen Aufbaues, der nach der Erfindung hergestellt worden ist, den in Pig. 7B dargestellten Kuryen. Durch Vergleich der entsprechenden Kurven I und II der beiden figuren 7A und 7B läßt sich die erhebliche Steigerung des Vßrstärkungsgrades ersehen.
Der Grund für die. Verbesserung der Verstärkungseigenschaften, die darauf zurückzufuhren ist, daß der Basisbereich während des Erhitzens mit einem Metallfilm bedeckt ist, läßt sich bis jetzt noch nicht angeben. Es wird jedoch angenommen, daß während des Erhitzens, das vor dem Entfernen des den Basisbereich bedeckenden Metallbelages erfolgt, ein unbekannter Vorgang innerhalb der Oxidzwischenlage oder in den benachbarten Grenzflächen des dotierten Halbleiters auftritt. Die Auswirkung läßt sich analog vergleichen mit dem Getteringverfahren, das dazu verwendet wird, die letzten GasÜberbleibsel aus einem evakuierten System zu entfernen, indem die Wirkungsweise bei beiden Verfahren bedeutend verbessert wird.
Vermittels des erfindungsgemäßen Verfahrens läßt sich ein sehr erheblicher Verstärkungsgewinn erzielen. Wie bereits erwähnt, liegt das ß eines erfindungsgemäß hergestellten Aufbaues im Bereich von.5 bis 500, während das ß eines nach bekannten Verfahren hergestellten Transistors in dem Bereich von 1 bis 5 liegt.
009816/1226
Obwohl die vorstehende Beschreibung zum Zwecke der Erläuterung mehr oder weniger nur auf einen pnp-Transistoraufbau beschränkt ist, läßt sich das gleiche Verfahren auch auf die Herstellung integrierter Schaltungen mit ähnlichen physikalischen Eigenschaften anwenden. Obwohl die Erfindung weiterhin anhand eines Verfahrens beschrieben worden ist, das aus den verschiedenen, hier beispielsweise dargestellten Verfahrensschritten besteht, dürfte es für den Fachmann offensichtlich sein, daß das Verfahren bestimmte, in den Rahmen der Erfindung fallende Abwandlungsmöglichkeiten bietet.
- Patentansprüche 009816/1226
- 12 -

Claims (10)

194 22 3
-Π 2 - . ■
P a te η ta η s ρ r ü c he
Iy Verfahren zur Herstellung eines Transistors, insbesondere eines pnp-Transistors, dadurch gekennzeichnet, daß ein n-Siliziumplättchen (10) hergestellt wird, ein p-Emitterbereich (Η) und ein p-Kollektorbereich (12) in das n-Plättchen diffundiert werden, wobei diese Bereiche durch einen Abschnitt des Plättchens getrennt sind,
^ der einen η-Basisbereich bildet, Öffnungen (16, 18, 20) in dem über den Bereichen ausgebildeten Oxidüberzug ausgebildet werden, welche die Herstellung Ohmscher Kontakte jeweils mit dem Basis-, dem Emitter- und dem Kollektorbereich gestatten, dann ein metallischer Belag auf den Oxidüberzug und die in- diesem befindlichen Öffnungen aufgebracht wird, das Plättchen und der metallische Belag während einer, vorbestimmten Zeitspanne auf eine vorbestimm te Temperatur erhitzt und schließlich bestimmte, unerwünschte Gebiete des metallischen Belages unter Belassung
" wenigstens drei leitfähiger Streifen, die als Zuleitungen zu dem Basis-, dem Emitter- und dem Kollektorbereich dienen, durch Ätzen entfernt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die leitfähigen Streifen nach dem Ätzen derart in das Plättchen legiert werden, daß zwischen den leitfähigen Streifen und jeweils dem Basis-, dem Emitter- und dem
: 0Ö9816/1226
Kollektorbereich gute Ohmsche Kontakte entstehen.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach dem Aufbringen des metallischen Belages und vor dem Erhitzen bestimmte Abschnitte des Belages entfernt und wenigstens drei elektrisch voneinander getrennte metallische Gebiete gebildet werden, von denen ein Gebiet oberhalb im wesentlichen des ganzen Basisbereiches und zwischen dem Emitter- und dem Kollektorbereich liegt.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Erhitzen darin besteht, daß das Plättchen während einer Zeitspanne zwischen 15 und 3Ö Minuten auf eine Temperatur zwischen 550 und 570° 0 erhitzt wird.
5. Integriertes Schaltungselement, das nach dem Verfahren nach einem der Ansprüche 1-4 hergestellt ist, gekennzeichnet durch ein Siliziumplättchen (10), das mit Fremdatomen eines ersten Typs"dotiert ist, einen ersten Bereich (14) des Plättchens, in welchen Fremdatome eines zweiten Typs diffundiert sind, einen in einem Abstand von dem ersten Bereich befindlichen zweiten Bereich (12) des Plättchens, in welchen ebenfalls Fremdatome eines zweiten Typs diffundiert sind, erste, zweite und dritte elektrische Leitungen (22, 24, 26) auf der Oberfläche deB Plättchens, welche Ohmsche Kontakte mit dem Plättchen, dem ersten Bereich und dem zweiten Bereich herstellen, wobei die zweite elektrische Leitung, welche mit dem ersten Bereich in
009816/1226
Kontakt steht, so großflächig ausgebildet ist, daß sie sich im wesentlichen über die ganze Oberfläche des Plättchens erstreckt und den ersten und den zweiten Bereich des Plättchens trennt.
6. Schaltungselement"nach Anspruch 5» dadurch gekennzeichnet, daß das Element nach dem Verfahren von Anspruch 1 hergestellt worden ist.
7. Schaltungselement nach Anspruch 5, dadurch gekennzeichnet, daß der zweite Abschnitt des Plättchens den ersten Abschnitt des Plättchens vollständig umgibt.
8. Schaltungselement nach Anspruch 5, dadurch gekennzeichnet, daß das Element nach dem Verfahren von Anspruch 3 hergestellt worden ist, wobei nach dem Atzvorgang ein Legierungsvorgang vorgenommen worden ist, der dazu dient, gute Ohmsche Kontakte zwischen bestimmten metallischen Gebieten und jeweils dem Basis-, dem Emitter- und dem Kollektorbereich herzustellen.
9. Schaltungselement nach Anspruch 5, dadurch gekennzeichnet, daß das Element nach1 dem Verfahren von Anspruch hergestellt worden ist.
10. Schaltungselement nach Anspruch 6, dadurch gekennzeichnet,, daß der erste Bereich (H) eine allgemein kreisförmige Gestalt hat, und der zweite Bereich (12) eine allgemein ringförmige Gestalt aufweist und den ersten Bereich umgibt.
V 00 9816/122 8 ν
Leerseite
DE1942239A 1968-09-09 1969-08-20 Verfahren zur Herstellung eines Lateraltransistors Expired DE1942239C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US75834068A 1968-09-09 1968-09-09

Publications (2)

Publication Number Publication Date
DE1942239A1 true DE1942239A1 (de) 1970-04-16
DE1942239C2 DE1942239C2 (de) 1982-11-25

Family

ID=25051387

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1942239A Expired DE1942239C2 (de) 1968-09-09 1969-08-20 Verfahren zur Herstellung eines Lateraltransistors

Country Status (5)

Country Link
US (1) US3651565A (de)
JP (1) JPS5248463B1 (de)
DE (1) DE1942239C2 (de)
FR (1) FR2017597B1 (de)
GB (1) GB1246913A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2449335A1 (fr) * 1979-02-13 1980-09-12 Ates Componenti Elettron Structure de transistor pnp lateral pour haute tension v(br)ceo, protege contre une inversion des polarites d'alimentation et produit resultant

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50154073A (de) * 1974-05-31 1975-12-11
NL176322C (nl) * 1976-02-24 1985-03-18 Philips Nv Halfgeleiderinrichting met beveiligingsschakeling.
JPS5478092A (en) * 1977-12-05 1979-06-21 Hitachi Ltd Lateral semiconductor device
JPS6252966A (ja) * 1985-09-02 1987-03-07 Toshiba Corp 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1117927A (en) * 1914-04-13 1914-11-17 Christen U Thiesen Parcel-post envelop.
US3197710A (en) * 1963-05-31 1965-07-27 Westinghouse Electric Corp Complementary transistor structure
NL6501818A (de) * 1964-02-13 1965-08-16 Hitachi Ltd
GB1074420A (en) * 1965-06-30 1967-07-05 Ibm Improvements relating to a method for fabricating insulated-gate field effect transistors
GB1077752A (en) * 1963-06-06 1967-08-02 Hitachi Ltd Improvements relating to semiconductor devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1258010A (fr) * 1959-06-30 1961-04-07 Fairchild Semiconductor Procédé de fabrication de transistors
US3320651A (en) * 1963-04-03 1967-05-23 Gen Motors Corp Method for making cadmium sulphide field effect transistor
CA956038A (en) * 1964-08-20 1974-10-08 Roy W. Stiegler (Jr.) Semiconductor devices with field electrodes
US3382568A (en) * 1965-07-22 1968-05-14 Ibm Method for providing electrical connections to semiconductor devices
US3445734A (en) * 1965-12-22 1969-05-20 Ibm Single diffused surface transistor and method of making same
US3401319A (en) * 1966-03-08 1968-09-10 Gen Micro Electronics Inc Integrated latch circuit
US3508324A (en) * 1967-02-13 1970-04-28 Philco Ford Corp Method of making contacts to semiconductor devices
US3470610A (en) * 1967-08-18 1969-10-07 Conductron Corp Method of producing a control system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1117927A (en) * 1914-04-13 1914-11-17 Christen U Thiesen Parcel-post envelop.
US3197710A (en) * 1963-05-31 1965-07-27 Westinghouse Electric Corp Complementary transistor structure
GB1077752A (en) * 1963-06-06 1967-08-02 Hitachi Ltd Improvements relating to semiconductor devices
NL6501818A (de) * 1964-02-13 1965-08-16 Hitachi Ltd
GB1074420A (en) * 1965-06-30 1967-07-05 Ibm Improvements relating to a method for fabricating insulated-gate field effect transistors

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
DE-Buch: "J. Wüstehube, Integrierte Halb- leiterschaltungen" Hamburg, 1966, Seiten 78 bis 80 *
NL-B: E.Kooi: The Surface Properties of Oxidized Silicon, Philips Technical Library, 1967, S. 24-79 *
US-Z.: "IEEE Transactions on Electron Devices", Bd. ED-14, Nr. 7, Juli 1967, Seiten 381 bis 385 *
US-Z: Proceedings of the IEEE, 1964, S. 1491-1495 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2449335A1 (fr) * 1979-02-13 1980-09-12 Ates Componenti Elettron Structure de transistor pnp lateral pour haute tension v(br)ceo, protege contre une inversion des polarites d'alimentation et produit resultant

Also Published As

Publication number Publication date
DE1942239C2 (de) 1982-11-25
FR2017597A1 (de) 1970-05-22
JPS5248463B1 (de) 1977-12-09
US3651565A (en) 1972-03-28
GB1246913A (en) 1971-09-22
FR2017597B1 (de) 1974-09-20

Similar Documents

Publication Publication Date Title
DE3205022A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
DE2203183A1 (de) Integrierte Halbleiterschaltungsanordnung
DE3855603T2 (de) Integrierter bipolarer Hochspannungsleistungstransistor und Niederspannungs-MOS-Transistorstruktur in Emitterumschaltkonfiguration und Herstellungsverfahren
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE1926884A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1222166B (de) Epitaxial-Transistor
EP0005728A1 (de) Verfahren zum Herstellen eines lateralen PNP- oder NPN-Transistors mit hoher Verstärkung und dadurch hergestellter Transistor
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
EP0101000A2 (de) Integrierte Bipolar- und Mos-Transistoren enthaltende Halbleiter-schaltung auf einem Chip und Verfahren zu ihrer Herstellung
DE2030403B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE69122598T2 (de) Integrierte Struktur eines bipolaren Leistungstransistors und eines Wiederspannungsbipolartransistors in Emittorschaltungs- oder Halbbrückenanordnung und dies bezügliche Herstellungsverfahren
DE3689705T2 (de) Zener-Diode.
DE1194500B (de) Halbleiterbauelement mit einer Mehrzahl von eingesetzten streifenfoermigen Zonen eines Leitfaehigkeitstyps und Verfahren zum Herstellen
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE1942239A1 (de) Flaechentransistor und Verfahren zur Herstellung desselben
EP0103653B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE68917197T2 (de) Bipolarer Leistungshalbleiteranordnung und Verfahren zur ihrer Herstellung.
DE2039091A1 (de) Transistor mit minimaler Seiteninjektion in einem monolithischen Halbleiterkoerper und Verfahren zur Herstellung dieses Transistors
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
EP0075892A2 (de) Integrierter Halbleiterschaltkreis mit einer halbisolierenden Halbleiterschicht
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE2537327A1 (de) Halbleiterbauelement mit einem pn- uebergang gleichfoermiger stromdichteverteilung und verfahren zum herstellen eines solchen halbleiterbauelements
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
D2 Grant after examination
8363 Opposition against the patent
8331 Complete revocation