DE1931511A1 - Verfahren zum Herstellen integrierter Schaltungen - Google Patents

Verfahren zum Herstellen integrierter Schaltungen

Info

Publication number
DE1931511A1
DE1931511A1 DE19691931511 DE1931511A DE1931511A1 DE 1931511 A1 DE1931511 A1 DE 1931511A1 DE 19691931511 DE19691931511 DE 19691931511 DE 1931511 A DE1931511 A DE 1931511A DE 1931511 A1 DE1931511 A1 DE 1931511A1
Authority
DE
Germany
Prior art keywords
silicon
mole
carbon
deposition
integrated circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691931511
Other languages
English (en)
Other versions
DE1931511B2 (de
Inventor
Richard Taubenest
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre Electronique Horloger SA
Original Assignee
Centre Electronique Horloger SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre Electronique Horloger SA filed Critical Centre Electronique Horloger SA
Publication of DE1931511A1 publication Critical patent/DE1931511A1/de
Publication of DE1931511B2 publication Critical patent/DE1931511B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Silicon Compounds (AREA)

Description

CENTRE ELECTRÖNTQUE HORLOSER S.A* , 2001 Ne^chätel; (Schweiz)
'Rue Ä.-L. Breguet 2
Verfahren zum Herstellen integrierter Schaltungen
Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen integrierter Schaltungen durch Ab- . ; scheiden von polykristallinem Silizium zusammen mit geringen Mengen von die Kristallstruktur des abgeschiedenen Siliziums beeinflussenden Verunreinigungen auf einem Substrat.
Das Herstellen von quarzisolierten integrierten Schaltungen ist bekanntlich mit dem Abscheiden einer relativ dicken Schicht von .polykristallinem. Silizium verbunden. Diese Schicht kann im Verlauf des Herstellungsverfahrens der Schaltung zu Störungen Anlass geben, wenn sie ihre Form ändert. Eine Formänderung der polykristallinen Siliziumschicht tritt aber regelmässig während einer längeren Behandlung hei höherenTemperaturen auf. Die Ursache der Formänderungen sind - Selbstdiffusionen des Sili-ziums -und die-Konversion instabiler Kriställbezirke'irc -der polykristallinen Schicht.
Die vorliegende Erfindung bezweckt, die schädliche Selbstdiffusion und Konversion instabiler Kristallbezirke auf ein nicht mehr kritisches Mass zu verringern. Das lässt
909882/1288
sich erfindungsgemäss dadurch erreichen, dass als Verunreinigungen Kohlenstoff und Siliziumdioxyd abgeschieden r werden, die. im Silizium unlöslich sind.
Verwendet man entsprechend einem älteren Verfahren' Kohlenstoff als unlösliche Verunreinigung allein, so ändert sich der thermische Ausdehnungskoeffizient der polykristallinen Siliziumschicht, sodass die Siliziumscheiben, wohl bei den hohen Abscheidungstemperaturen eben sind, sich, dann, aber bei der Abkühlung auf Raumtemperatur krümmen..
Da kohlehsToff*einen grösseren thermischen Ausdehnungskoeffizient besitzt, als Siliziumy kann man"diese ' Schwierigkeit erfolgreich dadurch beheben, dass man zusammen mit dem Kohlenstoff auch Siliziumdioxyd abscheidet, welches einen kleineren thermischen Ausdehnungskpeffizien^ ten als Silizium besitzt. Auf diese Weise kann der nachteilige Einfluss des Kohlenstoffs kompensiert werden·. Ausserdem trägt das.Siliziumdioxyd zur Verkleinerung, der Selbstdiffusion bei.. .. . .....
' Typische Konzentrationen der neutralen Dotiermateralien in der polykristallinen Siliziumschicht, beispielsweise 0,010 bis 0,022 Mol.%, vorzugsweise 0,016 Mol% Kohlenstoff und 0,008 bis 0.016 Mol%, vorzugsweise 0,012 Mol% Siliziumdioxyd, berechnet auf abgeschiedenes reines polykristallines Silizium, haben sich als besonders vorteilhaft erwiesen.
» Zweckmässig ist es Tetraethoxysilan als Ausgangsmaterial für die Abscheidung von Siliziumdioxyd, Toluol als Ausgangsmaterial für die Abscheidung von Kohlenstoff
909882/12 88
19315η
und Silicochloroforia als Äusgangsmaterial für die Abscheidung von polykristallinen! Silizium in Mengen zu verwenden, welche mindestens angenähert zur Erzielung der genannten Konzentrationen in der abgeschiedenen Schicht nötig sind.
Die Reaktionsgeschwindigkeit dieser Ausgangsmateralien mit der zu beschichtenden Oberfläche ist etwa gleich gross, sodass bei einer Mischung dieser AusgangsmateriaJien im molaren Verhältnis der gewünschten Dotierung die abgeschiedene Schicht durchgehend etwa dieselben molaren Konzentrationen aufweist.
Das Substrat kann ein Block aus monokristallinem Silizium sein, auf welchem die Schicht aus polykristallinem Silizium abgeschieden wird. Vor dem Abscheiden des polykristallinen Siliziums könnte man aber auf dem Block aus monokristallinem Silizium eine dünne Schicht aus Siliziumdioxyd anordnen. Eine solche Schicht aus Siliziumdioxyd ist so dünn, dass ihr thermischer Ausdehnungskoeffizient keinen Einfluss auf die Formgebung der fertigen Scheibe ausübt.
909882/1288

Claims (3)

17.6.69 h ; GK/se T : : : GEH 105 D Patentansprüche
1. ) Verfahren zum Herstellen integrierter Schaltungen durch Abscheiden von polykristallinem Silizium zusammen mit geringen Mengen von die Kristallstruktur des Siliziums beeinflussenden Verunreinigungen auf einem Substrat, dadurch gekennzeichnet, dass als Verunreinigungen Kohlenstoff und Siliziumdioxyd abgeschieden werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass etwa 0,010 Mol% bis 0,022 Mol%, vorzugsweise etwa 0,016 Mol% Kohlenstoff und etwa 0,008 Mol% bis 0,016 Mol%, vorzugsweise etwa 0,012 Mol% Siliziumdioxyd neben reinem Silizium auf einem Substrat mit monokristallinem Silizium abgeschieden wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass Tetraethoxysilan als wesentlicher Ausgangsstoff für die Abscheidung von Siliziumdioxyd, Toluol als Ausgangsstoff für die Abscheidung von Kohlenstoff und SiIicochloroform als Ausgangsstoff für die Abscheidung des polykristallinen Siliziums etwa im molaren Verhältnis der gewünschten Konzentrationen im Depot angewendet werden.
909882/1288
DE19691931511 1968-06-20 1969-06-20 Verfahren zum herstellen integrierter schaltungen Pending DE1931511B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH919068A CH474863A (de) 1968-06-20 1968-06-20 Verfahren zur Herstellung eines Zwischenproduktes für integrierte Schaltungen

Publications (2)

Publication Number Publication Date
DE1931511A1 true DE1931511A1 (de) 1970-01-08
DE1931511B2 DE1931511B2 (de) 1971-08-19

Family

ID=4349316

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691931511 Pending DE1931511B2 (de) 1968-06-20 1969-06-20 Verfahren zum herstellen integrierter schaltungen

Country Status (5)

Country Link
CH (1) CH474863A (de)
DE (1) DE1931511B2 (de)
FR (1) FR2011292A1 (de)
GB (1) GB1276679A (de)
NL (1) NL6909403A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8103649A (nl) * 1981-08-03 1983-03-01 Philips Nv Halfgeleiderinrichting en werkwijze voor het vervaardigen van de halfgeleiderinrichting.

Also Published As

Publication number Publication date
FR2011292A1 (de) 1970-02-27
DE1931511B2 (de) 1971-08-19
GB1276679A (en) 1972-06-07
CH474863A (de) 1969-06-30
NL6909403A (de) 1969-12-23

Similar Documents

Publication Publication Date Title
DE2555155C2 (de)
DE2653901A1 (de) Poliergemisch und -verfahren fuer halbleitersubstrate
DE1223951B (de) Verfahren zur Herstellung von Halbleiter-bauelementen mit einem oder mehreren PN-UEbergaengen
DE1719493A1 (de) Verfahren zur Herstellung von drahtfoermigen Koerpern (Haarkristallen) kreisfoermigen Querschnitts,die aus Siliciumcarbid-Einkristallen bestehen,und Gegenstaende aus Siliciumcarbid-Haarkristallen kreisfoermigen Querschnitts
DE1962018A1 (de) Verfahren zum AEtzen zusammengesetzter Schichtkoerper
DE1197058B (de) Verfahren zur Herstellung einkristalliner flacher Halbleiterkoerper
DE2036621A1 (de) Zusammengesetzter Korper
DE1771305C3 (de) Verfahren zum Reinigen eines für die Halbleiterherstellung dienenden Behandlungsgefäßes aus Quarz
DE2038564B2 (de) Quarzglasgeraeteteil, insbesondere quarzglasrohr, mit in seiner aussenoberflaechenschicht enthaltenen, kristallbildung foerdernden keimen zur verwendung bei hohen temperaturen, insbesondere fuer die durchfuehrung halbleitertechnologischer verfahren
DE1901819B2 (de) Herstellungsverfahren für polykristalline Siliciumschichten
DE1769298A1 (de) Verfahren zum Zuechten eines einkristallinen Halbleitermaterials auf einem dielektrischen Traegermaterial
DE2857640C2 (de) Verfahren zum Dotieren eines Halbleiters
EP0005744B1 (de) Verfahren zum Aufwachsen von Epitaxieschichten auf selektiv hochdotierten Siliciumsubstraten
DE2148119A1 (de) Verfahren zum Herstellen epitaktischer Schichten auf Halbleitersubstraten
DE2239687B2 (de) Verfahren zum aetzen eines mehrschichtigen halbleiterkoerpers mit einem fluessigen aetzmittel
DE1931511A1 (de) Verfahren zum Herstellen integrierter Schaltungen
DE1771575C3 (de) Verfahren zum Herstellen eines Titandioxidfilms
DE1814029B2 (de) Erzeugung einkristalliner und polykristalliner halbleiterbereiche auf einem inkristallinen halbleitersubstrat
DE2703518A1 (de) Verfahren zur beschleunigten zuechtung von kristallen aus der gasphase und durch dieses verfahren hergestellte erzeugnisse
DE2161472C3 (de) Verfahren zum Aufwachsen einer polykristallinen Silicium-Schicht auf einer Halbleiterscheibe
DE3131875A1 (de) "verfahren zum herstellen einer halbleiterstruktur und halbleiterstruktur"
DE2944895A1 (de) Verfahren zur passivierung und verstaerkung eines mit v-nuten versehenen silizium-substratscheibchens
DE1667604B1 (de) Verfahren zur herstellung von kristallinem cadmiumtellurid
DE4310345C2 (de) Verfahren zum Trockenätzen von SiC
EP0403887B1 (de) Verfahren zum Herstellen von einkristallinem Siliziumkarbid