DE1923199A1 - Schaltungsplatte mit mehreren Leiterebenen und Verfahren zu ihrer Herstellung - Google Patents

Schaltungsplatte mit mehreren Leiterebenen und Verfahren zu ihrer Herstellung

Info

Publication number
DE1923199A1
DE1923199A1 DE19691923199 DE1923199A DE1923199A1 DE 1923199 A1 DE1923199 A1 DE 1923199A1 DE 19691923199 DE19691923199 DE 19691923199 DE 1923199 A DE1923199 A DE 1923199A DE 1923199 A1 DE1923199 A1 DE 1923199A1
Authority
DE
Germany
Prior art keywords
metal
conductor
levels
layers
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691923199
Other languages
English (en)
Other versions
DE1923199B2 (de
DE1923199C (de
Inventor
Hacke Dipl-Ing Hans-Juergen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority claimed from DE19691923199 external-priority patent/DE1923199C/de
Priority to DE19691923199 priority Critical patent/DE1923199C/de
Priority to US33255A priority patent/US3680209A/en
Priority to FR7016178A priority patent/FR2047246A5/fr
Priority to LU60859D priority patent/LU60859A1/xx
Priority to NL7006637A priority patent/NL7006637A/xx
Priority to BE750067D priority patent/BE750067A/xx
Publication of DE1923199A1 publication Critical patent/DE1923199A1/de
Publication of DE1923199B2 publication Critical patent/DE1923199B2/de
Publication of DE1923199C publication Critical patent/DE1923199C/de
Application granted granted Critical
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y10T29/4916—Simultaneous circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

PA
Schalungsplatte mit mehreren Loiterebenen und Verfahren zu ihrer Herstellung
Die vorliegende Erfindung "betrifft eine Schaltungsplatte mit mindestens zwei durch isolierende Lagen voneinander getrennte Leiterebenen, die an einzelnen Punkten leitend miteinander verbunden sind sowie ein Verfahren zur Herstellung einer solchen Schalungsplatte.
Mehrlagige Schaltungsplatten nach Art der sog. gedruckten Schaltungen weisen regelmäßig Verbindungsstollen auf, an denen einzelne Punkte der übereinander angeordneten Leiterbahnen leitend miteinander verbunden sind. Diese Vorbindungsstollen bestehen üblicherweise aus Bohrungen in den Trägerplatten, auf denen die Leitungsbahnen aufgebracht sind, wobei die Bohrungswände mit einem leitenden Überzug versehen sind. Das Herstellen dieser Verbindungen ist recht aufwendig, es erfordert die Herstellung der Bohrungen, ihre chemische Verkupferung und die anschließende galvanische Verstärkung des Kupferniederschlages. Der vorliegenden Erfindung liegt die Aufgabe zugrunde, diese aufwon*- digen und kritischen Arbeitsgänge zu vermeiden und eine Schalungsplatte mit mehreren Leiterebenen anzugeben, bei der die Verbindung zwisehen den einzelnen Loiterebenen in anderer Vieise durchgeführt ist.
Zur Lösung dieser Aufgabe wird vorgeschlagen, bei einer Schalungsplatte mit mindestens zwei durch isolierende Lagen voneinander getrennten Leiterebenen, die an einzelnen Funkten leitend miteinander verbunden sind, daß erfindungsgemäß die Leiterobenen mindeoteno teilweise auo Motallfo-
0098 A 7 / U54
BAD ORIGINAL
■ lion bestehen und daß die isolierenden Lagen an den Kon-* taktierungsstellen Öffnungen aufweisen, durch die die Leiterebenen unmittelbar aneinanderliegend über Kontaktflek- . ken aus niedrig schmelzenden Metallen oder Metallegierungen verbunden sind. Um eine gute mechanische Verbindung zwi- ■ sehen den isolierenden lagen und den Metallfolien zu erzielen, bestehen die isolierenden Lagen vorzugsweise aus einen klebefähigen Material oder ist zwischen Metallfolien und isolierenden Lagen je eine Klebeschicht angeordnet.
Statt zwei trägerlose tlQtallfolien als'Ausgangsraaterial zu verwenden, ist es auch redlich, eine Metallfolie mit einer einseitig metallkaschierten Trägerplatte zu kombinieren, auf der das Leitermuster bereits vorhanden ist. .
Die Herstellung der Schalungsplatte erfolgt in der Weise, daß zwei oder mehrere Metallfolien und ggf.. eine me-, tallkaschierte Isolierplatte an den Kontaktierungsstellen - mit Kontaktflecken aus einem niedrig schmelzenden Metall, z.B. Zinn oder einer niedrig schmelzenden Metallegierung versehen und unter Zwischenlage von an den Kontaktierungsstellen gelochten Isolierfolien unter Erwärmung zusammen- ' gepreßt werden, bis die zusammengepreßten Schichten sieh miteinander mechanisch verbinden und an den Kontalcüsrungsstellen eine leitende Verbindung entsteht. Yfichtig dabei ist, daß während des Vcrpreßvorganges jeweils eine elastische Folie zwischen Preßplattc und der zu verpressenden Schaltung zum Druckausgleich eingelegt wird.
Die Aufbringung der Kontaktflecken kann vorzugsweise durch galvanische Abscheidung erfolgen, wobei die· nicht zu beschichtenden Teile mit einem Foto- oder Siebdrucklack ab-, gedeckt werden. Eine- andere zweckmäßige Möglichkeit zur Aufbringung der Kontaktflecken besteht darin, daß die Kontaktflecken unter Verwendung von Schablonen durch Plärara-
BAD ORIGINAL
00 9 8 47/ U 5-V
spritzen aufgetragen werden. Schließlich kann man auch · die Kontaktflecken in Form niedrig schmelzender Metallkügelchen oder Scheiben zwischen die zu verbindenden Leiterebenen bringen, die in die entsprechende Position gebracht beim Preßvorgang die Verbindung der Ebenen vornehmen.
Ferner ist es möglich, z.B., wenn die Schmelztemperatur der Kontaktflecken zu hoch liegt oder aber zur Erhöhung der Zuverlässigkeit der Schmolzverbindung, nach dem Preßvorgang noch einen gesonderten Kontaktiervorgang anzuwenden. Hierbei kann ein beheizter Kontaktierstempel im Bereich der Kontaktierungsstellen die zu verbindenden Le.i.terebenen zusammenpressen.
Gleichzeitig mit der Aufbringung der Kontaktflecken oder auch nach dem Preßvorgang kann auf der anderen Seite der Metallfolie eine Abdeckung in Form des Leitungsmusters aus einer Ätzresorve aufgebracht werden. Die gleichzeitige Aufbringung der Kontaktflecken und der Ätzreserve ist besonders dann vorteilhaft, wenn für beide das gleiche Material verwendet wird. Die Ätzung zur Herstellung des Leiterbildes erfolgt dann unmittelbar im Anschluß an den Preßvorgang.
Das Verfahren bietet sich auch besonders zur Herstellung von Mehrebenenvcidrahtungen an, bei denen ohnehin ein Laininieivorgnng erforderlich ist. Die inneren Ebenen aus Ketallfolien werden hierbei iin Bereich von durchgehenden Kontcktierungsstellcn der über und unter ihnen angeordneten Leiterebenen Öffnungen aufv/oiscn müssen, die durch Bohren, Stanzen oder Ätzen vor dem Zusammenpressen erzeugt werden-müssen. Bei hoher Lagenzahl oder auch, wenn die inneren Leiterebenen ein Leiterrnuster aufweisen" sollen, empfiehlt es sich die Verbindung der verschiedenen Schich-
0 0 98 4 7/U 5 4 Β&Ό ORiGiNAL
ten stufenweise durchzuführen, wobei zunächst zv;oi oder drei Leiterebenen miteinander verbunden werden und das so entstandene Kernlaminat hierauf paarweise mit v/eiteren Leiterebenen verbunden wird.
Die erfindungsgemäßen Schaltungsplatten lassen sich insbesondere als flexible gedruckte Schaltungen und Mehrebenenverdrahtungen ausgestalten. Ia Metallfolien als Ausgangsmaterial dienen, also für alle Lagen gleiches Material verwendet werden kann und nur relativ einfache Ar-" beitsgänge in Frage kommen, ist eine rationelle Herstellung gewährleistet. Wegen des Fortfalls chemischer und galvanischer Kupferabscheidung für die Durchkontaktierung können auch feine Leitorbilder genau erzeugt werden, da immer nur die Metallfolien mit ihrer definierten Stärke geätzt werden müssen. Diese Tatsache macht das Verfahren für minaturisierte Leiterbilder ebenso geeignet wie die Möglichkeit der freien Kontaktrasterwahl bei Mehrebenenaufbau.
Die Bestückung mit Bauelementen erfolgt wegen des Fehlens von Bauelementaufnahmelöchern grundsätzlich nach dem ) Reflov.'-Soldering-Verfahren, wenn nicht eine Kombination mit der herkömmlichen Durchkontaktierungstechnik gei-rählt wird.
Die weitere Erläuterung der Erfindung erfolgt anhand von in den Figuren dargestellten Ausführungsbeispielen.
Fig. 1 zeigt eine erfindungsgemäße Schaltungsplatte in auseinander gezogener Darstellung,
Fig. 2 zeigt eine erfindungsgemäßo fertiggestellte Schaltungsplatte,
Fig. 3 zeigt eine Schaltungsplatte mit einem starren Träger ,
Pig. 4 zeigt eine Schaltungsplatte mit vier Leiterebenen,
Fig. 5 zeigt eine Leiterplatte mit fünf- Loitcrebenen in teilweise auseinander gezogener Darstellung,
(109847/1454 BAD ORlGiNAL
Fig. 6 zeigt eine leiterplatte mit fünf Leiterebenen.
Die in Fig. 1 in auseinandergozogener Darstellung dargestellte Leiterplatte "besteht aus zwei Metallfolien 1 und 2, die auf der .einander zugewandten Seite Kontaktflekken 3j 3'> 3'' und 3rtl tragen, während auf der Außenseite ein Leiterbild aus einer als Ätzreserve dienenden Schicht 5 "bzw. 6 erzeugt ist. Die Kontaktflecken 3, 3Ί 311, 3"' bestehen aus einem niedrig schmelzenden Metall, z.B. Zinn bzw. einer niedrig schmelzenden Metallegierung. Der gleiche Werkstoff kann für die Atzreserve.5 und 6 verwendet werden. Zwischen den Metallfolien 1 und 2 ist eine gelochte Isolierfolie 4 angeordnet und zwar in der Weise, daß sich ihre Löcher 7 und 8 mit den Kontaktierungsstellen 3, 3'1' bzw. 3', 311 decken. Das Herstellen dieser Löcher 7 und 8 erfolgt zweekmaßigerwoise stapelweise durch Stanzen. Die richtige Überdeckung zwischen Kontaktierun^sstelleryünd Löchern kann mit Hilfe von Positionierlöchern und Stiften erzwungen'werden. Wird dieser in Pig.1 dargestellte Stapelaufbau zwischen zv/ei elastischen Folien mit Druck und Temperatur beaufschlagt, so tritt einerseits eine Verklebung der Metallfolien 1 und 2 mit der Isolierfolie 4 ein, die vorzugsweise aus einem klebefähigen Material besteht oder an ihrer Oberfläche eine Klebeschicht trägt und andererseits bei Erreichen der Schmelztemperatur des Kontaktflcckmaterials eine Verschmelzung der Kontaktflecken 3 und 3IM bzw. V und 3M und damit eine elektrische Verbindung beider Metallfolien. ι
Fig. 2 zeigt die fertiggestellte Schaltungsplatte nach Fig. 1, wobei gleiche Teile mit gleichen Bezugsseichen vorsehen sind.
Eine der Metallfolien, beispielsweise die Metallfolie 1, kann man auch durch eino metallkaschiorto Isolierfolie ersetzen, wie das in Flg. 3 dargestellt ist. DIo- Iöolior-
O O 9 3 A 7 / 1Λ 5 U bad original
• platte 9 mit ihrer Metallauflage 10, z.B. in Form eines bereits geätzten Leitungsmusters, ist hier in analoger Weise v/i ο in Pig. 2 die Metallfolie 1 mit der Metallfolie 2 über die Kontaktflecken 3', 3'' bzw. 3fl! verbunden. Man erhalt hierbei eine Schaltungsplatte mit einem starren Träger.
Pig. 4 zeigt eine erfindungsccmäße Mehrebenenverdrahtung aus vier Metallfolien 11, 12, 13, 14» die durch drei isofc lierende lagen 15, 16, 17 getrennt sind. An der Kontaktierungsstelle 18 ist die Metallfolie 11 mit der Metallfolie 14 leitend verbunden. In gleicher Weise sind die Metallfolien 12 und 14 an der Kontaktierungsstelle 19 verbilden und schließlich sind die Metallfolien 13 und 14 an der Kontaktierungsstelle 20 miteinander verbunden. Auch hier erfolgt die Herstellung der Verbindung jeweils unter Verwendung von Kontaktfleckon auf deryzu verbindenden Metallfolionoberfichen so\7ie von Löchern im Bereich der Kontaktieiungsstollen in den trennenden Isolierfolien.
Pig. 5 zeigt wiederum in auseinandergezogener Darstellung den Lagenaufbau einer aus fünf leitenden Ebenen bestehenden Schaltungsplatte. Hierbei wird zunächst ein Kernlaminat aus den Metallfolien 22, 23 und 24 unter Zwischenfügung der Isolierfolien 26 und 27 gebildet, wobei an der Kontaktierungsstelle 28 die Metallfolien 22 und 24 und an der Kontaktierungsstelle 29 die Motallfdlien 22, 23 und 24 punktförmig verbunden v/erden. Nach dem Ätzen des Leitungsmustors auf den Außenseiten der Metallfolien 22 und 24 A^erden dann auf beide Seiten dieses Kernlaminats unter Zwischenfügung von Isolierfolien 30 und 31 zwei weitere Metallfolien 21 und 25 aufgebracht, die an den Kontaktierungsstollen wiederum Kontaktflecken 32, 32' und 32'f aufweisen. Während auf dor Außenfläche der Metallfolien 21 und 25 in einer als Ätzreaorve dienenden Schicht 33 bzw. 34 ein Leitungsmustor aufgebracht ist. Fig. 6 zeigt den in Fig, 5
00 9847/UBA ■ bad origimal
_ 7—
.dargestellten Lagenaufbau nach der Vereinigung der . . äußeren Schichten 21, 30, 31 und 25 mit dem Kernlaminat.
Pig. 7 zeigt schließlich "beheizte Stempel 34 und 35, deren Oberfläche gemäß der Form des Kontaktrasters ausgebildet ist und die auf die Kontaktierungssteilen einer Schaltungsplattc· 36 gepreßt v/erden, um die leitende Verbindung an den Kontaktiorungsstollen herzustellen oder zu verbessern.
7 Figuren
12 Patentannrüche
ΡΛ 9/401/61 Fc/The -8-
BAD ORIGINAL,
00 98 A 7 /

Claims (1)

Patentansprüche
1.) Schalungsplatte mit mindestens zwei durch isolierende Lagen voneinander getrennten Leiterebenen, die an einzelnen Punkten leitend miteinander verbunden sind, dadurch gekennzeichnet , daß die Leiterebenen mindestens teilweise aus Metallfolien bestehen und daß die isolierenden Lagen an den Kontaktierungsstellen Öffnungen auf v/eisen, durch die die Leiterebenen unmittelbar aneinanderliegend durch Kontaktflecken aus niedrig schmelzenden Metallen oder Metallegierungen verbunden sind.
2. Schaltungsplatte nach Anspruch 1, dadurch g e k e η η zeichnet , daß eine der Leiterebenen sich auf einer Isolierplatte befindet.
3. Schalungsplatte nach Anspruch 1 oder 2, dadurch ge kennzeichn et , daß die isolierenden Lagen aus eineti klebefähigen Material bestehen bzw. an ihrer Oberfläche eine Klebeschicht tragen.
4. VerfcJren zur Herstellung einer Schaltungsplatte nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gele on η zeichnet , daß zwei oder mehrere Metallfolien und ggf. eine raetallkaschierte Isolierplatte an den Kontaktierungsstellen mit Kontaktflecken aus einem niedrig schmelzenden Metall bzw. einer niedrig schmelzenden Metallegierung versehen und unter Zwischenlagen vory&n den Kontaktierungsstellen gelochten Isolierfolien unter Erwärmung zusammengepreßt werden, bis die zusammengepreßten Schichten sich miteinander mechanisch verbinden und an den Kontaktierungsstellen eine leitende Verbindung entsteht.
BAD ORiGiNAL 009847/U54
5. Verfahren nach Anspruch 4 > dadurch g e k e η η zeichnet , daß die Kontaktflecken durch galvanische Abscheidung aufgebracht werden, wobei die nicht, zu beschichtenden Teile mit einem Foto- oder Siebdrucklack abgedeckt werden.
6. Verfahren nach Anspruch 4 > dadurch g e k e η η ·. τ t zeichnet , daß die Kontaktflecken durch Flammspritzen unter Verwendung von Schablonen aufgebracht werden.
7. Verfahren nach Anspruch 4, dadurch g e k e η η zeichnet , daß die Kontaktflecken in Form niedrig schmelzender Metallkügelchen oder Scheiben zwischen die zu verbindenden Leiterebenen gebracht werden.
8. Verfahren nach einem oder mehreren der Ansprüche 4 bis
7, dadurch gekennzeichnet , daß zur Herstellung einer leitenden Verbindung im Bereich der Kontaktierungsstellon die au verbindenden Leiterebenen mit einem beheizten Stempel zusammengepreßt werden»
9. Verfahren nach einem oder mehreren der Ansprüche 4 big
8, dadurch gekennzeichnet , daß auf die äußeren Leitorobenen gleichzeitig mit der Aufbringung der Kontoktflocken oder nach dem Preßvorgang eino Abdeckung in Fora eines Leitungsmusters durch eino Ätzrescrve aufgebracht und nach dem Preßvorgang ein Leitungsmuster geätzt wird.
10. Vorfären nach einem oder mehreren der Ansprüche 4 bis
9, dadurch gekennzeichnet , daß bei Verwendung einer metallkaschierten Isolierplatte hierin bereits vor dom Preßvorgang oin Leitungsmuster erzeugt wird.
BAD ORIGINAL
0Q9847/US4
-ΙΟΙ 1. Verfahren nach einem oder mehreren der Ansprüche 4 bis 10, dadurch gekennzeichnet , daß in den inneren Ebenen im Bereich von Kontaktierungsstellen der über und unter der inneren Ebene angeordneten leiterebenen Öffnungen durch Bohren, Stanzen oder Atzen vor dem Zusammenpressen erzeugt werden.
12. Verfahren nach einem oder mehreren der Ansprüche 1 bis 11, dadurch gekennzeichnet , daß das Verbinden der verschiedenen Schichten einer Mehrebenenverdrahtung stufenweise erfolgt, wobei zunächst zwei oder drei Leiterebenen miteinander verbunden werden und das so entstandene Kernlaminat hierauf paarweise mit v/eiteren Leiterebenen verbunden \/ird.
BAD ORIGINAL
009847/U64
Leerseite
DE19691923199 1969-05-07 1969-05-07 Verfahren zur Herstellung einer Schaltungsplatte Expired DE1923199C (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19691923199 DE1923199C (de) 1969-05-07 Verfahren zur Herstellung einer Schaltungsplatte
US33255A US3680209A (en) 1969-05-07 1970-04-30 Method of forming stacked circuit boards
FR7016178A FR2047246A5 (de) 1969-05-07 1970-05-04
LU60859D LU60859A1 (de) 1969-05-07 1970-05-05
NL7006637A NL7006637A (de) 1969-05-07 1970-05-06
BE750067D BE750067A (fr) 1969-05-07 1970-05-06 Plaque de connexions a plusieurs plans de conducteurs et son procede defabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19691923199 DE1923199C (de) 1969-05-07 Verfahren zur Herstellung einer Schaltungsplatte

Publications (3)

Publication Number Publication Date
DE1923199A1 true DE1923199A1 (de) 1970-11-19
DE1923199B2 DE1923199B2 (de) 1971-08-19
DE1923199C DE1923199C (de) 1973-01-11

Family

ID=

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2805535A1 (de) * 1977-02-15 1978-08-17 Robert Bogardus Lomerson Verfahren zur herstellung einer leitfaehigen verbindung durch eine elektronische leiterplatte
DE3425475A1 (de) * 1984-07-11 1986-01-16 Hans Kolbe & Co, 3202 Bad Salzdetfurth Leiterplattenanordnung und verfahren zu ihrer herstellung
DE102007055275A1 (de) * 2007-11-20 2009-05-28 Hahn-Schickard-Gesellschaft für angewandte Forschung e.V. Flexibles Schaltungssubstrat für elektrische Schaltungen und Verfahren zur Herstellung desselben
CN110557904A (zh) * 2019-09-03 2019-12-10 东莞市震泰电子科技有限公司 双面电路板及其导通方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2805535A1 (de) * 1977-02-15 1978-08-17 Robert Bogardus Lomerson Verfahren zur herstellung einer leitfaehigen verbindung durch eine elektronische leiterplatte
DE3425475A1 (de) * 1984-07-11 1986-01-16 Hans Kolbe & Co, 3202 Bad Salzdetfurth Leiterplattenanordnung und verfahren zu ihrer herstellung
DE102007055275A1 (de) * 2007-11-20 2009-05-28 Hahn-Schickard-Gesellschaft für angewandte Forschung e.V. Flexibles Schaltungssubstrat für elektrische Schaltungen und Verfahren zur Herstellung desselben
CN110557904A (zh) * 2019-09-03 2019-12-10 东莞市震泰电子科技有限公司 双面电路板及其导通方法

Also Published As

Publication number Publication date
BE750067A (fr) 1970-11-06
US3680209A (en) 1972-08-01
LU60859A1 (de) 1970-07-07
DE1923199B2 (de) 1971-08-19
NL7006637A (de) 1970-11-10
FR2047246A5 (de) 1971-03-12

Similar Documents

Publication Publication Date Title
DE2227701C3 (de) Verfahren zur Herstellung von Schal tungs-Zwischenverbindungen
DE2029071A1 (de) Kehrschichtige Anordnung für eine gedruckte Schaltung
EP0487782B1 (de) Verfahren zum Beloten von Leiterplatten
DE2843710C3 (de) Verfahren zur Herstellung einer Schaltungsplattenanordnung
DE3013667C2 (de) Leiterplatte und Verfahren zu deren Herstellung
DE1817434B2 (de) Verfahren zur Herstellung einer elektrischen Leitungsanordnung
DE1924775A1 (de) Verfahren zur Herstellung einer Leiterplatte
DE102017206925A1 (de) Verfahren zum Erzeugen einer Diffusionslötverbindung
DE1085209B (de) Gedruckte elektrische Leiterplatte
DE3137279C2 (de) Verfahren zur Herstellung von Mehrlagen-Leiterplatten sowie nach dem Verfahren hergestellte mehrlagige Leiterplatte
CH628195A5 (en) Printed-circuit board having at least two wiring layers
EP0299136A2 (de) Verfahren zur Herstellung einer Schaltungsplatte
DE19535490A1 (de) Schaltungsplatine sowie Verfahren zum Herstellen einer Schaltungsplatine
DE60212855T2 (de) Verfahren zur radiofrequenzabschirmung von elektronischen bauteilen
DE2805535A1 (de) Verfahren zur herstellung einer leitfaehigen verbindung durch eine elektronische leiterplatte
DE19625386A1 (de) Verfahren zur Herstellung einer Leiterplatte
DE2107591A1 (de) Verfahren zur Durchkontaktierung von beidseitig mit Leiterbahnen beschichteten Folien
DE1923199A1 (de) Schaltungsplatte mit mehreren Leiterebenen und Verfahren zu ihrer Herstellung
DE1206976B (de) Verfahren zum Herstellen gedruckter Schaltungen nach der Aufbaumethode
DE1923199C (de) Verfahren zur Herstellung einer Schaltungsplatte
DE4232666C1 (de) Verfahren zum Herstellen von Leiterplatten
DE3423181A1 (de) Verfahren zur herstellung von vorlaminaten fuer mehrlagenleiterplatten
DE3040460C2 (de) Elektronische Schaltung und Verfahren zu ihrer Herstellung
DE19512272C2 (de) Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren
DE2247977B2 (de) Verfahren zur Herstellung doppelseitiger durchkontaktierter gedruckter Schaltungsplatten

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)