DE1914916B1

DE1914916B1 - Verfahren und Anordnung zur Digital-Umsetzung eines Analogwertes nach der erweiterten Zaehlmethode

Info

Publication number: DE1914916B1
Application number: DE19691914916
Authority: DE
Inventors: Kienzler Dipl-Ing Eberhard
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1969-03-24
Filing date: 1969-03-24
Publication date: 1970-08-27
Also published as: GB1300155A; CH524285A; US3678502A; FR2035840A7

Description

1 2

Bei der Digital-Umsetzung eines Analogwertes nach lieh stärker aus als bei einer bloßen Verlangsamung

der Zählmethode wird die Spannung eines Speicher- des Entladevorganges.

kondensators über die Zeit, die benötigt wird, den Schließlich sind auch noch bei einer Umladung

Kondensator mit einem konstanten Strom bis zu mit Hilfe von zwei verschieden gepolten Strom-

einem Referenzpotential umzuladen, gemessen. Dazu 5 quellen zwei verschiedene Versorgungsspannungen

dient ein Zeitraster. Bei der erweiterten Zählmethode für die den Stromquellen entsprechenden Transistoren

wird der Speicherkondensator in zwei aufeinander- unterschiedlichen Leitfähigkeitstyps notwendig, die

folgenden Verfahrensschritten von zwei voneinander ebenfalls gleichlaufen müssen, wenn das Stromver-

verschiedenen Strömen umgeladen. Die Stromstärken hältnis der Quellen gleichbleibend sein soll,

stehen dabei in einem bestimmten Verhältnis zuein- io Der Erfindung liegt die Aufgabe zugrunde, ein

ander. Die Zählimpulse des Zeitrasters werden während Verfahren zu finden, das bei einer erweiterten Zähl-

der Umladezeiten mit den verschiedenen Strömen methode ohne zwei Referenzspannungen bzw. nur

mit verschiedenen Gewichten gezählt, die in einem mit Stromquellen oder Stromsenken auskommt und

entsprechenden Verhältnis zueinander stehen. dadurch die obenerwähnten Schwierigkeiten ver-

Ein wichtiger Zeitpunkt während des Ablaufs des 15 meidet.

erweiterten Zählverfahrens ist der Augenblick, in Ein Verfahren zur Analog-Digital-Umsetzung nach dem die Umladung des Speicherkondensators mit der erweiterten Zählmethode mit Umladung eines einem größeren Strom zu beenden ist und eine weitere Analogwert-Speicherkondensators auf ein Referenz-Teilumladung und damit Annäherung an das Referenz- potential in mehreren Schritten gleicher Richtung potential mit einem schwächeren Strom beginnen soll. 20 mittels einer der Schrittzahl entsprechenden Anzahl Ab diessm Zeitpunkt gilt auch das geringere Gewicht verschieden starker, jeweils konstanter Ströme, deren für die Zählimpulse des Zeitrasters. Der Beginn der Stärken miteinander in einem bestimmten Verhältnis Umladung des Speicherkondensators mit dem größeren stehen und mit Ausmessen der Teilumladezeiten mit Strom ist vom Zeitraster getaktet, dessen höher be- entsprechend den Stromstärkeverhältnissen verschiewertete Zählimpulse mit Grobstufen und dessen kleiner 25 den bewerteten Marken einesZeitrasters (Zählimpulsen), bewertete Zählimpulse mit Feinstufen bezeichnet ist gemäß der Erfindung dadurch gekennzeichnet, daß werden können. Diese Umladung muß andererseits der Zeitpunkt des Beginns einer Teilumladung des mit der letzten vollendeten Grobstufe vor dem Refe- Analogwert-Speicherkondensators mit schwächerem renzpotential beendet werden. Strom mittels der nächsten nach einer einen Takt

Zur Feststellung dieses Zeitpunktes sind bisher 30 des Zeitrasters vor der Teilumladung mit stärkerem

zwei Methoden bekannt. Die eine Methode arbeitet Strom gestarteten und mit Erreichen des Referenz-

mit einem zweiten Referenzpotential, das vom Grund- Potentials vollendeten Umladung eines zusätzlichen

Referenzpotential einen Abstand hat, der einer Grob- Analogwert-Speicherkondensators auftretenden Marke

stufe entspricht. Erreicht die Umladespannung des des Zeitrasters mit Hilfe einer Logikschaltung be-

Spsicherkondensators dieses zweite Referenzpotential, 35 stimmt ist.

dann bewirkt die nächstfolgende Marke des Zeit- Es ist leicht einzusehen, daß es das Verfahren nach rasters das Ende der Umladung des Speicherkonden- der Erfindung gestattet, Stromquellen gleicher Polarisators mit dem höheren Strom und den Beginn der tat zu verwenden und damit die geschilderten Schwie-Teilumladung mit dem schwächeren Strom und gleich- rigkeiten zu umgehen, die mit der gemeinsamen Verzeitig die Zählung der Zählimpulse des Zeitrasters 40 Wendung von Stromquellen und Stromsenken vermit einem entsprechend geringeren Gewicht. Die bunden sind. Darüber hinaus braucht auch der andere Methode kommt mit einem einzigen Referenz- Zähler für die Zählimpulse nur in einer Richtung zu potential aus, benötigt jedoch Umladeströme ent- laufen, wenn die Umladung des Meßkondensators, gegengesetzter Richtungen für den Speicherkonden- wie vorgesehen, nur in einer Richtung stattfindet, sator. Die Umladespannung des Kondensators ändert 45 Das Verfahren nach der Erfindung benötigt auch nur dabei während der Grobumwandlung das Vorzeichen eine einzige Referenzspannung,
gegenüber der Referenzspannung und wird während Der zusätzliche Speicherkondensator wird also vor der Restumladung mit einem verminderten Strom ent- dem den zu verschlüsselnden Meßwert speichernden gegengesetzter Richtung bis auf dieses Referenz- Kondensator umgeladen. Erreicht seine Umladepotential zurückgeführt. Die Zählimpulse mit ge- 50 spannung das Referenzpotential, wird mit der nächsten ringerem Gewicht müssen bei dieser Methode auch Marke des Zeitrasters die Umladung des den Meßwert in einem den Zählimpulsen größeren Gewichtes ent- speichernden Kondensators mit stärkerem Strom abgegengesetztem Sinne gezählt werden. gebrochen und die weitere Teilumladung mit einem

Stromquellen und Stromsenken bestehen in der schwächeren Strom (Feincodierung) begonnen. Die Praxis aus geregelten Transistoren entgegengesetzten 55 Umladung des zusätzlichen Speicherkondensators Leitfähigkeitstyps. Dabei ist es schwer, einen ther- beginnt einen Takt des Zeitrasters vor der Umladung mischen Gleichlauf der beiden Transistortypen zu des Meßwertspeichers mit stärkerem Strom (Groberreichen, d. h., die Temperaturgänge beider Tran- codierung). Mit Hilfe dieser vorlaufenden Umladung sistortypen sind verschieden, und damit weist auch eines zusätzlichen Speicherkondensators wird die das Stromverhältnis von Stromquelle und Stromsenke 60 Verwendung eines zweiten Referenzpotentials bei einen Temperaturgang auf. einem Zweischrittverfahren überflüssig. Die Linearität

Eine andere Schwierigkeit entsteht aus dem Um- der Entladungskurve des zusätzlichen Speichers muß

stand, daß bei dem einen der bekannten Verfahren nur so weit getrieben werden, daß das Referenz-

der Meßkondensator während eines Verschlüßlungs- potential auf der Zeitachse innerhalb eines Taktes des

Vorganges entladen und teilweise wieder aufgeladen 65 Zeitrasters vor dem Beginn der Feincodierung erreicht

werden muß. Die Trägheit, mit der die Teilum- wird.

ladungen des Kondensators behaftet sind, wirkt sich Das Verfahren nach der Erfindung wird zweck-

im Falle der Richtungsumkehr der Umladung erheb- mäßig auch zur Bestimmung von ELnickpunkten der

3 4

zeitlichen Ladespannungskurven eines bzw. einiger S₁ bis S₃ seien offen. Dann werden über den Schalter S₀,

von mehreren zusätzlichen Analogwert-Speicherkon- der Bestandteil eines linearen Tores ist, die Konden-

densatoren bei Vielschrittumwandlungen angewendet. satoren C₁ und C₂ aufgeladen. Zu einem Zeitpunkt t₀

Abhängig von der Schrittzahl s des erweiterten hat die der Eingangsklemme E zugeführte Impuls-Zählverfahrens nach der Erfindung beträgt die Anzahl 5 spannung ihren Spitzenwert erreicht. Dieser Zeitder zusätzlichen Analogwert-Speicherkondensatoren punkt wird vom Maximumdetektor M festgestellt.

Der Maximumdetektor M veranlaßt daraufhin, daß

"^T¹ der Schalter S₀ geöffnet wird. An beiden Konden-

£>_Q ^v' satoren C₁ und C₂ liegt dann die zu codierende Span-

lo nung Ux. Zum Zeitpunkt I₁ wird gesteuert über die

Die Anzahl der für die Umladung aller Analog- Logikgruppe L synchron mit der nächsten auf den

wert-Speicherkondensatoren vorgesehenen Strom- Zeitpunkt t₀ folgenden Rückflanke eines Zählimpulses

senken oder Stromquellen in Abhängigkeit von der des Zeitrasters der Schalter S₁ geschlossen und der

Schrittzahl s ergibt sich aus der Teilsumme des s-ten Kondensator C₁ über die Stromsenke Se₁ entladen.

Gliedes einer arithmetischen Reihe dritter Ordnung. 15 Der zeitliche Verlauf der Spannung am Kondensator C₁

Die Erfindung wird an Hand von fünf Figuren, die ist eine Gerade mit einer Steigung, die der Grob-

Ausführungsbeispiele darstellen, näher erläutert. codierung entspricht (vier Feinstufen pro Takt).

F i g. 1 und 2 zeigen ein Spannungsverlaufdiagramm Dieser Spannungsverlauf bereitet mit seinem Erzweier Analogwert-Speicherkondensatoren bei einem reichen des Referenzpotentials, das von der Null-Zweischrittverfahren mit dem dazugehörigen Schalter- 20 Linie dargestellt wird, den Umschaltzeitpunkt t₃ von funktionsdiagramm; in der Grobcodierung auf die Feincodierung vor. Mit

F i g. 2 ist eine schematische Anordnung zur der nächstfolgenden Rückfianke eines Zählimpulses

Durchführung des Zweischrittverfahrens dargestellt; des Zeitrasters ist dieser Umschaltzeitpunkt t₃ ge-

F i g. 3 zeigt das Spannungsverlaufdiagramm mit geben. Einen Takt nach dem Start der Entladung des zugehörigem Schalterfunktionsdiagramm bei einem 25 Kondensators C₁ werden zum Zeitpunkt t₂ die Schal-Dreischrittverfahren, und ter S₂ und S₃ geschlossen, worauf die beiden Strom-

F i g. 4 stellt eine Anordnung der Analogwert- senken Se₂ und Se₃ den Kondensator C₂ so lange mit

Speicherkondensatoren, Schalter und Stromgenera- einem Strom

toren für ein Dreischrittverfahren dar; ζ + fo — D · z* = σ · z'

F i g. 5 zeigt eine elektronische Logikschaltung zur 30

Steuerung der Schalter und des Zählers bei einem entladen, bis die Entladespannung des Konden-

Dreischrittverfahren. sators C₁ das Referenzpotential erreicht hat und die

Im Diagramm der F i g. 1 ist in der Ordinate die nächstfolgende Rückflanke eines Zählimpulses ein-

Spannung an zwei Analogwert-Speicherkondensa- getreten ist. ρ ist dabei das Gewicht, mit dem die

toren C₁ bzw. C₂ aufgetragen. Die Abszisse ist die 35 Zählimpulse bei der Grobcodierung in der Zeit von

Zeitachse und gleichzeitig ein konstantes Bezugs- t₂ bis t₃ in einem nicht dargestellten Zähler gezählt

potential. Im Schalterdiagramm stellt die erste Zeile werden. Zum Zeitpunkt t₃ wird der Schalter S₃

die Takte eines Zeitrasters dar. In Zeile 2, 3, 5 und 6 wieder geöffnet. Dieser Vorgang wird ebenfalls über

sind die zeitlich verlaufenden Zeitfunktionen von die Logikgruppe L gesteuert. Daraufhin entlädt sich

Schaltern S₀ bis S₃ dargestellt. Die Zeilen 4 und 7 40 der Kondensator C₂ nur noch mit dem Strom i. Zu

zeigen den zeitlichen Verlauf der Ausgangsspannungen diesem Zeitpunkt beginnt die Feincodierung, sie

von Null-Indikatoren NL₁ bzw. NL₂. endet, wenn die Spannung am Kondensator C₂ zum

In F i g. 2 wird der Eingangsklemme E eines Zeitpunkt t_t das Referenzpotential erreicht. Während Schalters S₀ eine zu codierende Spannung, z. B. eine der Zeit t₃ bis f₄ werden die Zählimpulse des Zeit-Impulsspannung, zugeführt. Die Spannung liegt 45 rasters in den Zähler mit dem Gewicht 1 eingezählt, gleichzeitig an einem Maximumdetektor M, der bei- Die Entladespannung des Kondensators C₁ muß spielsweise als Differenzierglied ausgeführt ist. Die zeitlich nur so exakt verlaufen, daß gewährleistet ist, Ausgangsspannung des Maximumdetektors dient zur daß sie während des dem Zeitpunkt t₃ vorausgehenden Steuerung des Schalters S₀ und zur Steuerung einer Taktes des Zeitrasters das Referenzpotential erreicht. Logikgruppe L, die in konventioneller Gatterbauweise 50 Die Umschaltung zwischen Grob- und Feincodierung aufgebaut ist. Ausgangsimpulse eines Taktgenerators wird erst über eine nicht dargestellte und in der Logik- TG gelangen ebenfalls in die Logikbaugruppe. Drei gruppe enthaltene UND-Schaltung aus dem beim von der Logikbaugruppe ausgehende Ausgangs- Erreichen des Referenzpotentials abgeleiteten Signal leitungen führen Signale zur Betätigung der Schalter S₁, und der Rückfianke des Taktes zum Zeitpunkt t₃ S₂ und S₃. Die Schalter S₁ bzw. S₂ und S₃ schließen 55 hervorgerufen.

eine Stromsenke Se₁ an den Analogwert-Speicher- Der Vorteil des neuen Verfahrens besteht darin,

kondensator C₁ bzw. zwei Stromsenken Se₂ und Se₃ daß nur gleichgerichtete Stromgeneratoren, z. B.

an den Analogwert-Speicherkondensator C₂ an. Die Stromsenken, benötigt werden. Ihr Gleichlauf ist

Stromsenken Se₁ bis Se₃ sind von einem gemeinsamen leicht zu beherrschen. Sie können alle von derselben

Spannungsnormal aus auf einen konstanten Pegel 60 Referenzspannung aus gesteuert werden. Bei dem

eingestellt. Über nicht dargestellte Verbindungen wer- neuen Verfahren braucht auch nur eine Vorwärts-

den die Spannungen an den Kondensatoren C₁ und C₂ zählung zu erfolgen. Es ist also kein Zähler notwendig,

jeweils zwei Null-Indikatoren NL₁ bzw. NL₂ zugeführt, der von Zählimpulsen verschiedenen Zählsinnes be-

deren Ausgangsspannungen ihrerseits die Logikbau- aufschlagt werden kann,

gruppe L beeinflussen. 65 In F i g. 3 ist der Verlauf -der Umladespannungen

Die Wirkungsweise der dargestellten Schaltung von Kondensatoren C₁₃, C₂₃, C₃₃ und C₄₃ dargestellt,

wird an Hand der beiden F i g. 1 und 2 im folgenden zusammen mit den zugehörigen Schalterfunktionen S₀₃

erläutert. Der Schalter S₀ sei geschlossen. Die Schalter bis S₇₃, die zur Steuerung von Schaltern S₀₃ bis S₇₃

5 6

dienen, wie sie für ein Dreischritt-Codierverfahren ver- Flops FF₅ ist mit einem zweiten Eingang des schon wendet werden. genannten Gatters G₅ verbunden. Der ß-Ausgang des

In F i g. 4 sind dazu notwendige Analogwert- Flip-Flops Ff₆ ist mit einem zweiten Eingang des Speicherkondensatoren C₁₃ bis C₄₃ zusammen mit Gatters G₆ verbunden. Ebenso steht der g-Ausgang den Schaltern S₀₃ bis S₇₃ und sieben Stromsenken 5 des Flip-Flops FF₇ mit einem zweiten Eingang des dargestellt. Die Kondensatoren C₁₃, C₂₃ und C₃₃ Gatters G₇ in Verbindung. Der ß"-Ausgang des Flipdienen mittels ihrer Entladespannungen zur Fest- Flops FF_e beaufschlagt einen Eingang eines NAND-legung der Umschaltpunkte für die Entladung des Gatters G₈. Der entsprechende Eingang eines zweiten Kondensators.C₄₃. NAND-Gatters G₉ ist mit dem Q-Ausgang des Flipin F i g. 5 ist eine elektronische Logikschaltung io Flops FF₁ verbunden. Die beiden anderen Ausgänge dargestellt. Die Logikschaltung weist mehrere Ein- der NAND-Gatter G₈ und G₉ sind an den Ö-Ausgang gänge auf. Der Eingang E₃ nimmt einen zu ver- des Flip-Flops FF₃ angeschlossen. Die Ausgänge der schlüsselnden Meßimpuls auf. Vier andere Eingänge Gatter G₈ bzw. G₉ stehen mit Steuereingängen eines sind mit Null-Indikatoren iVL₁₃ bis NL₄₃ verbunden. Zählers Z₃ in Verbindung, über die das Gewicht der Diesen Eingängen wird die Spannung an vier Speicher- 15 Zählimpulse gesteuert wird. Ein dritter Steuereingang kondensatoren C₁₃ bis C₄₃ nach F i g. 4 zugeführt. des Zählers steht unmittelbar mit dem ß-Ausgang Der Meßimpuls gelangt über den Eingang E₃ an ein des Flip-Flops FF₃ in Verbindung. Der Takteingang lineares Tor LT₃ und parallel dazu an einen Fuß- des Zählers ist mit dem Ausgang eines NAND-punktindikator FI und einen Fußpunkt-Maximum- Gatters G₁₀ mit drei Eingängen verbunden. An den Indikator FMI. Das lineare Tor LT₃ hat einen Ausgang, 20 einen als Starteingang dienenden Eingang des Gatder mit Ladeeingängen der vier Kondensatoren C₁ ters G₁₀ ist der ß-Ausgang des Flip-Flops FF₃ angebis C₄ nach F i g. 4 verbunden ist. Ein zweiter Ein- schlossen. Am mittleren Eingang des Gatters G₁₀ liegen gang des Fußpunkt-Maximum-Indikators ist mit dem die Taktimpulse des Taktgenerators TG₃ über die Ausgang des Fußpunktindikators verbunden. Das Negationsschaltung G₀, und der letzte Eingang des Ausgangssignal des Fußpunkt-Maximum-Indikators 25 Gatters G₁₀ steht mit dem Ausgang des Null-Indi- FMI beaufschlagt den Takteingang eines als Unter- kators NL₁₃ in Verbindung, der dann anspricht, wenn setzer geschalteten Flip-Flops FF₈. Der g-Ausgang die Spannung des Kondensators C₄ nach F i g. 4 des Flip-Flops FF₈ ist mit den Rücksetzeingängen das Referenzpotential erreicht hat. Dieser dritte mehrerer anderer Flip-Flops verbunden. Alle Flip- Eingang des Gatters G₁₀ dient also als Stoppeingang Flop-Schaltungen sind im Ausführungsbeispiel vom 30 für die Zählung. An den Ausgang des Null-Indikators Typ des Master-Slave Flip-Flops. Der (J-Ausgang NL_i3, mit dem die Spannung des eigentlichen Meßdes Untersetzers FF₈ ist zu einem zweiten Eingang des kondensators C₄ überwacht wird, ist der Eingang eines linearen Tores LT₃ geführt. Innerhalb des linearen Monoflops MF₁ angeschlossen, an dessen Ausgang Tores befindet sich der Schalter S₀₃ aus F i g. 4. Er liegt der Eingang eines zweiten Monoflops MF₂, dessen wird mit Hilfe des Ausgangssignals aus Q des Flip- 35 Ausgang wiederum mit dem Rücksetzeingang des Flops FF₈ geöffnet. Ein Taktgenerator TG₃ ist mit Untersetzers FF₈ verbunden ist.
einem Untersetzer FF₁ verbunden. Der <2-Ausgang des Die Wirkungsweise der oben beschriebenen Logik-

Untersetzers steht mit dem Takteingang eines zweiten schaltung wird unter Bezugnahme auf die F i g. 3 Flip-Flops FF₂ in Verbindung, dessen g-Ausgang im folgenden erläutert. Im Zeitpunkt i₀₃ tritt ein Signale J₂₃ bzw. S₃₃ zur Steuerung der Schalter S₂₃ 40 Meßimpuls auf. Der Fußpunktindikator FI gibt ein bzw. S₃₃ aus F i g. 4 entnommen werden. Der β-Aus- Ausgangssignal ab, dessen Verlauf in der zweiten gang des Flip-Flops FF₂ steht mit einem Eingang eines Zeile des Impulsdiagramms der F i g. 3 dargestellt Gatters G₅ in Verbindung, an dessen Ausgang ein ist. Praktisch gleichzeitig damit gibt auch der Fuß-Signal S₄₃ zur Steuerung des Schalters S₄₃ nach punkt-Maximum-Indikator FMI einen Ausgangsim-F i g. 4 anfällt. Ein Eingang eines NAND-Gatters G₄ 45 puls ab. Alle Speicherkondensatoren C₁₃ bis C₄₃ steht ebenfalls mit dem Q-Ausgang des Flip-Flops FF₂ werden aufgeladen. Zum Zeitpunkt i₁₃ erreicht der in Verbindung. Der andere Eingang des Gatters G₄ Meßimpuls sein Maximum. Daraufhin bricht das ist direkt mit dem ß-Ausgang des Untersetzers FF₁ Ausgangssignal des Fußpunkt-Maximum-Indikators verbunden. Der Ausgang des Gatters G₄ beaufschlagt FMI, in der dritten Zeile des Impulsdiagramms darden Takteingang eines Flip-Flops FF₃, dessen ß-Aus- 50 gestellt, ab. Der Untersetzer-Flip-Flop FF₈ wird dagangssignal S₅₃ zur Steuerung des Schalters S_S3 aus durch umgestellt. Sein ß-Ausgangssignal bereitet alle F i g. 4 dient. Der ß~-Ausgang des Flip-Flops FF₃ ist Flip-Flop-Schaltungen vor. Sein β-Ausgangssignal mit je einem Eingang zweier Gatter G₆ bzw. G₇ ver- öffnet den Schalter S₀₃ in Fig. 4. Sein ß-Ausgangsbunden, deren Ausgangssignale J₆₃ bzw. S₇₃ zur Steue- signal ist in der vierten Zeile des Impulsdiagramms rung der Schalter S₆₃ bzw. S₇₃ nach F i g. 4 heran- 55 dargestellt. Dieses Signal stellt bei seinem Abbruch gezogen werden. Die Ausgangssignale des Takt- am Ende des Verschlüßlerzyklus alle in der Logikgenerators 7"G₃ beaufschlagen des weiteren den Takt- schaltung enthaltenen Flip-Flop-Schaltungen zurück, eingang eines Flip-Flops FF₄, an dessen g-Aus- Mit der nächsten auf den Zeitpunkt i₁₃ folgenden gang Signale S₁₃ zur Steuerung des Schalters S₁₃ in Rückfianke des in der ersten Zeile des Impulsdia-Fig. 4 anstehen. Invertierende Ausgänge der Null- 60 gramms dargestellten Taktsignals wird über den Indikatoren JVi₁₃, NL₃₃ und NL₂₃ stehen jeweils mit Flip-Flop FF₁, und zwar über dessen ß-Ausgang einem Eingang von NAND-Gattern G₁, G₃ und G₂ durch das Signal J₁₃ der Schalter S₁₃ geschlossen. Dies in Verbindung, deren andere Eingänge über eine geschieht zum Zeitpunkt t₂₃. Das <2-Ausgangssignal Negationsschaltung G₀ mit dem Ausgang des Takt- des Flip-Flops FF₄ ist in der fünften Zeile des Impulsgenerators TG₃ verbunden sind. Die Ausgänge der 65 diagramms dargestellt. Der durch das ß-Ausgangs-NAND-Gatter G₁, G₃ und G₂ sind jeweils mit den signal J₀₃ des Untersetzers FF₈ vorbereitete Unter-Takteingängen dreier Flip-Flop-Schaltungen FF₅ bzw. setzer FF₁ springt ebenfalls mit der zum Zeitpunkt t₂₃ FF₆ bzw. FF₇ verbunden. Der ß-Ausgang des Flip- auftretenden Rückflanke des Taktimpulses an. Sein

Q-Ausgangssignal betätigt den Flip-Flop FF₂ mit seiner Rückflanke, und dieser schaltet mit den aus seinem Q-Ausgang entnommenen Signalen J₂₃ und J₃₃ die Schalter S₂₃ bzw. S₃₃ zum Zeitpunkt t₃₃ ein, über die die Kondensatoren C₂ bzw. C₃ der F i g. 4 entladen werden. Die Q-Ausgangssignale der Flip-Flops FF₁ bzw. FF₂ sind in den zwei Zeilen 6 bzw. 7 des Impulsdiagramms dargestellt. Das aus dem Ö-Ausgang des Flip-Flops FF₂ entnommene Signal schaltet über das Gatter G₅ und dessen Ausgangssignal J₄₃ den Schalter S₄₃ zum gleichen Zeitpunkt t₃₃ ein. Das Signal J₄₃ ist in Zeile 8 des Impulsdiagramms dargestellt. Der Schalter S₄₃ wird zum Zeitpunkt t_es wieder geöffnet, und zwar durch die nächste Rückflanke des Taktsignals, die nach dem Zeitpunkt t₅₃ eintrifft. Dieser Zeitpunkt wird über den Null-Indikator NL₁₃ festgestellt, der anspricht, wenn die Umladungsspannung des Kondensators C₁₃ das Referenzpotential erreicht hat. Die Nachricht von diesem Ergebnis gelangt über das Gatter G₁ und den Flip-Flop FF₅ an das Gatter G₅. ao Das Ausgangssignal des Flip-Flops FF₅ ist in Zeile 9 des Impulsdiagramms abgebildet. Inzwischen wurde angeregt von einer Vorderflanke des Ausgangssignals des Untersetzers FF₁ über die Flip-Flop-Schaltung FF₂, das Gatter G₄ und die Flip-Flop-Schaltung FF₃, an deren Ausgang Q ein Signal J₅₃ erzeugt, das den Schalter S₅₃ in F i g. 4 einlegt. Dieses Signal ist in Zeile 10 des Impulsdiagramms abgebildet. Gleichzeitig werden über den Ausgang Q des Flip-Flops FF₃ und die Gatter G₆ bzw. G₇ mit deren Ausgangs-Signalen J₆₃ bzw. J₇₃ auch die Schalter 7 und 6 geschlossen. Die Ausgangssignale J₇₃ bzw. J₆₃ sind in den Zeilen 11 bzw. 13 des Impulsdiagramms zu erkennen. Angeregt durch den Null-Indikator NL₂₃ über das Gatter G₂ gibt der Flip-Flop FF₁ an seinem Ö-Ausgang ein Ausgangssignal ab, das das Gatter G₇ dergestalt beeinflußt, daß bei der nächsten auftretenden Rückflanke des Taktsignals zum Zeitpunkt t_s3 das Ausgangssignal J₇₃ des Gatters G₇ abbricht und damit der Schalter S₇₃ geöffnet wird. Das Ausgangssignal des Flip-Flops FF₁, das an dessen ß-Ausgang ansteht, ist in Zeile 12 des Impulsdiagramms dargestellt. Angeregt durch das Ausgangssignal des. Null-Indikators iVL₃₃, der anspricht, wenn der Kondensator C₃₃ mit seiner Umladespannung zum Zeitpunkt t_S3 das Referenzpotential erreicht hat, gibt die Flip-Flop-Schaltung FF₆ an ihrem g-Ausgang ein Signal ab, das über das Gatter G₆ dessen Ausgangssignal J₆₃ abbrechen läßt, sobald die nächste Rückflanke eines Taktimpulses auftritt. Das Q-Ausgangssignal des Flip-Flops FF₆ ist in Zeile 14 dargestellt. Die Ausgangssignale an den ß-Ausgängen der Flip-Flop-Schaltungen FF₆ bzw. FF₁ steuern gleichzeitig über die Gatter G₈ bzw. G₉ die Gewichtseingänge P₁ bzw. P₀ des Zählers Z₃. Das Ausgangssignal des Null-Indikators NL₁₃, das in Zeile 15 des Impulsdiagramms abgebildet ist, steuert über die Monoflop-Schaltungen MF₁ und MF₂, deren Ausgangssignale in den Zeilen und 17 dargestellt sind, den Rücksetzeingang des Untersetzers FF₈. Trifft das Rücksetzsignal ein, so werden über den g-Ausgang des Untersetzers FF₈ alle Flip-Flop-Schaltungen der Logikschaltung zurückgesetzt. Damit ist ein Verschlüßlerzyklus abgeschlossen.

Claims

Patentansprüche:

1. Verfahren zur Analog-Digital-Umsetzung nach der erweiterten Zählmethode mit Umladung eines Analogwert-Speicherkondensators auf ein Referenzpotential in mehreren Schritten gleicher Richtung mittels einer der Schrittzahl entsprechenden Anzahl verschieden starker, jeweils konstanter Ströme, deren Stärken miteinander in einem bestimmten Verhältnis stehen und mit Ausmessen der Teilumladezeiten mit entsprechend den Stromstärkenverhältnissen verschieden bewerteten Marken (ZäbJimpulsen) eines Zeitrasters, dadurch gekennzeichnet, daß der Zeitpunkt des Beginns einer Teilumladung des Analogwert-Speicherkondensators mit schwächerem Strom mittels der nächsten nach einer einen Takt des Zeitrasters vor der Teilumladung mit stärkerem Strom gestarteten und mit Erreichen des Referenzpotentials vollendeten Umladung eines zusätzlichen Analogwert - Speicherkondensators auftretenden Marke des Zeitrasters mit Hilfe einer Logikschaltung (L) bestimmt ist.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Verfahren zur Bestimmung von Knickpunkten der zeitlichen Ladespannungskurven eines bzw. einiger von mehreren zusätzlichen Analogwert-Speicherkondensatoren angewendet ist.

3. Anordnung zur Durchführung des Verfahrens nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß bei einer Schrittzahl (j) eine Anzahl

zusätzlicher Analogwert- Speicherkondensatoren eingesetzt sind.

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Anzahl der für die Umladung der Analogwert-Speicherkondensatoren vorgesehenen Stromsenken bzw. Stromquellen in Abhängigkeit von der Schrittzahl (j) das j-te Glied einer arithmetischen Reihe dritter Ordnung beträgt.

Hierzu 2 Blatt Zeichnungen 009 535/266