DE1815817A1 - Rechenvorrichtung - Google Patents
RechenvorrichtungInfo
- Publication number
- DE1815817A1 DE1815817A1 DE19681815817 DE1815817A DE1815817A1 DE 1815817 A1 DE1815817 A1 DE 1815817A1 DE 19681815817 DE19681815817 DE 19681815817 DE 1815817 A DE1815817 A DE 1815817A DE 1815817 A1 DE1815817 A1 DE 1815817A1
- Authority
- DE
- Germany
- Prior art keywords
- digits
- digit
- subtraction
- word
- words
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/492—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination
- G06F7/493—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination the representation being the natural binary coded representation, i.e. 8421-code
- G06F7/494—Adding; Subtracting
- G06F7/495—Adding; Subtracting in digit-serial fashion, i.e. having a single digit-handling circuit treating all denominations after each other
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Description
DR. E. WIEGAND DIPL-SNG. W. NIEMANN 1815817
DR.M. KÖHLER DIPL-ING. C. GERNHARDT
MDNCHEN HAMBURG
IELBFON: 395314 2000 HAMBU RG 50, Iw ™ I
_TELEGRAMME:KARPATENT . KDNIGSTRASSE 28
W. 23 567/68 .12/Pl
Friden Holland I.V.
Ii j meg en (Holland)
Ii j meg en (Holland)
Ee chenvo rri chtung
Die Erfindung betrifft eine Rechenvorrichtung, insbesondere
eine programmierte Vorrichtung für Serienhandhabung
numerischer Informationen, wobei eine Recheneinrichtung
mittels einer Steuereinrichtung direkt mit einem .Speicher gekoppelt werden kann, der die numerischen. Informationen
enthält. "
■Vorrichtungen dieser Art sind bekannt. Um das Handhaben,
von numerischen Informationen zu ermöglichen, wird wenigstens
eine Ziffer (digit) jeder der Zahlen, die zusammen Behandlungen
wie Addieren, Subtrahieren, Multiplizieren usw. unterworfen
werden sollen, in einem -Register gespeichert. Dies I
fordert, daß wenigstens zwei ^chaltregister oder Schieberegister
erforderlich sind, um das Ergebnis der Behandlung zu liefern. _
Ein Zweck der iSrfindung besteht darin, eine einfachere
Vorrichtung zu schaffen, bei der lediglich ein Schalt- oder ochieberegister erforderlich ist, um ein .Ergebnis zu erzeugen,
das bisher von einer Vorrichtung mit zwei Schieberegistern gelMert werden mußte.
Der Zweck der Erfindung wird erreicht, weil die Vorrichtung
gemäß der Erfindung von einer "Ärt ist, bei der der
909835/1254
Speicher eine Verzögerungaleitung ist, in der die Informationen
in Form einer Mehrzahl von numerischen Wörtern umlaufen, die so miteinander verflochten sind, daß "beginnend mit den
Ziffern der niedrigsten Ordnung, von jedem Wort die Ziffern, welche die gleichen digitalen Stellungen einnehmen,
unmittelbar hintereinander angeordnet sind, wobei jede
Ziffer aus einer festen vorbestimmten Anzahl von Bits besteht, und wobei weiterhin die -"echen ein richtung mit der
Verzögerungsleitung in eine geschlossene Schleife geschaltet ist und eine •"ddition-Subtraktion-Einrichtung, die unmittelbar
und Bit für Bit das Ergebnis der -Addition oder Subtraktion zweier aufeinanderfolgender Ziffern liefern kann,
^ und ein Schieberegister aufweist mit so vielen Stufen, wie
Bits in jeder Ziffer vorhanden sind. Das Schieberegister und die Addition-Subtraktion-Einrichtung können durch die
Steuereinrichtung derart in die geschlossene Informationsschleife und aus dieser geschaltet werden, daß das Behandeln
der numerischen Informationen gemäß einem Rückgewinnungsverfahren stattfinden kann, ohne daß es erforderlich
ist, die Ziffern, an denen die Operation ausgeführt wird,
aus den durch die Verzögerungsleitung umlaufenden Informationen herauszunehmen.
Obwohl die zu behandelnden numerischen Wörter in einer vorbestimmten
und vorausgewählten Folge auf der Verzögerungsleitung
einander nachfolgen, ist es sehr leicht, diese Folge
ψ . mittels der Vorrichtung gemäß der Erfindung zu ändern, und
zwar ohne Störung des Umlaufes der Informationen in der Ver-.
zögerungsleitung. Tatsächlich ist ein Andern der Folge erforderlich,
wenn zwei Wörter zusammen behandelt v/erden sollen,,
die nicht unmittelbar einander folgen. Die Ziffern dieser Wörter müssen einander benachbart sein, damit sie zusammen
in der lie c hen ein richtung einer Operation unterworfen werden können. Diese Wörter werden dadurch zueinander gebracht, daß
die dazwischenliegenden Wörter einzeln und Ziffer für Ziffer entfernt und am Ende der Reihe von Wörtern wieder eingesetzt
909835/1254
werden. Dies wird gemäß der Erfindung dadurch, verwirklicht,
daß für jede digitale Stellung, an der in der Eecheneinrichtung
eine Operation ausgeführt werden soll, zu diesem Zeitpunkt die herauszunehmende und' später wieder einzusetzende
Ziffer des Wortes lediglich in dem Schieberegister umlaufen gelassen wird, nachdem es darin aufgenommen ist,
und zwar durch Rückkoppeln des Schieberegisters mit sich selbst. Inzwischen können die Ziffern in der gleichen
Digitalstellung der nächsten Wörter dann zu der Iddition-Sübtraktion-Einrichtung
ohne Zeitverzögerung laufen und sie können unmittelbar an die letzte Ziffer der numerischen
Informationswortreihe auf der Verzögerungsleitung herangeführt werden. Dieses Verfahren muß für jede dazwischenliegende
Ziffer wiederholt werden, bis am -finde die beiden
zu behandelnden Wörter je Ziffer bzw. ziffernmäßig für jede Stellung einander benachbart sind.
Die Erfindung ist an einem Beispiel verwirklicht worden zum Behandeln von Informationen in binär kodiertem Dezimalcode. Es ist jedoch zu verstehen, daß die -^rfindunj hierauf
nicht beschränkt ist. Die der Erfindung zugrunde liegenden
Prinzipien sind gleichfalls bei Vorrichtungen anwendbar, die Informationen in . Übereinstiirmu.-g mit einem anderen Code
behandelnc
Die ^rfindun.i \?ird nachstehend anhand der Zeichnung mit
Bezug suf eine .Ausführungsform näher erläutert, bei der ein
binär kodierter •'-'eziEaleode verwendet wird.
Pigc 1 ist ein Blocttdiagr^mm der Vorrichtung gemäß der
Erfindung, bei welcher für Zwecke der Klarheit die SteuerstroEKreiöe sowie alle anderen Teile, die
nicht direkt zur Erfindung gehören, fortgelassen
sind.
Pig. 2 ist eine graphische darstellung der Folge der
numerischen Informationen auf der Verzögerungsleitung. ·
9 0983 5/1254
BAD
\ 1615817
Fig. 3 ist ein vereinfachtes Diagramm gemäß gig. 1, bei
welcher die Recheneinrichtung durch die Steuereinrichtung
in die sogenannte "Leerlaufarbeitsweise1'
eingestellt ist. ; Pig. 4 ist ein. vereinfachtes Diagramm gemäß Fig. 1, in
welchem die Recheneinrichtung mittels der Steuereinrichtung
ao angeschlossen ist, daß zwei Ziffern in der Addier-Recheneinrichtung behandelt werden.
Fig. 5 ist ein vereinfachtes Diagramm gemäß Fig. 1, wobei die Eecheneinrichtung durch die Steuereinrichtung
so angeschlossen ist, daß das Ergebnis der Addition
oder der Subtraktion korrigiert wird. Fig. 6 ist ein vereinfachtes Diagramm gemäß Fig. 1, wobei
die Recheneinrichtung durch die Steuereinrichtung so angeschlossen ist, daß die Folge von numerischen
Wörtern auf der Verzögerungsleitung geändert wird. Fig. 1 zeigt ein Blockdiagramm einer Vorrichtung gemäß
der Erfindung für Reihenbehandlung numerischer Informationen.
Diese Vorrichtung umfaßt eine Recheneinrichtung, die allgemein mit 1 bezeichnet ist und unter der Steuerung einer in
der Zeichnung nicht dargestellten Steuereinrichtung direkt mit einem Speicher 2 zusammenarbeiten kann, der die numerischen
informationen enthält. Die Recheneinrichtung 1 ist mit dem Speicher 2 mittels eines -Eingangsverstärkers 5 und eines
.Ausgangsverstärkers 4 in eine geschlossene Schleife geschalte!
Aus praktischen Gründen im Hinblick auf eine kompakte Maschine und auch aus wirtschaftlichen Gründen ist der Speicher
vorzugsweise eine magnetostrictive Verzögerungsleitung. Solche Verzögerungsleitungen, die an sich bekannt sind, können aus
einem runden Draht besteht, in welchem die Informationen in
Form einer Verdrehung gespeichert werden. Die Verdrehung wandert entlang des Drahte in Richtung gegen das andere Ende.
Wenn die ^eeheneinriohtung elektrische Informationen behandelt,
müssen die mechanischen Informationen am Eingang der
Recheneinrichtung in elektrische Informationen und am Ausgang der Recheneinrichtung zurück in mechanische
Informationen umgewandelt werden. Diese Umwand-
9098 35/1254
lung erfolgt in dem Eingangsverstärker 3j der daher besser
als Speiohexableeeverstärker bezeichnet werden kann, und
in. dam Ausgangsverstärker Ά, der.daher tatsächlich ein
Speiahereohreibveratärker ist.
Die Recheneinrichtung 1 umfaßt im wesentlichen ein Schalt
oder Schieberegister 5 und eine •Addition-Subtraktion-Einriohtung
6. Das Schieberegister 5 hat so viele Stufen, wie Bits in jeder kodierten Ziffer der numeriaohen Informationen
vorhanden sind. Pig. 1 zeigt vier Stufen, weil bei der dargestellten Ausführungsform die numerischen Informationen
in binär kodiertem Dezimalcode (BDD) kodiert sind.
TJm in der lage zu sein, an zwei numerischen Wörtern eine arithmetische Operation vorzunehmen, hat die Addition-Subtraktion-Einrichtung
6 einen Eingang a für eine Ziffer eines Wortes und einen Eingang b für eine Ziffer des anderen
Wortes sowie einen Eingang ο für den Übertrag* Das berechnete Ergebnis wird an einem Ausgang r gezeigt.
Die Addition-Subtraktion-Einrichtung 6 ist angeordnet, um eine arithmetische Operation Bit für Bit ohne Zeitverzögerung auszuführen. Solche Einrichtungen sind bekannt
und sie wird daher nicht im einzelnen beschrieben. Vorzugsweise werden sogenannte ILAND-Tore und sogenannte "verdrahtete
AND-Tore" verwendet. Eür den Übertrag und den
Rest einer höheren Binärordnung ist eine geschlossene Schleife 7 mit einem einstellbaren Flip-Flop '8 vorgesehen,
die auf die Steuereinrichtung anspricht. .
Damit die numerischen Informationen in Übereinstimmung
mit einem Rückgewinnungsverfahren behandelt werden, können, ohne daß es erforderlich ist, daß die Ziffern oder Digits,
an denen die Operation ausgeführt wird, von den Information
nen abgenommen werden, die über die verzögerungsleitung 2
umlaufen, können das Schieberegister 5 und die ^ddition-Subtraiction-Einrichtung
6 durch die Steuereinrichtung auf · verschiedene Weisen in die geschlossene Informationsschleife
und aus dieser geschaltet werden. Dies wird verwirklicht
909835/125
durch Schalterelemente 10 und 11, die durch die Steuereinrichtung
gesteuert sind. In den Pig. 3 bis 6 aind vier verschiedene
Stromkreise in vereinfachter Form dargestellt,
die nachstehend beschrieben werden.
Pig. 2 zeigt eine graphische darstellung, aus der die
Folge der numerischen Informationen auf der Verzögerungsleitung
2 ersichtlich ist. Ea sei angenommen, daß die Verzögerungsleitung 2 acht numerische Wörter enthält, die als
E , Ra, S1, S2, S,, S^, S,- bzw. S6 bezeichnet sind. Weiterhin
sei angenommen, daß jedes Wort zwölf Ziffernstellungen
hat, die mit Dq bis D1- bezeichnet sind. Ba der binjför
kodierte Dezimalcode angewendet wird, besteht jede Ziffer
der numerischen Wörter aus den vier Bits Bq bis B,. Die Anordnung
und Ausführung der Verzögerungsleitung 2 ist derart, daß die acht numerischen Wörter einander in verflochtener
lage bzw. Beziehung folgen. Beginnend mit den Ziffern niedrigster Ordnung folgen zuerst die Ziffern dieser Ordnung
aller acht Wörter einander, dann die Ziffern der näohst höheren Ordnung usw. bis zu allen Ziffern der höchsten
Ordnung. Dies ist in den galten in lig. 2 wiedergegeben.
Von links nach rechts folgen die Spalten einander in unmittelbarer Folge in Übereinstimmung mit der in den Spalten
gezeigten unterbrochenen Idnie. Dem Ausgang der Verzögerungsleitung
2 am nächsten befinden sieh die vier Bits BQ - B,
der Ziffer DQ des Wortes R * Dieser Ziffer folgen die vier
Bits Bq bis B3 der Ziffer DQ dea Wortes B.&. Dann folgt die
Ziffer Dq des Wortes Sj usw. Nach den vier Bits BQ - B, der
Ziffer Dq des Wortes S6 folgen die vier Bits BQ - B, der
Ziffer Dj des Wortes E usw.. Die gesamte Informationsreihe
endigt mit dem Bit D^ der Ziffer D11 des Wortes Sg.
Im Hinblick auf gewisse Anforderungen, die an die Bechenmaschine
gestellt werden, die jedooh nicht in direkter Beziehung zu der Erfindung stehen, bo daß diese Anforderungen
nicht im eineeinen erläutert zu werden brauchen, sind die
Wörter H und B weiterhin die am näahsten beieinander lie-
909835/1254
_ 7 —
genden Wörter in der Verzögerungsleitung 2, während die
Folge der Wörter S1 - Sg geändert werden kann ο Bas Zusammenarbeiten zwischen dem Schieberegister 5 und der Addition-Subtraktion-Einrichtung
6 der Recheneinrichtung ist derart, daß nur zwei einander benachbarte Ziffern zusammen einer
Operation wie ^ddition oder Subtraktion in der ■Addition-Subtraktion-Einrichtung
6 unterworfen werden können. Wenn das Wort H und das Wort S. zusammenaddiert werden sollen,-sind
in jeder Ziffernstellung die Ziffern von S. und S2
zu entfernen und müssen am, hinteren Ende der Eeihe von Wörtern in der zugehörigen Stellungsanordnung wieder eingesetzt
werden, d.h. in der betreffenden Spalte gemäß Pig. Die Art und Weise, auf welche dies ausgeführt wird, wird
nachstehend in Verbindung mit Hg. 6 beschrieben.
Die Bezeichnung E ■ bedeutet "passives Register", und die
Bezeichnung R bedeutet "aktives Register". Dies bedeutet,
ca.
daß, wenn die Wörter R„ und R_ zusammenaddiert werden, die
ρ a
anfängliche !form des Wortes R nicht geändert wird, jedoch
wird das Wort R0 durch die Summe (R_ + R_) ersetzt. Da das
iä jJ ca.
zunächst angeordnet sein muß, kann
Wort Ro immer dem Wort IL
a ρ
a ρ
das Wort R_ nur zusammen mit RD einer Ooeration unterworfen
ρ a
werden. Da jedoch die Wörter S. bis Sg untereinander austauschbar sind, kann das Wort R zusammen mit irgendeinem
CX
der Wörter S- bis Sg einer Operation unterworfen werden. Die
Situation ist immer derart, daß das betreffende S-Wort durch
das Ergebnis der Operation zwischen dem Wort S und dem Wort Ra ersetzt wirds während das TSfort R unverändert ist.. Hier
ist festzustellen, daß, obwohl immer der Begriff "Wort" verwendet
wird, dieses "Wort" auch-als eine Anzahl von Stellungen-in der Form eines Registers angesehen werden kann
(in dein betrachteten Pail zwölf Stellungen), welchgs mit
Bezimalziffern gefüllt ist. Gremäß dieser Ausdrucksweise Bind
EL "und R "ein Passivregister bzw. ein Aktivresister, die als
P a
sogenannte ".Arbeitsregister" bezeichnet werden, die dauernd
eine feste Stellung in der- Informat'ionsreihe auf der Ver-
909 8 3 5/1254
zögerungsleitung 2 einnehmen, und die Register S1 bia S6
sind Speieherregister, um in der lage zu sein, die darin gespeicherten
Zahlen einer Operation zu unterwerfen, wenn dies gewünscht wird.
Wie oben ausgeführt, zeigen Pig. 3 bis 5, auf welche Weise das Schieberegister 5 und die Addition-Subtraktion-Einrichtung
6 in die geschlossene Informationsschleife oder
aus dieser gesohaltet werden können, um die gewünschte Operation auszuführen, wie sie von der Steuereinrichtung gemäß
dem Programm befohlen wird, und Pig. 6 zeigt, auf welche
Weise diese Operation durch einen gewünschten Austausch von Wörtern ausgeführt werden kann.
Bs wird nunmehr an Hand eines Beispieles beschrieben,
auf welche Weise b_ und E„ addiert werden.
P »
Während der ersten Phase ist die Schaltung so, wie es in
Während der ersten Phase ist die Schaltung so, wie es in
Fig. 3 wiedergegeben ist. Die Ziffer niedrigster Ordnung des Informationswortes H befindet sich dem Ausgang der Verzögerungsleitung
2 am nächsten. Beginnend mit BQ wird die Ziffer D0 des Wortes E Bit für Bit durch den Speicherableseverstärker
3 in elektrische Informationen umgewandelt und in das Schieberegister 5 abgelesen bzw. eingegeben. Nach
vier Schritten ist die Ziffer von R in das Schieberegister 5 verschoben worden. Die Schritte sind auf übliche Weise
mittels Zeitgeberimpulsen synchronisiert. Sobald die Ziffer Dq des Wortes E in das Schieberegister 5 eingegeben ist,
schaltet die Steuereinrichtung die Schalter 9, 10 und 11 (Siehe Pig. 1) derart, daß eine Verbindung zwischen dem
Schieberegister 5, der Addition-Subtraktion-Einrichtung 6 und den beiden Verstärkern 3 und 4 gebildet iat, wie es
in Pig. 4 wiedergegeben ist. Demgemäß wird mit dem nächsten Zeitgeberlmpula das erste Bit B0 derZiffer D0 des Wortes R&
in den Eingang b der Addition-Subtraktion-Einrichtung 6
mittels des Speicherableaeverstärkers 3 eingegeben, gleichzeitig
mit dem Bit B0 der Ziffer DQ -des Wortes R . Die
Addition wird ohne Zeitverzögerung ausgeführt, und die Summe
der/beiden Bits wird in die erste Stufe des Schieberegisters
909 8 3 5/1254
5 eingegeben. Diese Stufe war leer zufolge einer Verschiebung der Bits B^ bis B, nach rechts, ^aa Bit BQ des Wortes
H , welches gleichfalls dem Eingang a der Addition-SubtraktIon-Einrichtung
6 zugeführt worden ist, ist ebenfalls für die Verzögerungsleitung belassen worden, und zwar mittels
des Speicherschreibverstärkers 4. In der Verzögerungsleitung
2 bewegt sich der Inhalt jedes Zeitgabeimpulses
Schritt für Schritt nach links, wie es in Fig. 1 durch die
Richtung des Pfeiles wiedergegeben ist. Mit jedem Zeitgabeimpuls wird die obige Operation wiederholt, so daß nach
vier Zeitgabeimpulsen das Schieberegister 5 mit der Summe der ersten Ziffern Dq der Wörter R und R& gefüllt ist. Zur
gleichen Zeit wird der Informationsfluß fortlaufend in der (I
Verzögerungsleitung 2 ohne Stagnieren umlaufen gelassen und die ungeänderte erste Ziffer DQ des Wortes R befindet sich
wiederum auf der Verzögerungsleitung 2, jedoch nunmehr am Eingang3ende.
Da der Code ein binär codierter Dezimalcode ist, muß die Addition korrigiert werden, wenn die sich ergebende Summe
größer ala die Dezimalziffer 9 iat, so daß ein wert "1"
höherer Ordnung zu der nächsten Ziffer abertragen werden muß. Ob eine Korrektur erforderlich ist oder nicht, wird auf bekannte
Weise geprüft, was hier nicht beschrieben wird, und zwar in der Rechenmaschine. Wenn eine Korrektur erforderlich
ist, wird die Recheneinrichtung durch die Steuereinrichtung gemäß Fig. 5 angeschaltet. Als Ergebnis läuft die "
Summe der ersten Ziffern Dq der Wörter R und R , für
Zwecke der Einfachheit und Kürze nachstehend als (R^ + R0)
P a
Dq bezeichnet, die in dem Schieberegister 5 enthalten ist,
wiederum durch die Addition-Subtraktion-Einrichtung· 6, und eine Dezimale 6 kann zu dieser Summe addiert werden, wobei
diese dezimale 6 dem Anschluß d des Schalters 9 ^sSae Fig.1)
zugeführt wird und an dem Eingang b vorhanden ist. Zur
gleichen Zeit wird die Summe (R + R&) DQ in den Eingang a
eingegeben« Ohne Zeitverzögerung läuft die Ziffer (R_ + B„)
90983S/1254
D0 und die Ziffer 6 durch die Addition-Subtraktion-Einrichtung
6 und die korrigierte Ziffer (R + R&) D0 wird Über
den Speicherscnreibeverstärker 4 zurück in die Verzögerungsleitung
2 eingegeben, und zwar unmittelbar hinter die ungeänderte erste Ziffer Dq von R
Bevor die zweiten Ziffern D1 von R^ und R addiert werden
■ ρ a
können,, laufen die ersten Ziffern DQ der Wörter S.. - Sg
Bit für Bit durch das Schieberegister 5, und zwar in zeitlicher Folge, bestimmt durch die Zeitgeberimpulse, wie ea
durch die Schaltung gemäß Fig. 3 wiedergegeben ist. Danach wird die Additionsoperation, wie sie gerade beschrieben
worden ist, wiederholt,, woraufhin die zweiten Ziffern D-der
Wörter S. bis S6 usw. durchlaufen, bis alle Ziffern der
numerischen Wörter R und R addiert worden sind, und als
Ergebnis dessen sind alle anfänglichen Ziffern von R0 auf
el
der Verzögerungsleitung 2 durch (R„ + R_)ersetzt und alle
P a
anderen Ziffern sind ungeändert geblieben*
Wenn R0 von R^. abgezogen werden soll, wird die gleiche
a ρ
Arbeitsweise ausgeführt, wie sie gerade beschrieben worden ist, und das Ergebnis nach-Behandlung aller zwölf Ziffern
von Ro und R_ besteht darin, daß alle anfänglichen Ziffern
a ρ
von R0 auf der Verzögerungsleitung 2 durch (R„ - R„) era
ρ a
setzt sind und alle anderen Ziffern unverändert bleiben. Wenn die Differenz R„ - RQ für eine besondere Ziffer ein
ρ a
"Borgen" einer Ziffer höherer Ordnung erfordern sollte, sollte eine Korrektur gemacht werden, wie es bei der Addition
der Fall ist, und zwar im Hinblick auf den verwendeten binär kodierten Dezimalcode. Diese Korrektur wird durch Abziehen
der Dezimalen 6 von der unkorrigierten Differenz verwirklicht
Wie zuvor ausgeführt, hat die ^ddition-Subtraktion-Einrichtung
6 eine geschlossene Schleife 7 mit einem einstellbaren Flip-Flop 8, die durch die Steuereinrichtung gesteuert
werden kann, so daß die ^ddition-Subtraktion-Einrichtung
eine binäre 1, höherer Ordnung borgen und übertragen kann.
D*· flip-flop? 8 wirkt öle Speicher, W0il die Ziffer, bei
909835/12S4
welcher das '^Borgen" oder übertragen stattfinden muß, in die
Addition-Subtraktion-Einrichtung 6 nicht eintritt, bis alle
Ziffern niederer Ordnung der anderen numerischen Wörter
durch äas Schieberegister 5 umgelaufen sind. .v
Wenn eines der numerischen Wörter S- - Sg zusammen mit
dem Wort H einer Operation unterworfen werden soll, dann ,
sollten "vor einer Operation an der Ziffer von R zusammen mit einer Ziffer beispielsweise des Wortes S* diese Ziffern
zusammengebracht werden. Dies wird verwirklicht mittels der Stromkreise gemäß den Pig. 5 und 6. Die Torrichtung
wird zunächst so geschaltet, wie es in Fig. 3 wiedergegeben
ist, um es der ersten Ziffer DA von IL und R zu ermöglichen,
von dem Ausgang der Verzögerungsleitung 2 über das Schieberegister 5 zu dem Eingang der Verzögerungsleitung
2 zu laufen und um darauffolgend die vier Bits der ersten
Ziffer Dq von S- in dem Schieberegister 5 aufzunehmen. Sobald
dies aufgetreten ist9 wird die Vorrichtung so geschaltet,
wie es in Fig. 6 wiedergegeben ist. G-esteuert durch Zeitgabeimpulse bewegen sich alle nachfolgenden ersten Ziffern Dq
der Wörter Sp - Sg aufeinanderfolgend durch die- -Addition^
Subtraktion-Einrichtung 6 ohne Zeitverzögerung sofort hinter die erste Ziffer-Dq von E ,- wohingegen die erste Ziffer
Dq von S.j' fortfährt," in dem Schieberegister 5 umzulaufen,
welches in- sich selbst umlaufto-Sobald das letzte Bit B^
des Wortes Sg'durchgelaufen ist, wird die Vorrichtung zurück
in den Zustand gemäß Fig. geschaltet, und die erste Ziffer
Dq von S-; kann unmittelbar hinter die erste Ziffer DQ des ;
Wortes Sg laufen gelassen werden. Nunmehr befindet sich die j.
erste "Ziffer Dq von Sp unmittelbar hinter der ersten Ziffer j
Dq von Ro Die Folge aller anderen Ziffern ist noch nicht ge-l
ändert worden, wenn jedoch die oben beschriebene Operation aufeinanderfolgend an allen, nächsten Ziffern ausgeführt wird,
führt dies s chlieiSlich zu dem -^rgebniSj daß'alle Ziffern
der YrÖrter S„ bis Sg sich relativ zu R& um eine °tellung verschoben
haben, und die Ziffern von S- folgen hinter'el en '" ■ ;'
- 90 9835/1264 - - -
Ziffern des Wortes Sg. Wenn diese Operation für die Ziffern der Wörter Sp bzw. S^ zweimal wiederholt wird, "besteht das
endgültige Ergebnis darin, daß die Ziffern des Wortes S^
unmittelbar hinter den Ziffern des Wortes R angeordnet sind, Die gewünschte Addition oder,Subtraktion kann nun ausgeführt
werden, wonach in Abhängigkeit davon, ob addiert oder subtrahiert wurde, die Ziffern des Wortes R„ ungeändert sind
■;. el
-und die Ziffern des Wortes S^ durch (H& + S^) oder(R& - S4)
ersetzt worden sind.
Obwohl kein direkter Zusammenhang mit der Erfindung besteht,
sei weiterhin festgestellt, daß die "Steuereinrichtung
mit »Heuerstromkreisen versehen ist derart, daß R„ und R_
ρ a
zusammen behandelt werden kößnen, und daß R0 zusammen mit
el
einem der Wörter S1 bis Sg behandelt werden kann. Die Wörter
S- bis Sg können nicht miteinander kombiniert werden, nicht
mehr als mit R„ Dies ergibt sich aus der Tatsache, daß die
Steuereinrichtung nicht komplizierter gemacht werden soll, als es für den beabsichtigteil Zweck unbedingt erforderlich
ist. Die dargestellte AusfÜhEungsform der Erfindung wurde
für eine automatische ^echriurigsmaschine ausgeführt, die eine
begrenzte Anzahl von Möglichkeiten hat.
Es ist jedoch zu verstehen, daß dadurch die Erfindung
nicht begrenzt wird. Die vereinfachte fiecheneinrichtung gemäß
der Erfindung kann gleichfalls bei einem komplizierteren Computer angewendet werden,· $0 kein besonderer Unterschied
zwischen Arbeitsregistern R 'und R~ und Zahlenregistern S1
bis Sg gemacht wird.
90 9835/1254
Claims (5)
- Patentansprüche,1. ReGhenYorrichtung, insbesondere programmierte Vorrichtung für Beihenbehandlung numerischer Informationen, dadurch gekennzeichnet, daß eine Recheneinrichtung (i) vorgesehen ist, die mittels einer Steuereinrichtung direkt mit einem Speicher (2) gekoppelt werden kann, der die numerischen Informationen enthält, der Speicher (2) eine * erzögerungsleitung ist, in welcher die Informationen in Ü"b er ein Stimmung mit einer Mehrzahl numerischer Wörter umlaufen, die derart verflochten angeordnet sind, daß von jedem Wort, beginnend mit den Ziffern niedrigster Ordnung, die die gleichen Digitalstellungen einnehmenden Ziffern sofort hintereinander a.nge· ^ ordnet sind» jede Ziffer aus -einer festen vorbestimmten An- ^ zahl von'.Bits besteht, die ^e chen ein richtung (1) mit der ^er-■ zöge rungs^edtung (2) in einer geschlossenen Schleife (?) angeordnet ist und im wesentlichen eine ""ddition-SubtrLktion-Einrichtung (6),. die Bit für Bit das Addition-Subtraktion-Brgebnis zweier' auf einanderfolgender Ziffern, unmittelbar liefern kann, und· ein Schieberegister "(5) aufweist, das so viele ^tufen hat, wie Bits in jeder Ziffer vorhanden sind, und daß das Schieberegister (5) und die ^ddition-Subtraktion-Binriehtung ^·β) mittels der Steuereinrichtung derart in die geschlossene Informationsschleife (7) und aus dieser Schleife geschaltet werden können, daß die behandlung dereinem numerischen Informationen gemäß Eückgewinnungsverfahren statt· | finden kann, ohne daß es erforderlich ist, die Ziffern, an denen die Operation ausgeführt wird, aus den Informationen herauszunehmen, die durch die Verzögerungsleitung umlaufen.
- 2. Vorrichtung nach -Anspruch 1, dadurch gekennzeichnet, daß die Summe oder die Differenz von zwei numerischen Wörtern in einem binär codierten Dezimalcode an dem Ausgang der Eecheneinrichtung dadurch gelfefert wird, daß die Ziffern des Ergebnisses der Addition oder der Subtraktion einzeln durch
- 909835/1254
- die .Addition-Subtraktion-Einrichtung (6) geführt werden für Korrektur des Ergebnisses mit einer binär kodierten Dezimalzahl 6, wenn im Addierzustand die noch nicht korrigierte Summe größer als 9 ist und wenn im Subtraktionszustand die Differenz negativ gegangen ist.
- 5. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Schieberegister (5) nach ^rhalten einer Ziffer von einem ^atenwort durch die Steuereinrichtung auf sich, selbst zurückgekoppelt werden kann, um die Ziffern zeitweilig zu speichern, bis alle Ziffern der anderen numerischen Wörter, die sich in der gleichen digitalen Stellung befinden, durchgelaufen sind, um eine Änderung in der Folge der numerischen Wörter auf der Verzögerungsleitung (2) hervorzurufen.909835/1254
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL6717570A NL6717570A (de) | 1967-12-22 | 1967-12-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1815817A1 true DE1815817A1 (de) | 1969-08-28 |
Family
ID=19802075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19681815817 Pending DE1815817A1 (de) | 1967-12-22 | 1968-12-19 | Rechenvorrichtung |
Country Status (5)
Country | Link |
---|---|
DE (1) | DE1815817A1 (de) |
ES (1) | ES361727A1 (de) |
FR (1) | FR1603566A (de) |
GB (1) | GB1214198A (de) |
NL (1) | NL6717570A (de) |
-
1967
- 1967-12-22 NL NL6717570A patent/NL6717570A/xx unknown
-
1968
- 1968-12-19 FR FR1603566D patent/FR1603566A/fr not_active Expired
- 1968-12-19 DE DE19681815817 patent/DE1815817A1/de active Pending
- 1968-12-20 GB GB6078168A patent/GB1214198A/en not_active Expired
- 1968-12-20 ES ES361727A patent/ES361727A1/es not_active Expired
Also Published As
Publication number | Publication date |
---|---|
ES361727A1 (es) | 1970-09-16 |
GB1214198A (en) | 1970-12-02 |
FR1603566A (de) | 1971-05-03 |
NL6717570A (de) | 1969-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1901343C3 (de) | Datenverarbeitungsanlage zur Ausführung von Mateirenrechnungen | |
DE2712224A1 (de) | Datenverarbeitungsanlage | |
DE1236834B (de) | Rechengeraet | |
DE1275800B (de) | Steuerwerk fuer datenverarbeitende Maschinen | |
DE4334294C1 (de) | Prozessor für Zeichenketten variabler Länge | |
DE3507584C2 (de) | ||
DE1115488B (de) | Datenverarbeitungssystem | |
DE3303269C2 (de) | ||
DE1114050B (de) | Elektronischer Gleitkomma-Rechner | |
EP0265555B1 (de) | Verfahren und Schaltungsanordnung zur Addition von Gleitkommazahlen | |
DE1193279B (de) | Elektronen-Ziffernrechner mit eingespeichertem Programm | |
DE1223177B (de) | Elektronischer Digitalrechner mit Schaltung fuer die Errechnung der Quadratwurzel aus einer Binaerzahl | |
DE2426253C3 (de) | Vorrichtung zunv ZAehen det Quadratwurzel aus einer binären Zahl | |
DE1774571A1 (de) | Divisionseinrichtung | |
DE1184122B (de) | Addiervorrichtung | |
DE1115483B (de) | Vorrichtung zum Abfragen eines Ziffernspeichers | |
DE1549434A1 (de) | Datenverarbeitungsanlage | |
DE1815817A1 (de) | Rechenvorrichtung | |
DE3341339C2 (de) | Befehlsfolgegenerator | |
DE1549485C3 (de) | Anordnung zur Division binärer Operanden ohne Rückstellung des Restes | |
DE1061099B (de) | Datenuebertragungsvorrichtung fuer elektronische Rechenanlagen und datenverarbeitende Maschinen | |
DE1107432B (de) | Elektronische Rechenmaschine | |
DE1549454A1 (de) | Einrichtung zur abgerundeten Anzeige einer gespeicherten Zahl | |
DE1549461C3 (de) | ||
DE1103646B (de) | Inkrement-Rechenmaschine |