DE1802873A1 - Halbleiterschaltkreisanordnung - Google Patents

Halbleiterschaltkreisanordnung

Info

Publication number
DE1802873A1
DE1802873A1 DE19681802873 DE1802873A DE1802873A1 DE 1802873 A1 DE1802873 A1 DE 1802873A1 DE 19681802873 DE19681802873 DE 19681802873 DE 1802873 A DE1802873 A DE 1802873A DE 1802873 A1 DE1802873 A1 DE 1802873A1
Authority
DE
Germany
Prior art keywords
plate
conductor
arrangement
semiconductor
electrical connections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19681802873
Other languages
English (en)
Inventor
Ronald Naylor
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ferranti International PLC
Original Assignee
Ferranti PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ferranti PLC filed Critical Ferranti PLC
Publication of DE1802873A1 publication Critical patent/DE1802873A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381Crossover interconnections, e.g. bridge stepovers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

  • Kennwort: fialbleiterschaltkreisanordnung Halbleiterschaltkreisanordnung Die Erfindung betrifft Halbleiterschaltkreisgruppen, bei denen jede Gruppe mindestens eine gesonderte Halbleiteranordnung enthält, die mindestens ein Schaltelement bildet; dabei ist die Schaltgruppe der Anordnung auf einer Trägerplatte montiert, die auch die zu der Anordnung gehörigen Leiter enthält.
  • Die vorliegende Erfindung ist insbesondere, wenn auch nicht aussohlieplich, für Halbleiterschaltkreise mit Anordnungen verwendbar, wie sie in der englischen Patentschrift Nr. 988 075 der Anmelderin beschrieben sind.
  • Bei jeder dieser Anordnungen weist der jeweils zugehörige Halbleiter eine Halbleiterplatte auf, die Kontakt mit-einer Hauptfläche der Anordnung hat, wobei die Anordnung mit der kontakttragenden Plattenseite gegen die Trägerplatte, aber mit einem Abstand zu ihr angebracht ist und von elektrischen Verbindungen gehalten wird, die mit den Kontakten auf der Anordnung und mit Leitern auf der Trägerplatte verbunden sind.
  • Es ist bei solchen Schaltgruppen oft wünschenswert, eine Uberkreuzung der Leiter zu erzielen, wobei jede Uberkreuzung mindestens einen Leiter aufweist, der einen oder mehrere andere Leiter überkreuzt und gegenüber diesen isoliert ist.
  • Es ist bereits bekannt, derartige Uberkreuzungen dadurch zu bilden, dap der zu kreuzende Leiter auf der Trägerplatte teilweise mit einer Uberbrückungsschicht aus Isoliermaterial bedeckt wird, wie z.B. Siliziunoxyd, und dap anschliepend der kreuzende Leiter auf dieses Isoliermaterial aufgebracht wird. Die Herstellungsschritte zur Schaffung einer solchen Uberkreuzung müssen dann zusätzlich zu jenen Herstellungsschritten vorgenominen werden, die zur Schaffung einer ahnlichen Schaltanordnung ohne Uberkreuzung erforderlich sind, d0h., die Anbringung einer Isolierschicht und einer zweiten Leiterschicht ist erforderlich. Derartige Uberkreuzungen sind darüber hinaus eine potentielle Fehlerquelle innerhalb einer Schaltanordnung, weil die zusammengesetzten Schichten der Uberkreuzungen die Tendenz haben sich aufzutrennen, z.B. bei Temperaturschwankungen.
  • Aufgabe dieser Erfindung ist es, Uberkreuzungen von Leitern innerhalb Halbleiterschaltgruppen zu schaffen, bei denen es nicht notwendig ist, einen Leiter über einen anderen Leiter zu legen.
  • Gemäß der vorliegenden Erfindung umfapt ein Halbleiterschaltkreis mindestens einen getrennten Halbleiter, der auf einer Trägerplatte angebracht ist und eine Anzahl mit der Anordnung verbundener Leiter , die ebenfalls von der Trägerplatte gehalten werden, wobei mindestens ein Leiter einen anderen Leiter oder andere Leiter überquert; dabei ist ein Verspannungsteil des überkreuzenden Leiters an einer Schicht aus Isolationsmaterial auf einer Uberbrückungsplatte befestigt und wird von dem anderen Leiter getrennt durch elektrische Zwischenverbindungen, die mit dem Verspannungsteil und den damit zusammenwirkenden Teilen des kreuzenden Leiters auf der Trägerplatte ge-halten.
  • Die Uberbrückungsplatte kann ganz aus Isoliermaterial sein.
  • Der Hauptbestandteil der Uberbrückungsplatte kann auch aus Halbleitermaterial sein. Die Isolierschicht kann dann aus dem Oxyd des Halbleitermaterials bestehen.
  • In einer Ausführungsform enthält jeder getrennte Halbleiter der Schaltkreisgruppe eine Halbleiterplatte mit Kontakten auf einer Seite der Hauptplatte, wobei die Anordnung an der kontakttragenden Plattenfläche, die gegenüber der Trägerplatte, jedoch von ihr getrennt angeordnet ist, befestigt wird, sowie elektrische Verbindungen zwischen den Kontakten und den zugehörigen, die Anordnung tragenden Leitern.
  • Die zu der Uberbrückungsplatte gehörigen elektrischen Verbindungen können mit dem Verspannungsteil des kreuzenden Leiters eine Einheit bilden, wobei diese bei einer derartigen Anordnung über die Peripherie der tberbrückungsplatte hinausragen können.
  • Gemäp einer anderen Ausführungsform der vorliegenden Erfindung besteht das Verfahren zur Herstellung einer Halbleiterschaltkreisanordnung mit mindestens einem getrennten, auf einer Trägerplatte befestigten Halbleiter, die mit einer Anzahl von Leitern versehen ist, durch die sie auf der Grundplatte befestigt wird und wobei mindestens ein Leiter einen anderen Leiter oder andere Leiter kreuzt, darin, dap die Anordnung ein Verspannungsteil des kreuzenden Leiters auf einer Schicht von Isoliermaterial auf einer uberbrückungsplatte enthält und dap elektrische Verbindungen mit diesem Verspannungsteil und den damit zusammenwirkenden Teilen des kreuzenden Leiters auf der Grundplatte verbunden sind, um diesen Verspannungsteil von dem anderen. Leiter auf Abstand zu halten.
  • Die elektrischen Verbindungen können entweder auf dem Verspannungsteil oder auf den damit zusammenwirkenden Teilen des kreuzenden Leiters auf der Grundplatte elektroplattiert werden0 Jeder der getrennt angeordneten Halbleiter der Schaltanordnung enthalt eine Halbleiterplatte, die auf einer ihrer Hauptplattenoberfläche Kontakte aufweist, an denen die jeweilige Anordnung mit der kontakttragenden Plattenfläche gegenüber der Trägerplatte jedoch auf Abstand zur Grundplatte und mit elektrischen Verbindungen zwischen den Kontakten und den zugehörigen, die Anordnung tragenden Leitern angebracht ist, wobei die elektrischen Verbindungen, die zu der tberbrückungsplatte gehören, in gleicher Weise und unter Umständen gleichzeitig wie die elektrischen Zwischenverbindungen, die zu jedem getrennt angeordneten Halbleiter gehören, hergestellt werden können. Die Verbindung der Verspannungsvorrichtungen jedes kreuzenden Leiters kann in gleicher Weise und unter Umständen gleichzeitig wie die Verbindung jedes getrennt angeordneten Halbleiters mit der Trägerplatte vorgenommen werden.
  • Die vorliegende Erfindung wird im folgenden an Hand eines Beispiels und in Verbindung mit den beigefügten Zeichnungen beschrieben0 In diesen zeigen: Fig. 1 eine perspektivische Ansicht einer Halbleiterschaltkreisgruppe Fig. 2 eine erweiterte Ansicht eines Teiles des Schaltkreises gemäp Sigo 1, die eine Anordnung von Uberkreuzungen zeigt, in der gewisse Leiter andere Leiter überkreuzen und die außerdem eine Uberbrückungsplatte enthält; Fig. 3 die Verspannungsteile der kreuzenden Leiter auf der tberbrückungBplatte von Fig. 2; Fig. 4 eine perspektivische Ansicht einer Alternativausführung des Verspannungsteiles des Leiterteiles auf der Uberbrückungsplatte.
  • Die Schaltanordnung 10 der Fig. 1 ist ein Unterelement eines Digitalcomputers, das eine gemeinsame Grundplatte 11 aus keramischem Material besitzt, die Siliziumplättchen 12 und 13 aufweist, die an einer ihrer Flächen mit chromnickelunterlegten Goldleiter 14 und 15 befestigt sind, die diese Plättchen miteinander verbinden. Die Leiter werden durch photolithographisches Ätzen aus einer anfangs zusammenhängenden Schicht hergestellt, Die Leitungen 16, die mit den Leitern 14 und 15 verbunden sind, ragen seitlich über die Schaltanordnung 10 hinaus.
  • Die mit der Ziffer 12 bezeichneten Siliziumplättchen enthalten getrennt angeordnete Halbleiter, wobei jede derartige Anordnung mit mindestens einem Schaltelement der Schaltanordnung 10 versehen ist und Aluminiumkontakte (nicht gezeigt) an einer Hauptfläche der Platte aufweist. Die Anordnung ist an der kontakttragenden Plattenfläche gegenüber der Grundplatte 11 jedoch in einem Abstand zu ihr angebracht; sie wird durch elektrische Verbindungen 17 aus Gold, die mit den Kontakten und den Leitern 14 und 15 der Grundplatte verbunden sind, getragene Die bei Ziffer 13 der Fig. 1 dargestellten Siliziumplättchen besitzen Uberbrückungeglieder, wobei jedes Plättchen eine Oberflächenschicht aus Siliziumoxyd 13A aufweist, die eine isolierende Schicht für die Verspannungsteile 18 (Fig. -3) bei den entsprechenden Leitern 15 bildet, wobei die Leiter 15 andere Leiter 14 überqueren, um so eine tfberkreuzung,wie in Fig. 2 dargestellt, zu bilden. Verbindungen 17, die den Verbindungen, die zu den getrennt angeordneten Halbleitern 12 führen, entsprechen, sind gleichfalls zwischen dem Bindeglied 18A der Verspannungsteile 18 der kreuzenden Leiter 15 an den Uberbrückungsplättchen 13 und den hiermit zusammenwirkenden Teilen 19 der kreuzenden Leiter 15 auf der Grundplatte 11 vorgesehen0 Alle Leiterteile 14 und 15 auf der Grundplatte 11 haben gleiche Querschnittdimensionen, so dap, wenn die Verspannungsteile 18 der kreuzenden Leiter 15 mit den Verbindungen 17 und den damit zusammenwirkenden Leiterteilen 19 verbunden sind, die Verspannungsteile 18 von den überkreuzten Leitern 14 in einem Mappe entfernt sind, das der ilöhe der Verbindungen 17 entspricht und so gegen die gekreuzten Leiter 14 isoliert sind0 Die Verbindungen 17 sowohl für die Leitungsüberkreuzung als auch für die getrennt angeordneten Halbleiter 12 werden gleichzeitig durch Elektroplattierung gebildet, indem Teile der Leiter 14 und 15 durch eine Maske ausgewählt werden0 Auf diese Weise werden Goldpfeiler von gewünschtem Querschnitt gebildet, z,B, von der Gröpenordnung 0,0000 1 (inch)2 und die Höhe dieser Pfeiler wird durch die Menge des aufgebrachten Goldes bestimmt, zOBo 0,005 inch.
  • Die Verbindungen 17 können andererseits auch durch selektive Elektroplatierung der Kontakte auf den anderen Siliziumplättchen 12 und der Verspannungsleiterteile 18 auf dem Uberbrükkungsplättchen 13, eventuell in Serienbauweise, gebildet werden.
  • In jedem dieser Falle sind der Aufbau und die Form der Konstruktion der fertiggestellten Uberkreuzwlgen und der getrennt angeordneten Halbleiter im wesentlichen die gleichen.
  • Die Verbindungen 17 werden bei der Herstellung mit den damit zusammenwirkenden Leiter 14 und 15 oder den Kontakten der Anordnung durch Ultraschall oder Thermokompression verbunden.
  • Die Verbindung zur Vervollständigung der bberkreuzungen und zur Befestigung der getrennt angeordneten Halbleiter an der Schaltanordnung 10 müssen gleichzeitig hinsichtlich jedes Plättchens 12 und 13 der Schaltvorrichtung vorgenommen werden.
  • Die erforderlichen Arbeitsschritte zur Bildung der tiberkreuzungen erfolgen daher nicht zusätzlich zu den Arbeitsschritten, die erforderlich sind, um die zugehörigen, getrennt angeordneten Halbleiter auf der gemeinsamen Grundplatte zu befestigen.
  • Die getrennt angeordneten Halbleiter der Schaltanordnung 10 können auf der gemeinsamen Grundplatte 11 auch auf andere Weise angebracht werden, als zuvor beschrieben, und zwar in solchen Füllen, wo diese Anbringung nicht erfolgen kann und die Vervollständigung der zugehörigen Überkreuzungen nur dadurch erreicht werden kann, dap gleichzeitig entsprechende Techniken angewandt werden.
  • Bei allen Arten der Schaltanordnung gemäß der Erfindung sind jedoch die vollendeten Überkreuzungen betriebssicher und leicht herzustellen und der Aufwand zur Herstellung der Grundplatte wird verringert.
  • Die tberbrückungsplättchen 13 der Überkreuzungen können jedes geeignete Isolationsmaterial erhalten, obschon die Verwendung des gleichen Halbleitermaterials wie es bei den getrennt angeordneten Halbleitern der Schaltanordnung verwendet wird vorzuziehen ist. Alle Plättchen 12 und 13 haben in geeigneter Weise einen Wärmeausdehnungskoeffizienten, der im wesentlichen der gleiche ist, wie derjenige der Grundplatte. Bei einer keramischen Grundplatte können die Plättchen eine Körnung von 7059er Politur haben (of corning 7059 glases). Die Gröpe und die Lage jeder der Leitungsüberkreuzungen der Schaltanordnung wird einzig und allein durch die Erfordernisse des Schaltbildes innerhalb der Anordnung bestimmt. So können Plättchen 13 unterschiedlicher Größeineiner Schaltanordnung Verwendung finden und Anordnungen 12 verschiedenster Abmessungen können eingesetzt werden. Es ist jedoch möglich, die gleiche Einspannvorrichtung zu benutzen, um sowohl die tberkreuzungsplättchen 13 als auch die Plättchen 12 zu haltern, Im allgemeinen werden Plättchen in der Gröpenordnung von 0,07 inch im Quadrat benutzt.
  • Auf dem Plättchen 12 können Dünnfilmschaltelemente gebildet werden, und es ist bei bestimmten Schaltanordnungen möglich, dap nicht alle Plättchen 12 auf ihnen gebildete Schaltelemente aufweisen, wobei diese Plättchen dann Verbindungselemente der Schaltanordnung aufweisen. Die elektrischen Verbindungen 17, wie oben beschrieben, können, wenn sie auf den Plättchen 12 oder 13 der Schaltanordnung gebildet werden, über die Peripherie dieser Plättchen hinausragen, z.B. können sie vom sogenannten Stecker-Typ ("Beam-Lead"-Typ) sein, wie in Fig. 4 durch die Bezugsziffer 20 dargestellt.
  • Die Schaltanordnung 10 kann dadurch vervollständigt werden, dap man die getrennt angeordneten Halbleiter, die Überkreuzungen und die Leiter mit einer Gupmasse überzieht. Eine derartige Einbettungsmasse muP elektrisch nichtleitend sein und soll zwischen die Verspannungsteile 18 der kreuzenden Leiter 15 und der überkreuzten Leiter 14 eindringen0 Die Giepmasse kann ein Epoxyharz sein, wie es unter dem Handelsnamen STYOAST verkauft wird.
  • Die Vorrichtung zur Schaffung von Überkreuzungen von Leitungen, wie sie oben im einzelnen beschrieben worden ist, eignet sich besonders, wenn Uberkreuzungen von nicht orthogonalen Leiter matrizen geschaffen werden sollen.

Claims (1)

  1. A N S P R 2 C H E 1) Halbleiterschaltkreisanordnung mit mindestens einer getrennt angeordneten Halbleiteranordnung, die auf einer Trägerplatte angebracht ist und einer Anzahl von mit dieser Anordnung verbundenen Leitern, die auf der Trägerplatte befestigt sind, wobei mindestens ein Leiter einen anderen Leiter oder andere Leiter überkreuzt, dadurch gekennzeichnet, daß ein Verspannungsteil des kreuzenden Leiters auf einer Isolationsschicht an einer Uberbrückungsplatte angebracht ists z.B. einer Oxydschicht auf einer Halbleiterplatte , und dap dieser Verspannungsteil gegenüber dem anderen Leiter durch elektrische Verbindungen, die rait dem Verspannungsteil und den damit zusanirnenwirkenden Teilen des kreuzenden Leiters auf der Trägerplatte verbunden sind, auf Abstand gehalten wird0 2) Schaltkreisanordnung nach Anspruch 1, dadurch gekennzeichnet, dap jede getrennt angeordnete Halbleiteranordnung eine Halbleiterplatte aufweist, die auf einer ihrer Hauptplattenflachen Kontakte besitzt, mit denen die Anordnung an der kontakttragenden Plattenfläche gegenüber, aber auf Abstand zu der Trägerplatte, befestigt ist, wobei- elektrische Verbindungen zwischen den Kontakten und den zugehörigen Leitern die Anordnung tragen.
    3) Schaltkreisanordnung gemäp Anspruch 1 oder 2, dadurch gekennzeichnet, dap die elektrischen Verbindungen, die mit der tberbrückungsplatte verbunden sind, mit den Verspannungsteilen des überquerenden Leiters eine Einheit bilden und über den Rand der Überbrückungsplatte hinausragen.
    4) Verfahren zur herstellung einer Halbleiterschaltkreisanordnung mit mindestens einer getrennt angeordneten Halbleiteranordnung, die auf einer Trägerplatte mit einer Anzahl von zu der Trägerplatte gehörenden und an der Trägerplatte sich abstützenden Leitern mit dieser verbunden ist, und wobei mindestens ein Leiter einen anderen Leiter oder andere Leiter überkreuzt, durch folgende Merkmale gekennzeichnet: ein Verspannungsteil des überkreuzenden Leiters ist auf einer Schicht aus Isolationsmaterial auf einer Uberbrückungsplatte vorgesehen und elektrische Verbindungen zu diesem Verspannungsteil und den damit zusammenwirkenden Teilen der überkreuzenden Leiter auf der Trägerplatte verbinden diese miteinander, um das Verspannungsteil gegenüber dem anderen Leiter auf Abstand zu halten.
    5) Verfahren gemäß Anspruch 4, dadurch gekennzeichnet, dap die elektrischen Verbindungen entweder an dem Verspannungsteil oder an den erwähnten, damit zusammenwirkenden Teilen des überkreuzenden Leiters auf der Trägerplatte elektroplattiert werden.
    6) Verfahren gemäp Anspruch 4 oder 5, dadurch gekennzeichnet, dap jede gesonderte Halbleiteranordnung eine Halbleiterplatte mit Kontakten auf einer der Hauptplattenflächen aufweist, wobei jede Anordnung mit der kontakttragenden Plattenfläche gegen die Trägerplatte aber auf Abstand zu ihr angebracht und mit elektrischen Verbindungen zwischen den Kontakten und den zugehörigen Lei tern, die die Anordnung tragen, versehen ist, und wobei die zu der Überbrückungsplatte gehörenden elektrischen Verbindungen in gleicher Weise und möglichst gleichzeitig mit den elektrischen Verbindungen, die zu den getrennt angeordneten Halbleiteranordnungen gehören, gebildet werden.
    L e e r s e i t e
DE19681802873 1967-10-13 1968-10-12 Halbleiterschaltkreisanordnung Pending DE1802873A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB4670367 1967-10-13

Publications (1)

Publication Number Publication Date
DE1802873A1 true DE1802873A1 (de) 1969-07-10

Family

ID=10442270

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681802873 Pending DE1802873A1 (de) 1967-10-13 1968-10-12 Halbleiterschaltkreisanordnung

Country Status (3)

Country Link
DE (1) DE1802873A1 (de)
FR (1) FR1589045A (de)
NL (1) NL6814613A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0386709A2 (de) * 1989-03-07 1990-09-12 VEB Elektronische Bauelemente "Carl von Ossietzky" Teltow Edelmetallfreie Chipleiterbrücke und Verfahren zu ihrer Herstellung
DE29621383U1 (de) * 1996-12-10 1997-02-06 Sorpetaler Fensterbau GmbH, 59846 Sundern Fenster
JP2017038085A (ja) * 2016-11-08 2017-02-16 株式会社村田製作所 回路モジュール

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3611317A (en) * 1970-02-02 1971-10-05 Bell Telephone Labor Inc Nested chip arrangement for integrated circuit memories

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0386709A2 (de) * 1989-03-07 1990-09-12 VEB Elektronische Bauelemente "Carl von Ossietzky" Teltow Edelmetallfreie Chipleiterbrücke und Verfahren zu ihrer Herstellung
EP0386709A3 (de) * 1989-03-07 1991-06-05 VEB Elektronische Bauelemente "Carl von Ossietzky" Teltow Edelmetallfreie Chipleiterbrücke und Verfahren zu ihrer Herstellung
DE29621383U1 (de) * 1996-12-10 1997-02-06 Sorpetaler Fensterbau GmbH, 59846 Sundern Fenster
JP2017038085A (ja) * 2016-11-08 2017-02-16 株式会社村田製作所 回路モジュール

Also Published As

Publication number Publication date
NL6814613A (de) 1969-04-15
FR1589045A (de) 1970-03-16

Similar Documents

Publication Publication Date Title
DE2542518C3 (de)
DE3781469T2 (de) Integrierte halbleiter-schaltung mit einer verbesserten verbindungsstruktur.
DE2843144C2 (de)
DE2826847C2 (de) Hochintegrierte Halbleiterschaltungsanordnung
DE2217538C3 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE1933731C3 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltung
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE69800514T2 (de) Leiterplatte mit primären und sekundären Durchgangslöchern
DE69205078T2 (de) Verbindungstechnik für elektronische Vorrichtungen.
DE2334405B2 (de) Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen
DE2754354A1 (de) Programmierbare logische baugruppenanordnung
DE2001142A1 (de) Verbindungsgitter fuer benachbarte Oberflaechen flaechenhafter Schaltungen
DE2137211A1 (de) Hybrider Leistungsbaustein
DE4128603A1 (de) Halbleiteranordnung
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
DE2536270A1 (de) Mii oeffnungen versehene halbleiterscheibe
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE69313062T2 (de) Chip-Direktmontage
DE1764378C3 (de) Integrierte Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung
DE2554612A1 (de) Integrierte halbleiterschaltung
DE1589695A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen aus einer Halbleiterplatte
DE69105070T2 (de) Verfahren zum Herstellen eines isolierenden Substrats für Halbleiterbauelemente und eine dazu verwendete, mit einem Muster versehene, Metallplatte.
EP0166027B1 (de) In C-MOS-Technik realisierte Basiszelle
EP0001209A1 (de) Integrierte Halbleiterschaltung
DE69432270T2 (de) LSI-Toranordnung