DE1774626A1 - Funktionsgeber fuer Analogrechner - Google Patents
Funktionsgeber fuer AnalogrechnerInfo
- Publication number
- DE1774626A1 DE1774626A1 DE19681774626 DE1774626A DE1774626A1 DE 1774626 A1 DE1774626 A1 DE 1774626A1 DE 19681774626 DE19681774626 DE 19681774626 DE 1774626 A DE1774626 A DE 1774626A DE 1774626 A1 DE1774626 A1 DE 1774626A1
- Authority
- DE
- Germany
- Prior art keywords
- digital
- analog
- output
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/64—Digital differential analysers, i.e. computing devices for differentiation, integration or solving differential or integral equations, using pulses representing increments; Other incremental computing devices for solving difference equations
- G06F7/66—Digital differential analysers, i.e. computing devices for differentiation, integration or solving differential or integral equations, using pulses representing increments; Other incremental computing devices for solving difference equations wherein pulses represent unitary increments only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/26—Arbitrary function generators
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
- Funktionsgeber für Analogrechner Die Erfindung betrifft einen Funktionsgeber für Analogrechner, der gemäß einer vorgegebenen Funktion aus einer oder mehreren analogen Eingangsspannungen eine oder mehrere analoge Ausgangsspannungen bildet. In der Analogrechentechnik werden Geber für nicht lineare Funktionen in der Regel durch Dioden-Widerstandsnetzwerke erzeugt. Temperatureinflüsse und die Alterung der Elemente beschränken die Genauigkeit auf die Größenordnung 'f0-3. Eine Genauigkeit von 10-4 ist nur unter sehr großen Schwierigkeiten und für einen engen Temperaturbereich zu erreichen. Es war Aufgabe der Erfindung, einen Funktionsgeber zu schaffen, dessen Genauigkeit besser als 10- in einem weiten Temperaturbereich ist und der zuverlässig zu verwirklichen ist. Der erfindungsgemäße Funktionsgeber ist gekennzeichnet durch mindestens einem Analog-Digital-Wandler, dem das analoge Eingangssignal zugeführt wird und an dessen Ausgang das Inkrement der Eingangsspannung in digitaler Form erscheint;. durch eine in an sich bekannter Weise zur Lösung einer die gewünschte Funktion ergebenden Differentialgleichung aufgebaute
Anordnung mit mindestens einem digitalen Integrierer (DDA), der das Inkrement zugeführt wird; durch mindestens einen Digital- Analog-Wandler, dem die digitalen Funktionswerte der Anordnung zageführt werden und an dessen Ausgang das analoge Ausgangssignal vxr Verfügung steht; und durch Nlttel, die vor Beginn der Rechnung die in dem/den digitalen Integrierern vorhandenen Register auf einen definierten Wert einstellen und den Analog-Digital-tgandler auf einen entsprechenden Wert einstellen. Die Funktionsweise-von digitalen Integrierern ist bekannt (vgl. z.B. Steinbuch, Taschenbuch der Nachrichtenverarbeitung, 1962, Seite 1241 bis `(253). In Figur 1a ist ein übliches Schaltsymbol für einen digitalen Integrierer angegeben. Er,verfügt über Ein- gänge für dx, dy, und einen Ausgang für dz; der Ausgang wird nach. folgender Formel gebildet: dz = y . dx =,dx dy. Hierbei ist zu beachten, daß dx, dy und dz nicht unendlich Meine Differentiale sondern endliche Differenzen bedeuten. Ein dgt.aler Integrierer enthält mindestens zwei Register; zum Zweck der Erläuterung der Erfindung ist daher das Schaltbild nach Figur la in abgewandelter Form in Figur 1b wiedergegeben. Es sind zwei weitere Eingangspfeile für y und z angegeben, die andeuten sollen,:däß durch diese Ein- gänge die genannten Register auf einen bestimmten Wert eingestellt werden können. Ferner ist ein weiterer Ausgäng für_y ezngezechne't, der andeutet, daß auf diesem Wege der gesamte Inhalt des" Registers ,y ausgelesen werden kann. Die Erfindung wird im folgenden anhand der Zeichnungen erläutert: Es zeigen Fg.2 eine erfindungsgemäße Anordnung für die Bildung der Funktion x e eine andere erfindungsgemäße Anordnung, die gleichzeitig eine w"eiterbildung der Erfindung darstellt. I-ig.2 wird dem. Eingang eines Analog-Digital-UTmsetzers 't die @,r :-oe Größe x zugeführt. An. seinem Ausgang erscheint äas Inkre- :en;, dar Eingangsspannung in digitaler Forma d.h. jeweils beim .,.w,:.chse n der Eingangsgröße x um einen bestimmten Betrag dx er- am Ausgang des Analog-Digital-Umsetzers ein Signal +dx, je.reils beim Absinken der Eingangsgröße um einen Betrag dx er- am Ausgang das Signal -dx. Ein Folgeumsetzer (continous convarzer), der Ausgangssignale +'i bzw: -'I, die den genannten Signalen +dx bzw. -dx entsprechen, liefert, ist im Handbook of ruto Kation, Computation and Control, Band 2, New York, John Wiley and Sons, 1959, Seite 20/62 beschrieben. Diese Ausgangssignale werden einem digitalen Integrierer 3 zugeführt, dessen Ausgang dz mit üem Eingang dy verüunden ist. Eine Einstelleinrichtung 2 ist mit dem. Analog-Digital-Umsetzer 1 verbunden und mit den Eingängen - y und z der Register y und z des digitalen Integrierers 3. In der gezeigten Schaltung bildet der digitale Integrierer in bekann- ter Vdeise aus der Eingangsvariablen dx.die Ausgangsgröße ex, die jeweils im y-Register vorhänden ist und aus dem y-Register ausge- lesen werden kann wie durch einen Pfeil angedeutet ist. Da in der Schaltung dy = dz ist, ergibt sich dy = y . dx, und daraus folgt unmittelbar y = ex. Ein Digital-Analog-Wandler 4 liefert das analoge Ausgangssignal y. - .Da der --igitale Integrierer 3 nur auf nneerunmen der Eingangsgräße dx ansr2ric,, ist es erforderlich, den Gleichlauf zwischen der analogen Ein-an-sgrö,"?e x und dem digitalen Integrierer sicherzu- stellen. Dies geschieht durch die Einstelleinrichtunä 2, die vor feg` @:: der Lechn ung oder auch innerhalb von Rechenpausen das y-@egis@ter , im digitalen Integrierer 3 auf einen definierten. Wert, z,D. e einstellt und im Analog-Digital-`,'landler, der enthält ei nc:n Zü @ler und einen Digital-Analog-nT,andler , Zähler und Digital-_nalog-@aandler in eine entsprechende definierte Stellung üc;.ite;,, nämlich x = 'f . Das z-Register wird hierbei z@veckmäj2iger- auf 0 ei nestellt. @iird nun eine analoge Spannung x an den Einganä des Analog-Digital-kVandlers gelegt, so stellt sich der Analog-Digital y'landler nach und der Zahler gibt eine entsprechende @"zahi- von Signalen an den Digital-Integrierer ab, so daß der In- des des Registers y immer gleich ex ist. Fig.3 zeigt einen Koordinaten-fandler, der aus einer analogen Ein gan-ssparnung qP, die einem '.Vinkel entspricht, die analogen Ausgangsgrößen UI . sin (pund U2 . cos (p bildet. diie in Fig.2 sind ein Analog-Digital-.Vandler 'i , der das Inkrement d c? liefert, und eine Einstelleinrichtung 2 vorhanden. Es sind zwei digitale Integrierer 3a und 3b vorgesehen, deren Ausgang dz jeweils mit dem Eingang dy des anderen Digital-Integrierers verbunden ist. Beim di;Jitalen Integrierer 3a wird das Signal d( dem Eingang dx direkt zugeführt, dem digitalen Integrierer 3b wird es ,invertiert zuöefijhrt, was durch ein Minuszeichen am Eingang dx angedeutet 'ist. Der y-Ausgang jedes Digital-Integrierers ist mit, je einem multiplizierenden Digital-Analog-Wandler 4, 5 verbunden, dessen @a,=:eils anderem Eingang die Spannungen -Ul bzw. +U2 zugeführt @@ rc@n. Am Ausgang der multiplizierenden Digital-Analog-Wandler sze-hen dz-:;nn die Spannungen Ul . sing bzw. U2 . cos c zur Verfü- . @ae -@nstelleinrichtunö 2 sorgt wieder für den Gleichlauf er E,inansgröße c? und der Ausgangsgrößen sin i# und tos ; vor Z:) CD der Rechnung stellt sie das y-Register des digitalen Inte- @ainr_ -=iererä 3a z.D. auf den Wert 0, das y-Register des digitalen -:@jsür ierers 3b auf den Wert 'l, beide z-Register auf den :°lert 0 unc den Analog-Digital-Umwandler 'I auf den fert 91--2 0 Grad bzw. die diesem Wert entsprechende Gleichspannung. Daß sich bei der gezeigten Zusammenschaltung der beiden digitalen Integrerer, die an sich bekannt ist, an den y.--Ausgängen die Vierte -sind und cos@ ergeben, ist aus der folgenden Aufstellung leicht ersichtlich, in der für die beiden digitalen Integrierer jeweils angegeben ist, vrelche Werte an den Eingängen dx, dy und an den Ausgängen dz und y anliegen. Dig. Integrierer 3a Dig. Inteärierer 3b dx d q) -d@ dy -cos (' d = d (-sinn) -sin @ d@ m d (costZ) dz -sin f di cos ci (-d@) y -sin (F cos CP
Claims (1)
-
P a t e n t a n s n r ü c h e @. Z@un'K-tionsgeber f-r Analogrechner, der ge:äß einer vorge e;,e en P ktion aus einer oder mehreren analogen Eingangsspannungen eine oder mehrere analoge Ausgangsspannungen bildet, Te:.ennzeichnet durch mindestens eire:: Analog-Digital-@'lärdler (1), dem das analoge Eingangssignal zu,-hrt wird und an dessen Ausgang das Inkrement der Eiadanässpannung in digi. t aler Form ers ch ei ;, ; . . eine in an sich bekannter Weise zur Lösung einer die geiv'inschte Funktion ergebenden Differentialgleichung aufgebaute Anordnung mit mindestens einem digitalen Integrierer (DDA) (3), der das Inkrenent zugeführt wird; mindestens einen Digital-Analog-Jandler (4), dem die digitalen funktionswerte der Anordnung zugeführt werden und an dessen Aus- gang das analoge Ausgangssignal zur Verfügung steht; und durch Mittel (2), die vor Beginn der Rechnung die in dem/den digitalen Integrierern vorhandenen Register auf einen definierten :ert einstellen und den Analog-Digital-fandler auf einen ent- snrec:£enden Wert einstellen. 2. Funktionsgeber nach Anspruch 1, 7ekernzei chnet, daß als Digital-Analog-Ylandler ein -Zlizierender Digital-Analog- :Vandler vorgesehen ist, dein üü3er dem digitalen Signal ein analoges Signal zugeführt wird.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19681774626 DE1774626A1 (de) | 1968-07-30 | 1968-07-30 | Funktionsgeber fuer Analogrechner |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19681774626 DE1774626A1 (de) | 1968-07-30 | 1968-07-30 | Funktionsgeber fuer Analogrechner |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1774626A1 true DE1774626A1 (de) | 1971-10-14 |
Family
ID=5702207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19681774626 Pending DE1774626A1 (de) | 1968-07-30 | 1968-07-30 | Funktionsgeber fuer Analogrechner |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE1774626A1 (de) |
-
1968
- 1968-07-30 DE DE19681774626 patent/DE1774626A1/de active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2923026A1 (de) | Verfahren und anordnung zur analog/digital-umsetzung | |
| DE1905176B2 (de) | Verfahren zur analog-digital-umsetzung mit verbesserter differentiallinearitaet der umsetzung und anordnung zur durchfuehrung dieses verfahrens | |
| DE2329647A1 (de) | Schaltungsanordnung zum messen des frequenzganges | |
| DE2612764C2 (de) | Spannungs-Frequenz-Wandler | |
| DE1774626A1 (de) | Funktionsgeber fuer Analogrechner | |
| DE2453247A1 (de) | Anordnung zur digitalen frequenzumwandlung | |
| DE2657915C3 (de) | Verfahren und Vorrichtung zur digitalen Messung analoger Größen | |
| DE2539428A1 (de) | Informationsanzeigeeinrichtung | |
| DE2906740A1 (de) | Verfahren zur erhoehung der genauigkeit ein digital-analog- bzw. analog-digital- wandlers und schaltungsanordnung zur durchfuehrung des verfahrens | |
| DE2212520C2 (de) | Digitale Rechenanordnung | |
| DE3002370C2 (de) | Hybridanalogfunktionsgeber | |
| DE2352772A1 (de) | Winkelgeber mit verbesserter aufloesung, insbesondere fuer zuendanlagen von brennkraftmaschinen | |
| DE2930040C2 (de) | Verfahren zur Fehlerkorrektur bei integrierenden Analog-Digital-Wandlern | |
| DE2231216B2 (de) | Digital-Analog-Umsetzer | |
| DE3041954A1 (de) | Analog-digital-umsetzer | |
| DE3700987C2 (de) | Einrichtung zur Erfassung einer elektrischen Spannung zur Verarbeitung in einem Mikrorechner | |
| DE2511594C3 (de) | Anordnung zum Erzeugen einer Hysterese bei der Analog-Digital-Umsetzung | |
| DE2327092A1 (de) | Schaltungsanordnung zur umsetzung einer eingangsfrequenz in eine ausgangsfrequenz | |
| DE2842069A1 (de) | Analog-digitalumsetzer | |
| DE3122879C1 (de) | Linearer Interpolator | |
| DE2826072C3 (de) | Verfahren und Schaltungsanordnung zur Analog-Digitalumsetzung | |
| EP0530666B1 (de) | Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal | |
| DE2255763C3 (de) | Fehlersicheres inkrementales Meßverfahren für Waagen | |
| DE2644247B2 (de) | Schaltungsanordnung zum analogen Errechnen des Leistungsfaktors | |
| CH651683A5 (de) | Koordinatenwandler zur umwandlung von polaren vektorgroessen in kartesische koordinaten. |