DE3002370C2 - Hybridanalogfunktionsgeber - Google Patents
HybridanalogfunktionsgeberInfo
- Publication number
- DE3002370C2 DE3002370C2 DE3002370A DE3002370A DE3002370C2 DE 3002370 C2 DE3002370 C2 DE 3002370C2 DE 3002370 A DE3002370 A DE 3002370A DE 3002370 A DE3002370 A DE 3002370A DE 3002370 C2 DE3002370 C2 DE 3002370C2
- Authority
- DE
- Germany
- Prior art keywords
- analog
- digital
- signal
- input signal
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06J—HYBRID COMPUTING ARRANGEMENTS
- G06J1/00—Hybrid computing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Automation & Control Theory (AREA)
- Evolutionary Computation (AREA)
- Fuzzy Systems (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Analogue/Digital Conversion (AREA)
Description
b5
Die Erfindung betrifft eine Schaltungsanordnung zur Erzeugung eines analogen Ausgangssignals, welches
sich in vorbestimmter, nichtlinearer Beziehung zu einem analogen Eingangssignal ändert.
Analog-Digital-Wandler und ihre Verwendung in Hybrit-Schaltungen
sind in »Instruments + Automation«, Oktober 1956 Seiten 2019, 2021, 2023 beschrieben. Aus
dem Buch von Adler und Neidhold: »Elektronische Analog- und Hybridrechner«, VEB Deutscher Verlag
der Wissenschaften, Berlin 1974, Seiten 278 bis 283 ist eine Schaltungsanordnung nach dem Oberbegr'if des
Anspruchs 1 bekannt. Als programmierbarer Festspeicher wird hier ein Lochstreifen benutzt Dadurch wird
eine feste Beziehung zwischen den Eingangsgrößen und den Ausgangsgrößen der Schaltung geschaffen. Es ist
umständlich, diese Beziehung in beliebiger Weise zu verändern. Dies kann nur dadurch geschehen, daß der
Lochstreifen durch einen anderen ersetzt wird.
Demgegenüber hat die vorliegende Erfindung die Aufgabe, einen Weg zu zeigen, wie bei einer derartigen
Schaltungsanordnung auf relativ einfache schaltungstechnische Weise eine Veränderung in der Beziehung
zwischen dem analogen Ausgangssignal und dem analogen Eingangssignal erzielt werden kann.
Diese Aufgabe wird bei einer Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1 erfindungsgemäß
durch die Lehre des kennzeichnenden Teils des Anspruchs 1 gelöst. Gemäß der vorliegenden Erfindung
kann ein ausgewähltes digitales Signal zu dem digitalen Signal, das den programmierbaren Festspeicher adressiert,
addiert oder von diesem abgezogen werden.
Außerdem kann gemäß der vorliegenden Erfindung ein analoges Ausgangssignal erzeugt werden, daß sich in
vorbestimmter Funktionsbeziehung zum Quotienten eines analogen Eingangssignal geteilt durch ein anderes
analoges Eingangssignal ändert.
Weiterhin kann gemäß der vorliegenden Erfindung ein analoges Ausgangssignal erzeugt werden, daß sich in
vorbestimmter Funktionsbeziehung zu dem Produkt eines analogen Eingangssignal multipliziert mit einem anderen
analogen Eingangssignal ändert
Gemäß der vorliegenden Erfindung kann weiterhin ein analoges Ausgangssignal erzeugt werden, daß sich in
vorbestimmter Funktionsweise zum Quotienten eines analogen Eingangssignal geteilt durch ein anderes analoges
Eingangssignal multipliziert mit einem weiteren analogen Eingangssignal ändert.
Schließlich kann gemäß der vorliegenden Erfindung eine ausgewählte Zeitverzögerung zwischen dem Eingangssignal
des Funktionsgebers und dem Ausgangssignal eingeführt werden.
Weitere Vorteile und Anwendungsmöglichkeiten der vorliegenden Erfindung ergeben sich aus der nachfolgenden
Beschreibung eines Ausführungsbeispiels in Verbindung mit der Zeichnung.
Die einzige Figur zeigt ein Blockdiagramm eines Hybridanalogfunktionsgebers
gemäß den Prinzipien der vorliegenden Erfindung.
In der Figur ist ein integrierender Analog-Digital-Wandler 1 dargestellt, der einen Analogabschnitt 2 und
einen Zählerabschnitt 4 aufweist und von einem Taktgeber 6 aus mit Impulsen konstanter, jedoch einstellbarer
Frequenz mit Hilfe einer schematisch angedeuteten Schaltung 8 versorgt wird.
Der Analog-Digital-Wandler 1 kann z. B. aus einem LF 13300 integrierenden Analog-Digital-Analogbaublock
und einem MM 5863 12-bit binären Analog-Digital-Baublock
otier vergleichbaren Komponenten bestehen. Der Taktgeber 6 kann ein LM 555 Taktgeber sein,
der zur Erzeugung einer ausgewählten Frequenz z. B.
250 kHz festgelegt ist, jedoch einstellbar, wie im vorhergehenden
angedeutet, durch eine geeignete schematisch illustrierte Einstelleinrichtung 8.
Der digitale Ausgangswert bzw. das digitale Ausgangssignal des Zählers 4 ist:
n2 = |
V1
V, |
- χ /ι. | (D | |
"2 | = | Zählerausgangswert | ||
Πι | = | Anzahl der Taktgeberimpulse | ||
V, | analoges Eingangssignal zum | Analog-Di- | ||
= | gital-Wandler | |||
V/ | analoges Eingangssignal zum | Analog-Di- | ||
gital-Wandler |
10
15
Aus Gleichung (1) ergibt sich, daß, wenn V/ konstant ist z. B. mit Hilfe einer geeigneten Bezugseinrichtung, /?;
direkt proportional zu V/ ist. Es ist ebenfalls K'ar, daß ni
sich umgekehrt zu Vj verändert Der Analog-Digital-Wandler 1 stellt daher eine Einrichtung zur Erzeugung
eines digitalen Ausgangssignals dar, das direkt proportional zu einem Eingangssignal (V/) ist, oder eines digitalen
Ausgangssignals, das proportional zum Quotienten eines ersten Eingangssignals (V/) geteilt durch ein zweites
Eingangssignal (Vj) ist
Aus Gleichung (1) ergibt sich weiterhin, daß die Zeitverzögerung zwischen den Eingangssignalen V/ und Vf
und dem entsprechenden digitalen Ausgangssignal vom Analog-Digital-Wandler 1 durch die Einstelleinrichtung
8 geändert werden kann, wie dies erforderlich ist, um die Anforderungen einer bestimmten Anwendung zu erfüllen.
Das digitale Ausgangssignal des Analog-Digital-Wandler 1 dient als Eingang und formt die Adresse für
einen programmierbaren Festspeicher (PROM) 10, der aus einem oder mehreren 2716 VV löschbaren PROMS,
programmiert, um ein digitales Ausgangssignal mit einer vorbestimmten oder gewünschten Funktionsbeziehung
zu der Adresse zu erzeugen, besteht. Es ist klar, daß bei einigen Anwendungen ein Festspeicher (ROM)
ausreichend ist. Ein PROM erlaubt jedoch die Veränderung der Funktionsbeziehung, falls gewünscht, wobei er
für eine sichere Funktion sorgt, wenn er einmal programmiert ist.
Um die Nulleinsteliung des Funktionsgebers zu erleichtern, kann ein Addierer 12 zwischen den Analog-Digital-Wandler
1 und den PROM 10 eingeschaltet werden, wobei eine Zahl zu der Adresse addiert oder von dieser
subtrahiert werden kann, die in dem Analog-Digital-Wandler 1 erzeugt wird, mit Hilfe ein^s manuell betätigbaren,
schematisch gezeigten einpoligen Schalters 14.
Das digitale Ausgangssignal vom PRUM 10 dient als Eingangssignal für einen Digital-Analog-Wandler 16.
der z.B. ein DAC 1285 Konverter sein kann, eier ein
Ausgangssignal (V0) erzeugt. Dem Digital-Analog-Wandler
16 wird ein weiteres Eingangssignal Vf zugeführt, so daß sich (Vo) direkt proportional zu diesem
ändert. Wenn daher Vf konstant gehalten wird, z. B. mit Hilfe einer konstanten Bezugseini ichtung (nicht gezeigt),
ändert sich Vb in direktem Verhältnis zum digitalen Eingangssignal des Digital-Analog-Wandler 16.
Wenn Vf jedoch ein veränderbares Eingangssignal ist, ist Vo proportional zum digitalen Ausgangssignal des
PROM 10 multipliziert mit V1'.
Hierzu 1 Blatt Zeichnungen
Claims (5)
1. Schaltungsanordnung zur Erzeugung eines analogen Ausgangssignals, welches sich in vorbestimmter,
nichtlinearer Beziehung zu einem analogen Eingangssignal ändert,
mit einem das analoge Eingangssignal aufnehmenden Analog-Digital-Wandler (1) der ein dem analogen
Eingangssignal näherungsweise proportionales digitales Signal erzeugt,
mit einem programmierbaren Festspeicher (10), der durch das erste digitale Signal adressierbar ist und
der so programmiert ist, daß er auf jede Adressierung hin ein zweites digitales Signal abgibt, welches
sich in der nichtlinearen Beziehung zu dem ersten digitalen Signal ändert,
und mit einem Digital-Analog-Wandler (16), der am Ausgang des Festspeichers (10) angeschlossen ist
und der ein analoges Ausgangssignal abgibt, welches sich in der vorbestimmten nichtlinearen Beziehung
zu dem analogen Eingangssignal ändert,
dadurch gekennzeichnet, daß in die Verbindung zwischen dem Analog-Digital-Wandler (4) und dem Festspeicher (10) ein Addierer (12) so eingefügt ist, daß dessen Ausgangsseite mit dem Adressierungseingang des Festspeichers (10) verbunden ist
dadurch gekennzeichnet, daß in die Verbindung zwischen dem Analog-Digital-Wandler (4) und dem Festspeicher (10) ein Addierer (12) so eingefügt ist, daß dessen Ausgangsseite mit dem Adressierungseingang des Festspeichers (10) verbunden ist
und daß dessen Eingangsseite zum einen mit dem Analog-Digital-Wandler (1) und zum anderen mit
der Ausgangsseife einer ein weiteres digitales Signal abgebenden, manuell betätigbaren Schaltereinrichtung
(14) verbunden ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein Ta -tgeber (6) zur Erzeugung
von Impulsen mit ausgewählter Frequenz vorgesehen ist und daß der Analog-Digital-Wandler
(1) einen integrierenden Analogabschnitt (2), der periodisch eine Anzahl von Impulsen proportional zum
Eingangssignal empfängt, und einen Zählerabschnitt (4) aufweist, welcher diese Anzahl von Impulsen
empfängt und das erste digitale Signal entsprechend der Anzahl von Impulsen erzeugt.
3. Schaltungsanordnung nach Anspruch 1 oder 2, gekennzeichnet durch eine Einrichtung (8) zur Einstellung
der ausgewählten Frequenz der Impulse, um hierdurch die Zeitverzögerung zwischen dem analogen
Eingangssignal und dem ersten digitalen Signal zu verändern.
4. Schaltungsanordnung nach einem der Ansprüehe 1 bis 3, dadurch gekennzeichnet, daß der Analog-Digital-Wandler
(1) ein zweites analoges Eingangssignal empfängt und ein erstes digitales Signal
proportional zum Quotienten des ersten analogen Eingangssignals geteilt durch das zweite analoge
Eingangssignal erzeugt.
5. Schaltungsanordung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Digital-Analog-Wandler
(16) ein analoges Eingangssignal empfängt und ein analoges Ausgangssignal proportional
zum Produkt des zweiten digitalen Signals multipliziert mit dem letztgenannten analogen Signal
erzeugt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/007,078 US4250558A (en) | 1976-01-29 | 1976-01-29 | Hybrid analog function generator |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3002370A1 DE3002370A1 (de) | 1980-07-31 |
DE3002370C2 true DE3002370C2 (de) | 1986-06-05 |
Family
ID=21724105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3002370A Expired DE3002370C2 (de) | 1976-01-29 | 1980-01-23 | Hybridanalogfunktionsgeber |
Country Status (2)
Country | Link |
---|---|
US (1) | US4250558A (de) |
DE (1) | DE3002370C2 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8102226A (nl) * | 1981-05-07 | 1982-12-01 | Philips Nv | Digitaal analoog omzetter voor bipolaire signalen. |
US4584650A (en) * | 1983-11-07 | 1986-04-22 | H. F. Henderson Industries | Method and apparatus for determining and directly measuring the voltage standing wave ratio of an RF transmission system |
DE3411115A1 (de) * | 1984-03-26 | 1985-10-03 | Siemens AG, 1000 Berlin und 8000 München | Kombinationssensor |
US5268847A (en) * | 1990-12-17 | 1993-12-07 | United Technologies Corporation | Digital synthesis of waveforms |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3435193A (en) * | 1965-10-14 | 1969-03-25 | Honeywell Inc | Analog-digital hybrid divider apparatus |
US3469080A (en) * | 1966-08-24 | 1969-09-23 | Allen Bradley Co | Digital-analog four-quadrant multiplier network |
US3772681A (en) * | 1970-10-14 | 1973-11-13 | Post Office | Frequency synthesiser |
US3701145A (en) * | 1970-11-04 | 1972-10-24 | Honeywell Inc | Analog to digital converter |
GB1496571A (en) * | 1975-12-24 | 1977-12-30 | Ferranti Ltd | Digital function generation |
US4156915A (en) * | 1977-03-28 | 1979-05-29 | Vector General, Inc. | Font generating system |
US4159526A (en) * | 1977-08-08 | 1979-06-26 | Ncr Corporation | Digitally controlled variable frequency oscillator |
-
1976
- 1976-01-29 US US06/007,078 patent/US4250558A/en not_active Expired - Lifetime
-
1980
- 1980-01-23 DE DE3002370A patent/DE3002370C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE3002370A1 (de) | 1980-07-31 |
US4250558A (en) | 1981-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3003099C2 (de) | Digital-Analog-Wandler mit Kompensationsschaltung | |
DE3002370C2 (de) | Hybridanalogfunktionsgeber | |
EP0472555A1 (de) | D/a-wandler mit hoher linearität. | |
DE2627586A1 (de) | Verfahren und schaltungsanordnung zur multiplikation von elektrischen signalen | |
DE2704756C2 (de) | Digital-Analog-Umsetzer | |
DE2249082C3 (de) | Dreieckspannungsgenerator | |
DE2534212B2 (de) | Schaltungsanordnung zum messen des zeitlichen abstandes zwischen periodischen, auf dem schirm eines oszillographen dargestellten signalen | |
EP0217119A2 (de) | Verfahren zur Digital-Analog-Wandlung digitaler Informationen in bipolare Analogsignale | |
DE2620969C2 (de) | Digital-Analogwandler bei einem Lagemeßsystem | |
DE2052964A1 (de) | Mehrfach Sagezahnfunktions Generator | |
DE2837937A1 (de) | Spannungsquelle | |
DE2319986C3 (de) | Digital-Analog-Umsetzer | |
DE4106431C1 (de) | ||
DE2231216B2 (de) | Digital-Analog-Umsetzer | |
DE3842797C2 (de) | Vorrichtungen zur digitalen Farbbildübertragung | |
DE3043727A1 (de) | Verfahren zum periodischen wandeln eines digitalwertes in einen analogwert | |
DE2533298C3 (de) | Oszillograph zur Messung von Größe und Dauer von elektrischen Eingangssignalen | |
DE2128724A1 (de) | Geschwindigkeitsmesser | |
DE2541477B2 (de) | Verfahren und anordnung zum steuern von daempfungsgliedern, insbesondere fuer tonfrequenzsignale | |
DE4015860A1 (de) | Digital/analog-wandler | |
DE3916482A1 (de) | Verfahren zur umwandlung von aus datenworten gebildeten digitalen signalen sowie digital/analog-wandler | |
DE2653037C2 (de) | Schaltungsanordnung zur Vermeidung von Störungen | |
DE69223385T2 (de) | Elektrisches Gerät | |
DE3232280A1 (de) | Verfahren zur driftkompensation der wandelnden elemente eines oder mehrerer analog-digital-wandler | |
DE2901315C3 (de) | Schaltanordnung für einen Frequenzuntersetzer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |