DE1764659A1 - Monolithische Halbleiterschaltung mit PIN-Isolierung - Google Patents

Description

Monolithische Halbleiterschaltung mit PIN-Isolierung

Die Erfindung betrifft eine monolithische integrierte Halbleiterschaltung mit elektrischer Isolation gegenüber dem hochdotierten Substrat und weiteren Halbleiterbauelementen an der Oberfläche des Monolithen.

Zur Zeit sind 3 verschiedene Verfahren bekannt, welche eine wirksame elektrische Isolierung der einzelnen Elemente einer monolithischen Halbleiterschaltung herstellen. Im ersten erhält man die Isolation dadurch, daß man eine oder mehrere PN-Ubergänge, welche in Sperrichtung vorgespannt werden, zwischen die zu isolierenden Teile der Schaltung einbaut. Im zweiten Verfahren werden die Elemente dicht nebeneinander auf einem isolierenden Substrat befestigt und durch metallische Verbindungen zwischen den Elektroden der verschiedenen Elemente durch Drähte, aufgedampfte Metallisierungen oder dicke, mechanise! tragende Metalibäume (beam- Iu<uIh ) elektrisch verbunden.

Fi '>-' Oj-;

-1 -

1 0 9 U 2 / Π 7 2

BAD ORIGINAL

Im dritten Verfahren werden Teile des Halbleitermaterials in Form von Gräben herausgeätzt und nachträglich mit einem dielektrischen Material aufgefüllt. Dadurch entsteht eine Matrix von isolierten Halbleitergebieten, welche nachträglich in der bekannten Weise durch Diffusionstechniken usw. mit elektrischen Bauelementen bestückt werden kann.

Alle drei Verfahren weisen aber Nachteile auf. So erhält man im ersten Verfahren eine störende kapazitive Kopplung über die isolierenden PN-Übergänge zwischen den einzelnen Bauelementen. Die beiden letzteren Verfahren sind relativ kompliziert auszuführen, da einzelne ihrer Verfahrensschritte wie Ätzen und nachträgliches Auffüllen mühsam und oft Quelle von Fehlern sind, so daß eine geringe Ausbeute bei der Herstellung nach diesen Verfahren die Produktionskosten herauftreibt.

Aufgabe der vorliegenden Erfindung ist es, die Kopplungskapazität zwischen einzelnen Elementen einer monolithischen Halbleiterschaltung zu verringern unter Vermeidung von komplizierten Verfahrensschritten wie Ätzen und Füllen mit Dielektrika. Dabei macht sich die Erfindung die bekannte Diffusions- und Epitaxietechnik zunutze unter Verwendung eines Halbleitersubstrates mit relativ hoher Leitfähigkeit zur Reduktion der kapazitiven Kopplung.

Diese Aufgabe wird dadurch gelöst, daß eine eigenleitende Halbleiterzone zwischen dem Substrat und der die Halbleiterbauelemente beherbergenden Zone entgegengesetzter Leitfähigkeit eingebaut ist.

FI 9-67-098 -2-

BAD ORIGiNAL

^: ■·-·■ ■■·■:.- 1098 4° / 1 1 ⁷ 7

Der erste Schritt des Verfahrens ist die Herstellung eines P -Siliziumsubstrates, auf welchem eine N -Epitaxieschicht aufgewachsen wird. In diese Epitaxieschicht werden zur Bildung einer ringförmigen P -Isolation P-Verunreinigungen hineindiffundiert. Dieses ringförmige Isolationsgebiet reicht durch die Epitaxieschicht bis auf das Substrat hinab und bildet so zusammen mit dem Substrat eine Isolationswanne. In diese Isolations wanne werden darauf Verunreinigungen eindiffundiert, die zu einer Zone mit N-Leitfähigkeit innerhalb der Isolationswanne führen. Hierauf wird das gewünschte elektrische Bauelement der Schaltung innerhalb der N -Schicht innerhalb der Isolationswanne hergestellt. Das N -Gebiet kann dabei als Teil einer Halbleiter zone des Halbleiterbauelementes dienen. Nun werden Verunreinigungen in das Bauelement eindiffundiert, um das N -Gebiet mit Hilfe zusätzlicher Ladungsträger entgegengesetzter Leitfähigkeit in ein eigenleitendes Gebiet umzuformen und auf diese Weise eine PIN-Isolation des Schaltelementes herzustellen.

Weitere Vorteile und Teilaufgaben der Erfindung ergeben sich aus der nachfolgenden Beschreibung, die anhand eines Ausführungsbeispieles mit Hilfe dere» nachstehend aufgeführten Zeichnung die Erfindung näher erläutert.und aus den Patentansprüchen. Es zeigen :

Fig. 1 die einzelnen Verfahrens schritte zur Herstellung eines PIN-isolierten monolithischen Bauelements nach der Erfindung,

Fig. 2 die einzelnen Schritte eines zweiten Verfahrens nach der Erfindung, Fig. 3 die Schritte eines dritten Verfahrens nach der Erfindung.

FI 9-67-098 -3-

109842/1372

BAD ORIGINAL

In Fig. 1-1 beginnt das dargestellte Verfahren mit der Herstellung einer Siliziumscheibe 11 mit P -Leitfähigkeit, vorzugsweise 0,4 Ohmcm und einer Dicke von 200 ,u. Wie aus der folgenden Diskussion erhellt, verringert die Verwendung eines Substrats hoher Leitfähigkeit in Verbindung mit einer geringeren Isolationssperrschichtkapazität die Kopplung oder das Übersprechen um mehrere Grössenordnungen. Bei der Herstellung eines PNP-Bauelements geht man analog von einem N -Substrat aus.

In Fig. 1-2 wird eine Epitaxieschicht 12 mit N~-Leitfähigkeit (9^3 Ohm cm) auf die Oberfläche des P -Substrats 11 aufgewachsen. Die Dicke dieser Schicht ist vorzugsweise 15 ,u.

Fig. 1-3 zeigt die Ausbildung einer Maskenschicht 13, vorzugsweise aus Siliziumdioxyd, mit einer Dicke von 0, 6 .u auf der Oberfläche der N -Schicht 12.

In Fig. 1-4 werden Fenster in die Maske 13 eingeätzt. Die Oberfläche des Halbleiterkörpers wird daraufhin einer Gas atmosphäre hoher Temperatur (etwa 1200 C) ausgesetzt, welche die gewünschten P-Dotierungsstoffe enthält, vorzugsweise Bor oder Indium, oder Gallium bei der Verwendung eines anderen Maskenmaterials.

Die P-Verunreinigungen diffundieren durch die Fenster innerhalb der Maske 13 durch die Minusschicht 12 bis in das P -Substrat 11.

FI 9-67-098 -4-

109842/1372

ί764659

Auf diese Weise wird eine ringförmige P -Isolation 14 hergestellt, die eine Isolationswanne bildet, in der wiederum einzelne Schaltkreiselemente durch nachfolgende Verfahr ens schritte ausgebildet werden können.

In Fig. 1-5 wird eine weitere Oxidmaske ausgebildet, welche die Isolationsdiffusion bedeckt, aber in der Mitte ein Ätzfenster besitzt, durch welches N-Dotierungsstoffe, wie Antimon oder Arsen zur Herstellung einer N -Schicht 15 in den Halbleiterkörper eindiffundiert werden. Diese N -Schicht 15 wird später auseinanderdiffundieren und dadurch die notwendige N-Dotierung des späteren Kollektorgebietes herstellen.

In Fig. 1-6 muss zuerst die Oxidmaske vollständig von der Oberfläche des Substrats entfernt werden. Darauf wird eine zweite N -Schicht 16 (9^3 Ohm cm) mit einer Dicke von etwa 2 bis 5 Ai epitaktisch aufgewachsen, so daß der PN-Übergang zwischen dem N - und P -Material auf dem Boden der Isolations wanne sich entlang der gesamten Länge der Wände der Isolationswanne erstreckt.

Während des epitaktischen Aufwachsens der N-Schicht 16 werden sowohl das P Isolations gebiet 14 als auch die N -Schicht 15 ein wenig auseinander diffundieren, was durch die gestrichelten Linien angedeutet ist. Danach wird eine neue Oxidmaske 17 auf die N-Schicht 16 aufgewachsen.

In Fig. 1-7 werden neue Fenster in die Maske 17 geätzt und N-Verunreinigungen wie Phosphor durch die N -Schicht bis auf die N -Schicht in den Halbleiterkörper eindiffundiert·

FI 9-67-098 -5-

109842/1372

Das dadurch gebildete ringförmige Kollektorgebiet 18 besitzt gegenüber dem Substrat eine P , N~, N -Schichtenfolge, welche später in eine PIN-Schichtuag durch Kompensation der N -Ladungsträger umgewandelt wird. Hierauf wird die Oxidschicht 17 erneut.

In Fig. 1-8 werden neue Fenster über der N -Schicht 15 und den Isolationsdiffusionen 14 geöffnet. Darauf wird P-Material wie Bor durch diese Fenster in den Halbleiterkörper eindiffundiert, wobei neben der Basiszone 19 innerhalb der ringförmigen Kollektorzone eine Verlängerung der P -Isolationsdiffusion 14 durch eine P-Zone 20 bis an die Oberfläche des Halbleiterkörpers gebildet wird.

Falls die P-Basisdiffusion vollkommen durch die N -Schicht 16 bis auf die Kollektorschicht 15 hindurchdringt, wie in der Zeichnung gezeigt, entsteht ein Transistor mit einer NPN-Struktur, wohingegen bei geringerer Diffusionstiefe der Basisschicht, die dann die Kollektor schicht 15 nicht ganz erreicht, ein Transistor mit einer NPIN-Struktur entsteht.

Ist die zweite N -Schicht 16 wesentlich dicker als die Basisschicht 19, wird ein zusätzlicher Diffusions schritt mit P-Material benötigt, um eine Verlängerung der P -Isolationsdiffusion bis an die Oberfläche zu erreichen. Die Verlängerung der P -Isolationsdiffusion, die P-Zone 20, vervollständigt die Wände der Isolationswanne. Anschliessend wird die Oxidschicht 17 wieder aufgewachsen. In Fig. 1-9 werden wiederum Fenster in der Oxidmaske 17 geöffnet, diesmal sowohl über der Basiszone 19 als auch über den Kollektorgebieten. N-Material, wie

FI 9-67-098 -6-

109842/ 1372

Phosphor oder Arsen wird eindiffundiert zur Herstellung der Emitterzone 21 und der Kollektor-Kontaktzone 22. Im Anschluss wird die Oxidmaske 17 wieder aufgewachsen.

Im letzten Verfahrens schritt, Fig. 1-D, wird Gold oder eine andere Verunreinigung mit kleinertjStör stellenabstand in die ganze Struktur eindiffundiert, um die N-Gebiete, die aus den N -Schieren 12 und 16 entstanden sind, in ein eigenleitendes I-Gebiet 23 zu verwandeln, womit die gewünschte PIN-Isolation hergestellt wird. Für diesen Zweck könnte z. B, das nichtgezeigte Oxid auf der Rückseite des Substrats entfernt werden und von hier aus Gold aufgedampft und eindiffundiert ■werden.

Die Golddiffusion kann aber auch vor der Emitterdiffusion erfolgen, was von den erforderlichen Temperaturen abhängt, die in den einzelnen Verfahrensschritten gewählt werden. Eine Kompensation der Dotierung ist nicht notwendig, falls in den Verfahrens schritten 2 und 6 in Fig. 1-2 und 1-6 eigenleitendes Material anstatt N-Material verwendet wird.

Als ein weiteres Ausführungsbeispiel der vorliegenden Erfindung wird in Fig. 2 ein Verfahren beschrieben, welches mit der bekannten Ätz- und Fülltechnik arbeitet. In Fig. 2 sind zur Vereinfachung einige Maskierungs-, Ätz- und Füll-Verfahrensschritte weggelassen.

Der Prozeß beginnt mit dem ersten Schritt in Fig. 2-1 mit der Herstellung eines P -SiliziumSubstrats 31, auf welches eine Epitaxieschicht mit N -Leitfähigkeit 32 aufgewachsen wird. Tiefe Wannen werden dann in der Schicht 32 durch Ätzung eingegraben. In Fig. 2-2 wird N-Material wie Arsen auf die freigeätzten Stellen

FI 9-67-098 -7-

109842/ 1 372

ψ 1784659

der im Schritt 1 gebildeten Wanne aufgebracht, wodurch ein durchgehender Subkollektor 33, der sich bis an die Oberfläche erstreckt, hergestellt wird.

In Fig. 2-3 werden die ausgeätzten Wannen mit N-Silizium aufgefüllt zur Her-Stellung der KoUektorzone 34.

Im letzten Schritt wird in Fig. 2-4 P-Material durch die Fenster einer Oxidmaske 35 eindiffundiert, welches durch die gesamte N-Schicht 32 bis auf das Substrat zur Bildung der Isolationsdiffusion 36 hindurchdiffundiert. Eine zweite P-Diffusion lässt innerhalb der KoUektorzone 34 die Basiszone 37 entstehen, innerhalb welcher mittels einer N -Diffusion die Emitterzone 38 gebildet wird. Gold wird in den Halbleiterkörper 31 diffundiert, um die N -Zone in eine eigenleitende I-Zone zu verwandeln, wobei die gewünschte PIN-Ieolation hergestellt wird. Endlich werden noch ohmsche Kontakte 39 bis 42 an Emitter-, Basis-Kollektor- und Isolation β ζ one angebracht.

Ein drittes Ausführungsbeispiel der vorliegenden Erfindung igt in Fig. 3 dargestellt. Wie schon im vorigen Beispiel sind in der Fig. 4 zur Vereinfachung einige Verfahrensschritte weggelassen. Das Verfahren beginnt im ersten Schritt in Fig. 3-1 mit der Herstellung eines P -Siliziumsubstrats 51, auf weichet epitaktisch eine N -Schicht 52 aufgewachsen wird. Zur Bildung des Subkollcktors 53 werden N-Verunreinigungen eindiffundiert. Im Anschluss wird eine N-leitende Schicht epitaktisch zur Bildung der KoUektorzone 54 aufgewachsen. Während dieses Aufwachsens vergrössert sich durch weitere Diffusion der Subkollektor, was durch die gestrichelte Linie angedeutet ist. Löcher werden in die Epitaxieschicht eingeätzt, die bis auf die erste N -Schicht hinabreichen.

FI9-67-09H 1 0 9 8 4 2/-q-3 7 2

BAD ORIGINAL

V/64659

Fig. 3-2 zeigt die mit N -Silizium gefüllten Löcher 55. In Fig. 3-3 wird P-Material durch Fenster in einer Oxidmaske, die nicht dargestellt ist, durch die gesamte N -Schicht 52 bis auf das Substrat 51 zur Herstellung der Isolationszone 59 eindiffundiert. Eine weitere P-Diffusion lässt die Basiszone 57 entstehen. Eine zweite N-Diffusion bildet den Emitter 58.

In Fig. 3-4 wird schliesslich Gold in den Halbleiterkörper durch das Substrat eindiffundiert, um die N -Gebiete in eigenleitende I-Gebiete zu verwandeln, wodurch die gewünschte PIN-Isolation hergestellt wird. Fenster werden in der Oxidmaske 60 über Emitter-Basis-Kollektor- und Isolations zone geöffnet, um ohms ehe Kontakte 61 bis 64 anzubringen.

FI 9-67-098 -9-

109842/1372

Claims (12)

1/64659 PATENTANSPRÜCHE 12. Juli 1968 sz-ha

1. Monolithische integrierte Halbleiterschaltung mit elektrischer Isolation gegenüber dem hochdotierten Substrat und weiteren Halbleiterbauelementen an der Oberfläche des Monolithen, dadurch gekennzeichnet, daß eine eigenleitende Halbleiter ζ one (I) zwischen dem Substrat und der die Halbleiterbauelemente beherbergenden Zone entgegengesetzter Leitfähigkeit eingebaut ist.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß eine vergrabene hochdotierte Schicht (N ) mit entgegengesetzter Substratleitfähigkeit zwischen der eigenleitenden Schicht (I) und der die Halbleiterbauelemente beherbergenden Zone (15, 18) eingebaut ist.

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die vergrabene

Schicht zusammen mit einer gleichdortierten bis an die Oberfläche hochgezogenen Randzone (18) als Kollektorzone eines Transistors dient.

4. Verfahren zur Herstellung von Schaltungen nach Anspruch 1 bis 3,

dadurch gekennzeichnet, daß auf einem P -Substrat eine schwach dotierte N-Epitaxieschicht (12, 32, 52) aufgewachsen wird, in welcher die einzelnen Zonen der Halbleiterbauelemente eingebettet werden, wobei die N-Epitaxieschicht nachträglich durch eindiffundierte Verunreinigungen mit geringem Störstellenabstand, insbesondere Gold, in eine eigenleitende Zone (I) umgewandelt wird.

Π 9-67-098 -10-

109842/ 1372

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die N-Epitaxie-

iaei'irtm schicht in zwei Schritten abgeschieden wird zwischen denen al«- zusätzr

lichee Schritt eine hochdotierte vergrabene Schicht (15) eingebaut wird.

6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß aus der N-Epitaxie schicht Wannen ausgeätzt werden, deren Boden und Wände durch Dotierung mit einer gut leitenden Schicht (33) bedeckt werden, und im folgenden die Wannen durch N-Halbleitermaterial wieder aufgefüllt werden zur Bildung des Kollektor gebiete s eines Transistors.

7. Verfahren nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß im einzelnen nach Herstellung der N-Epitaxie schicht (12) nacheinander (Fig. 1) P -Randiffusionszonen (14) bis zum Substrat durchdiffundiert werden, eine vergrabene Schicht (15) durch Diffusion hochdotierten N-Mateiials in die Oberfläche der Epitaxieschicht hergestellt wird, die sich in die bedeckende, schwach dotierte N-Schicht (16) im folgenden

+
ausweitet, eine ringförmige N -Diffusion (18) bis zur vergrabenen Schicht

eindiffundiert wird, gleichzeitig mit der Herstellung der P-Basisz one innerhalb des Ringes P-Isolationsdiffusionen (20) bis zu den bereits erfolgten Isolations zonen (14) eindiffundiert werden, innerhalb der Basiszone eine Emitterzone (21) zur Vervollständigung einer Transistorstruk- - < tür eingebracht wird und hieran anschliessend insbesondere von der

Rückseite der ganze Halbleiterkörper mit Gold dotiert wird.

FI 9-67-098 -11-

BAD ORIGINAL 109842/1372

8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß nach einer

schwach dotierten N-Epitaxieschicht (52) eine höher dotierte Schicht (54) über deR vergrabenen Schicht (53) aufgebracht wird, in welche
ringförmige Rezesse eingeätzt werden, die im folgenden mit schwachdotiertem N-Material ausgefüllt werden, und schliesslich durch eine nachfolgende bis auf das Substrat reichende P-Isolationsdiffusion (56) in zwei elektrisch isolierte Bereiche getrennt werden.

FI 9-67-098 -12-

109842/1372

Leerseite